JP3271542B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3271542B2 JP3271542B2 JP04027297A JP4027297A JP3271542B2 JP 3271542 B2 JP3271542 B2 JP 3271542B2 JP 04027297 A JP04027297 A JP 04027297A JP 4027297 A JP4027297 A JP 4027297A JP 3271542 B2 JP3271542 B2 JP 3271542B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- solder
- led chips
- semiconductor device
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F13/00—Illuminated signs; Luminous advertising
- G09F13/20—Illuminated signs; Luminous advertising with luminescent surfaces or parts
- G09F13/22—Illuminated signs; Luminous advertising with luminescent surfaces or parts electroluminescent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Illuminated Signs And Luminous Advertising (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板に複数の
ＬＥＤチップを実装してなる半導体装置に関するもので
ある。
ＬＥＤチップを実装してなる半導体装置に関するもので
ある。
【０００２】
【従来の技術】従来、ＬＥＤは電子機器のインジケータ
等の用途に用いられてきたものであるが、近年、その発
光効率や輝度が向上し、単位入力あたりの輝度が白熱ラ
ンプに優るようなＬＥＤ素子が開発され、このＬＥＤ素
子を複数個まとめることにより、照明用途への応用が可
能となってきた。
等の用途に用いられてきたものであるが、近年、その発
光効率や輝度が向上し、単位入力あたりの輝度が白熱ラ
ンプに優るようなＬＥＤ素子が開発され、このＬＥＤ素
子を複数個まとめることにより、照明用途への応用が可
能となってきた。
【０００３】また、ＬＥＤ素子は長寿命であることから
ランプの取り替えの省力化等のメンテナンス性のメリッ
トがあり、発光波長レンジが狭いことにより生鮮食物に
ダメージを与える赤外線が出ない照明（例えば、鮮魚店
のショウケース用照明）として使用できるというメリッ
ト、美術品を退色劣化させる紫外線が出ない照明（例え
ば、美術館、博物館の照明）等に使用できるというメリ
ット等がある。
ランプの取り替えの省力化等のメンテナンス性のメリッ
トがあり、発光波長レンジが狭いことにより生鮮食物に
ダメージを与える赤外線が出ない照明（例えば、鮮魚店
のショウケース用照明）として使用できるというメリッ
ト、美術品を退色劣化させる紫外線が出ない照明（例え
ば、美術館、博物館の照明）等に使用できるというメリ
ット等がある。
【０００４】ここで、現行のＬＥＤ素子の実装例を図６
により説明する。１個のＬＥＤチップ１の電極１１の面
をリードフレーム２ａに導電性接着剤でダイボンドする
ことにより固着し、ＬＥＤチップ１の他方の電極１２は
他方のリードフレーム２ｂへボンディングワイヤ２１に
よりワイヤボンドし、ダイオードのＰＮ電極へのリード
フレーム２ａ、２ｂの接続がなされ、リードフレーム２
ａ、２ｂを介してＬＥＤチップ１に給電されるようにな
っている。さらに、金型成形により透明の封止樹脂２２
をレンズ状に成形することで、個別のＬＥＤ素子が完成
する。このようにして完成された個別のＬＥＤ素子のリ
ードフレーム２ａ、２ｂを基板の所定位置に半田付け等
により実装する。つまり、ＬＥＤチップ１の下面及び上
面の電極１１、１２に対して、接着及びワイヤボンディ
ングという別々の接合方法を使用している。
により説明する。１個のＬＥＤチップ１の電極１１の面
をリードフレーム２ａに導電性接着剤でダイボンドする
ことにより固着し、ＬＥＤチップ１の他方の電極１２は
他方のリードフレーム２ｂへボンディングワイヤ２１に
よりワイヤボンドし、ダイオードのＰＮ電極へのリード
フレーム２ａ、２ｂの接続がなされ、リードフレーム２
ａ、２ｂを介してＬＥＤチップ１に給電されるようにな
っている。さらに、金型成形により透明の封止樹脂２２
をレンズ状に成形することで、個別のＬＥＤ素子が完成
する。このようにして完成された個別のＬＥＤ素子のリ
ードフレーム２ａ、２ｂを基板の所定位置に半田付け等
により実装する。つまり、ＬＥＤチップ１の下面及び上
面の電極１１、１２に対して、接着及びワイヤボンディ
ングという別々の接合方法を使用している。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
ようなＬＥＤ素子を照明分野に応用する場合には、ＬＥ
Ｄ素子の個々の輝度は低いため多数個のＬＥＤ素子を使
用する必要があり、複数のＬＥＤ素子のリードフレーム
２ａ、２ｂを各素子への電流供給回路が形成された基板
の所定位置に半田付け等により一括して実装しなければ
ならない。
ようなＬＥＤ素子を照明分野に応用する場合には、ＬＥ
Ｄ素子の個々の輝度は低いため多数個のＬＥＤ素子を使
用する必要があり、複数のＬＥＤ素子のリードフレーム
２ａ、２ｂを各素子への電流供給回路が形成された基板
の所定位置に半田付け等により一括して実装しなければ
ならない。
【０００６】従って、上述のようなＬＥＤ素子を用いて
照明装置を作製する場合には、ＬＥＤ素子をつくる段階
で素子接着及びワイヤボンディングという２つの接合方
法により電極１１、１２をリードフレーム２ａ、２ｂに
固着、接続し、さらに、複数のＬＥＤ素子のリードフレ
ーム２ａ、２ｂを基板の所定位置に半田付け等により実
装するという工程が必要となり生産性が悪い。
照明装置を作製する場合には、ＬＥＤ素子をつくる段階
で素子接着及びワイヤボンディングという２つの接合方
法により電極１１、１２をリードフレーム２ａ、２ｂに
固着、接続し、さらに、複数のＬＥＤ素子のリードフレ
ーム２ａ、２ｂを基板の所定位置に半田付け等により実
装するという工程が必要となり生産性が悪い。
【０００７】本発明は、上記の点に鑑みてなしたもので
あり、その目的とするところは、複数のＬＥＤチップを
基板に実装した半導体装置であって、生産性の良い半導
体装置を提供することにある。
あり、その目的とするところは、複数のＬＥＤチップを
基板に実装した半導体装置であって、生産性の良い半導
体装置を提供することにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
複数のＬＥＤチップと、該ＬＥＤチップの各々を収納す
る複数の凹部が形成された３次元成形基板とを有し、前
記凹部の対向する２つの側壁から上面にわたって配線パ
ターンが形成され、前記ＬＥＤチップの電極面でない面
が前記凹部の底面側になり、電極面が前記側壁に形成さ
れた配線パターンと対向するように前記ＬＥＤチップを
搭載し、隣接するＬＥＤチップの電極間を半田及び前記
配線パターンにより接続するようにした半導体装置であ
って、前記側壁に形成された配線パターンは幅方向の中
央部に比して両側辺部が薄肉状に形成されており、前記
配線パターン上に半田めっきを予め施しておき、該半田
めっきを溶融させ、前記配線パターンの薄肉部をなくな
らせて、溶融した半田を介して前記配線パターンと電極
とを接続させることにより、隣接するＬＥＤチップの電
極間を接続するようにしたことを特徴とするものであ
る。
複数のＬＥＤチップと、該ＬＥＤチップの各々を収納す
る複数の凹部が形成された３次元成形基板とを有し、前
記凹部の対向する２つの側壁から上面にわたって配線パ
ターンが形成され、前記ＬＥＤチップの電極面でない面
が前記凹部の底面側になり、電極面が前記側壁に形成さ
れた配線パターンと対向するように前記ＬＥＤチップを
搭載し、隣接するＬＥＤチップの電極間を半田及び前記
配線パターンにより接続するようにした半導体装置であ
って、前記側壁に形成された配線パターンは幅方向の中
央部に比して両側辺部が薄肉状に形成されており、前記
配線パターン上に半田めっきを予め施しておき、該半田
めっきを溶融させ、前記配線パターンの薄肉部をなくな
らせて、溶融した半田を介して前記配線パターンと電極
とを接続させることにより、隣接するＬＥＤチップの電
極間を接続するようにしたことを特徴とするものであ
る。
【０００９】請求項２記載の発明は、複数のＬＥＤチッ
プと、該ＬＥＤチップの各々を収納する複数の凹部が形
成された３次元成形基板とを有し、前記凹部の対向する
２つの側壁から上面にわたって配線パターンが形成さ
れ、前記ＬＥＤチップの電極面でない面が前記凹部の底
面側になり、電極面が前記側壁に形成された配線パター
ンと対向するように前記ＬＥＤチップを搭載し、隣接す
るＬＥＤチップの電極間を半田及び前記配線パターンに
より接続するようにした半導体装置であって、前記側壁
に前記半田箔の幅と同程度の幅を有する半田箔収納部を
形成し、該半田箔収納部に前記半田箔を予め配置してお
き、該半田箔を溶融させ、溶融した半田を介して前記配
線パターンと電極とを接続させることにより、隣接する
ＬＥＤチップの電極間を接続するようにしたことを特徴
とするものである。
プと、該ＬＥＤチップの各々を収納する複数の凹部が形
成された３次元成形基板とを有し、前記凹部の対向する
２つの側壁から上面にわたって配線パターンが形成さ
れ、前記ＬＥＤチップの電極面でない面が前記凹部の底
面側になり、電極面が前記側壁に形成された配線パター
ンと対向するように前記ＬＥＤチップを搭載し、隣接す
るＬＥＤチップの電極間を半田及び前記配線パターンに
より接続するようにした半導体装置であって、前記側壁
に前記半田箔の幅と同程度の幅を有する半田箔収納部を
形成し、該半田箔収納部に前記半田箔を予め配置してお
き、該半田箔を溶融させ、溶融した半田を介して前記配
線パターンと電極とを接続させることにより、隣接する
ＬＥＤチップの電極間を接続するようにしたことを特徴
とするものである。
【００１０】請求項３記載の発明は、請求項１乃至請求
項２記載の発明において、前記凹部の側壁と底面とが鈍
角をなすようにしたことを特徴とするものである。
項２記載の発明において、前記凹部の側壁と底面とが鈍
角をなすようにしたことを特徴とするものである。
【００１１】請求項４記載の発明は、請求項１乃至請求
項３記載の発明において、前記ＬＥＤチップの上面側を
樹脂封止する際に、透明な樹脂を注入し加熱硬化させる
ことによりレンズを形成するようにしたことを特徴とす
るものである。
項３記載の発明において、前記ＬＥＤチップの上面側を
樹脂封止する際に、透明な樹脂を注入し加熱硬化させる
ことによりレンズを形成するようにしたことを特徴とす
るものである。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態の一例
を図面に基づき説明する。図１は本発明の実施の形態の
一例に係る半導体装置の一部の平面及び断面状態を示す
模式図である。１は０．３ｍｍ立方の微小なＬＥＤチッ
プであり、ＰＮ接合により構成され、ＰＮの各領域の接
合面でない面には各々電極１１、１２が形成されてい
る。３は３次元成形基板（ＭＩＤ基板：Ｍｏｌｄｅｄ
ＩｎｔｅｒｃｏｎｎｅｃｔｉｏｎＤｅｖｉｃｅ）であ
り、各ＬＥＤチップ１を収納するための複数の凹部３１
を有している。ＬＥＤチップ１は、電極１１、１２の形
成されていない面が凹部３１の底面３２側になるように
搭載される。複数のＬＥＤチップ１をＭＩＤ基板３の複
数の凹部３１に搭載した状態を示す概略構成図を図２に
示す。
を図面に基づき説明する。図１は本発明の実施の形態の
一例に係る半導体装置の一部の平面及び断面状態を示す
模式図である。１は０．３ｍｍ立方の微小なＬＥＤチッ
プであり、ＰＮ接合により構成され、ＰＮの各領域の接
合面でない面には各々電極１１、１２が形成されてい
る。３は３次元成形基板（ＭＩＤ基板：Ｍｏｌｄｅｄ
ＩｎｔｅｒｃｏｎｎｅｃｔｉｏｎＤｅｖｉｃｅ）であ
り、各ＬＥＤチップ１を収納するための複数の凹部３１
を有している。ＬＥＤチップ１は、電極１１、１２の形
成されていない面が凹部３１の底面３２側になるように
搭載される。複数のＬＥＤチップ１をＭＩＤ基板３の複
数の凹部３１に搭載した状態を示す概略構成図を図２に
示す。
【００１３】ＬＥＤチップ１の搭載部としての凹部３１
のサイズは、ＬＥＤチップ１の寸法との関係で決められ
る。電極１１、１２の形成されていない面に対向する側
壁３３は側壁３３によるＬＥＤチップ１からの反射波が
凹部３１の開口部側に行くように、凹部３１の底面に対
して鈍角となるように、傾斜を持たせるのが良い。電極
１１、１２の形成されている面に対向する側壁３４は凹
部３１の底面に対して垂直に立ち上がっている。
のサイズは、ＬＥＤチップ１の寸法との関係で決められ
る。電極１１、１２の形成されていない面に対向する側
壁３３は側壁３３によるＬＥＤチップ１からの反射波が
凹部３１の開口部側に行くように、凹部３１の底面に対
して鈍角となるように、傾斜を持たせるのが良い。電極
１１、１２の形成されている面に対向する側壁３４は凹
部３１の底面に対して垂直に立ち上がっている。
【００１４】また、ＭＩＤ基板３の上面には、隣接する
ＬＥＤチップ１の電極１１、１２間を接続するとともに
ＬＥＤチップ１の各々に給電するための銅による配線パ
ターン４が形成される。配線パターン４はＭＩＤ基板３
の上面から電極１１、１２の形成されている面に対向す
る側壁３４にわたって形成されている。ここで、配線パ
ターン４は、側壁３４上に形成された部分は上面に形成
された部分よりも幅広に形成されている。さらに、側壁
３４上に形成された部分は厚肉部４１と薄肉部４２とか
らなる。配線パターン４の形成方法としては、先ず、無
電解めっきで所定の厚み（例えば、０．１ｍｍ以下）の
銅パターンを形成し、さらに、電解めっき等により、厚
肉部４１にしたい部分だけ銅パターンの厚付けを行い、
厚肉部４１を形成する。従って、薄肉部４２の厚さは
０．１ｍｍ以下の極薄い厚みに形成される。
ＬＥＤチップ１の電極１１、１２間を接続するとともに
ＬＥＤチップ１の各々に給電するための銅による配線パ
ターン４が形成される。配線パターン４はＭＩＤ基板３
の上面から電極１１、１２の形成されている面に対向す
る側壁３４にわたって形成されている。ここで、配線パ
ターン４は、側壁３４上に形成された部分は上面に形成
された部分よりも幅広に形成されている。さらに、側壁
３４上に形成された部分は厚肉部４１と薄肉部４２とか
らなる。配線パターン４の形成方法としては、先ず、無
電解めっきで所定の厚み（例えば、０．１ｍｍ以下）の
銅パターンを形成し、さらに、電解めっき等により、厚
肉部４１にしたい部分だけ銅パターンの厚付けを行い、
厚肉部４１を形成する。従って、薄肉部４２の厚さは
０．１ｍｍ以下の極薄い厚みに形成される。
【００１５】次に、側壁３４上に形成された配線パター
ン４上に半田５をめっき形成する。半田５の厚みは凹部
３１にＬＥＤチップ１の搭載が容易であり、半田５を溶
融した時に配線パターン４と電極１１、１２との接合が
確実に行われる程度の半田量を計算することにより決定
する。
ン４上に半田５をめっき形成する。半田５の厚みは凹部
３１にＬＥＤチップ１の搭載が容易であり、半田５を溶
融した時に配線パターン４と電極１１、１２との接合が
確実に行われる程度の半田量を計算することにより決定
する。
【００１６】以上の状態のＭＩＤ基板３の各凹部３１に
複数のＬＥＤチップ１を搭載し、窒素等の不活性雰囲気
中でリフロー加熱する。このリフロー加熱により半田５
が溶融し配線パターン４と電極１１、１２との接合がな
される。なお、リフロー加熱は、通常雰囲気中で行って
も良く、この場合には、半田酸化対応のためにフラック
スを用いれば良い。
複数のＬＥＤチップ１を搭載し、窒素等の不活性雰囲気
中でリフロー加熱する。このリフロー加熱により半田５
が溶融し配線パターン４と電極１１、１２との接合がな
される。なお、リフロー加熱は、通常雰囲気中で行って
も良く、この場合には、半田酸化対応のためにフラック
スを用いれば良い。
【００１７】ここで、側壁３４上に形成された配線パタ
ーンには、厚肉部４１と薄肉部４２とが形成されてお
り、半田溶融時には、薄肉部４２の配線パターンは半田
中に拡散し溶け込み、配線パターンがなくなるので、薄
肉部４２、つまり、幅広部分の銅の配線パターンがなく
なり、半田濡れがなくなり、図１（ｂ）に示すように、
半田５はＭＩＤ基板３の上面に形成された配線パターン
４と同じ幅の配線パターン４（厚肉部４１）上まで収縮
する。この結果、溶融半田５の厚みが増し、対向する電
極１１、１２への濡れを開始する。つまり、半田５は、
半田めっきされた状態ではＭＩＤ基板３の凹部３１への
ＬＥＤチップ１の搭載が阻害されることがなく、溶融後
は電極１１、１２と側壁３４との間のギャップを埋める
ように接続するように機能するのである。このようにし
て、ＭＩＤ基板３への複数のＬＥＤチップ１の装着が完
成し、ＬＥＤチップ１の凹部３１内への固着と隣接する
ＬＥＤチップ１の電極１１、１２間の電気的接続がなさ
れるのである。
ーンには、厚肉部４１と薄肉部４２とが形成されてお
り、半田溶融時には、薄肉部４２の配線パターンは半田
中に拡散し溶け込み、配線パターンがなくなるので、薄
肉部４２、つまり、幅広部分の銅の配線パターンがなく
なり、半田濡れがなくなり、図１（ｂ）に示すように、
半田５はＭＩＤ基板３の上面に形成された配線パターン
４と同じ幅の配線パターン４（厚肉部４１）上まで収縮
する。この結果、溶融半田５の厚みが増し、対向する電
極１１、１２への濡れを開始する。つまり、半田５は、
半田めっきされた状態ではＭＩＤ基板３の凹部３１への
ＬＥＤチップ１の搭載が阻害されることがなく、溶融後
は電極１１、１２と側壁３４との間のギャップを埋める
ように接続するように機能するのである。このようにし
て、ＭＩＤ基板３への複数のＬＥＤチップ１の装着が完
成し、ＬＥＤチップ１の凹部３１内への固着と隣接する
ＬＥＤチップ１の電極１１、１２間の電気的接続がなさ
れるのである。
【００１８】なお、ＬＥＤチップ１の搭載時にＵＶ接着
剤や即時硬化型の接着剤等の接着剤６により凹部３１の
底面３２に仮止めしておけば、半田５の溶融という次の
工程までの位置ずれ等を防止することができる。
剤や即時硬化型の接着剤等の接着剤６により凹部３１の
底面３２に仮止めしておけば、半田５の溶融という次の
工程までの位置ずれ等を防止することができる。
【００１９】図３は本発明の他の実施形態に係る半導体
装置の一部断面状態を示す模式図である。本実施形態で
は、上述の実施形態における半田めっき５の替わりに半
田箔７を使用している。所定長さに切断したリボン状の
半田箔７を、凹部３１の内の側壁３４に沿った位置に収
納させる。本実施形態では、凹部３１の内の側壁３４に
形成される配線パターン４の幅はＭＩＤ基板３の上面に
形成される配線パターン４の幅と同じで良い。なお、図
３に示すように、側壁３４に半田箔７の幅と同程度の幅
の窪みにより半田箔収納部３５を形成し、半田箔収納部
３５に半田箔７を収納するようにすれば、半田箔７の位
置決め及び位置ずれ防止が容易に行える。半田箔７の厚
みは、凹部３１にＬＥＤチップ１の搭載が容易であり、
半田箔７を溶融した時に配線パターン４と電極１１、１
２との接合が確実に行われる程度の半田量を計算するこ
とにより決定する。この状態でＬＥＤチップ１を凹部３
１に収納した後の工程は上述の実施形態と同等であるの
で説明を省略する。
装置の一部断面状態を示す模式図である。本実施形態で
は、上述の実施形態における半田めっき５の替わりに半
田箔７を使用している。所定長さに切断したリボン状の
半田箔７を、凹部３１の内の側壁３４に沿った位置に収
納させる。本実施形態では、凹部３１の内の側壁３４に
形成される配線パターン４の幅はＭＩＤ基板３の上面に
形成される配線パターン４の幅と同じで良い。なお、図
３に示すように、側壁３４に半田箔７の幅と同程度の幅
の窪みにより半田箔収納部３５を形成し、半田箔収納部
３５に半田箔７を収納するようにすれば、半田箔７の位
置決め及び位置ずれ防止が容易に行える。半田箔７の厚
みは、凹部３１にＬＥＤチップ１の搭載が容易であり、
半田箔７を溶融した時に配線パターン４と電極１１、１
２との接合が確実に行われる程度の半田量を計算するこ
とにより決定する。この状態でＬＥＤチップ１を凹部３
１に収納した後の工程は上述の実施形態と同等であるの
で説明を省略する。
【００２０】以上の実施形態によれば、複数のＬＥＤチ
ップ１を各々ＭＩＤ基板３の各凹部３１に搭載した状態
で、リフロー加熱すれば、ＬＥＤチップ１の凹部３１内
への固着と隣接するＬＥＤチップ１の電極１１、１２間
の電気的接続が一括して行えるので、素子接着及びワイ
ヤボンディングという接合工程及び基板への接続という
工程という３つの工程が必要であった従来の半導体装置
に比して、製造工程の簡略化、生産性の向上が図れる。
また、接合の工程品質管理も１工程の管理ですむので、
歩留まりの安定性が期待できる。
ップ１を各々ＭＩＤ基板３の各凹部３１に搭載した状態
で、リフロー加熱すれば、ＬＥＤチップ１の凹部３１内
への固着と隣接するＬＥＤチップ１の電極１１、１２間
の電気的接続が一括して行えるので、素子接着及びワイ
ヤボンディングという接合工程及び基板への接続という
工程という３つの工程が必要であった従来の半導体装置
に比して、製造工程の簡略化、生産性の向上が図れる。
また、接合の工程品質管理も１工程の管理ですむので、
歩留まりの安定性が期待できる。
【００２１】図４は本発明のさらに他の実施形態に係る
半導体装置の一部断面状態及び上面を示す模式図であ
る。本実施形態では、以上の実施形態のものにおいて、
凹部３１の上方から透明な（光透過性を有し、必要に応
じ多少の着色可）封止樹脂を滴下し、加熱硬化させるこ
とにより、レンズ８を形成する。ここで、レンズ８は、
封止樹脂の吐出量の制御や、図５に示すように、凹部３
１の形状を変えることにより、所望の配光特性を実現す
ることができる。図５（ａ）の場合は凹部３１の平面形
状が正方形であり、ＸＹ軸に対称なレンズを形成する
が、図５（ｂ）の場合は凹部３１の平面形状が長方形で
あり、ＸＹ方向が等しくないレンズを形成することがで
き、図５（ｃ）の場合は凹部３１の上部に円形の座ぐり
３６を設けることにより球面のレンズを形成することが
可能である。
半導体装置の一部断面状態及び上面を示す模式図であ
る。本実施形態では、以上の実施形態のものにおいて、
凹部３１の上方から透明な（光透過性を有し、必要に応
じ多少の着色可）封止樹脂を滴下し、加熱硬化させるこ
とにより、レンズ８を形成する。ここで、レンズ８は、
封止樹脂の吐出量の制御や、図５に示すように、凹部３
１の形状を変えることにより、所望の配光特性を実現す
ることができる。図５（ａ）の場合は凹部３１の平面形
状が正方形であり、ＸＹ軸に対称なレンズを形成する
が、図５（ｂ）の場合は凹部３１の平面形状が長方形で
あり、ＸＹ方向が等しくないレンズを形成することがで
き、図５（ｃ）の場合は凹部３１の上部に円形の座ぐり
３６を設けることにより球面のレンズを形成することが
可能である。
【００２２】本実施形態によれば、凹部３１内のＬＥＤ
チップ１の上部に封止樹脂によりレンズ９を形成したの
で、所望の配光特性を有する照明用途に使用することが
できる。
チップ１の上部に封止樹脂によりレンズ９を形成したの
で、所望の配光特性を有する照明用途に使用することが
できる。
【００２３】なお、３次元成形基板３の成形時に、熱伝
導性の良い金属材料やセラミックス等の無機材料を同時
成形したり、あるいは後で貼り付けることにより、放熱
性を良くすることも可能である。
導性の良い金属材料やセラミックス等の無機材料を同時
成形したり、あるいは後で貼り付けることにより、放熱
性を良くすることも可能である。
【００２４】
【発明の効果】以上のように、請求項１および請求項２
記載の発明によれば、複数のＬＥＤチップと、該ＬＥＤ
チップの各々を収納する複数の凹部が形成された３次元
成形基板とを有し、前記凹部の対向する２つの側壁から
上面にわたって配線パターンが形成され、前記ＬＥＤチ
ップの電極面でない面が前記凹部の底面側になり、電極
面が前記側壁に形成された配線パターンと対向するよう
に前記ＬＥＤチップを搭載し、隣接するＬＥＤチップの
電極間を半田及び前記配線パターンにより接続するよう
にしたので、製造工程が簡略化でき、複数のＬＥＤチッ
プを搭載した半導体装置を生産性良く製造することがで
きる。
記載の発明によれば、複数のＬＥＤチップと、該ＬＥＤ
チップの各々を収納する複数の凹部が形成された３次元
成形基板とを有し、前記凹部の対向する２つの側壁から
上面にわたって配線パターンが形成され、前記ＬＥＤチ
ップの電極面でない面が前記凹部の底面側になり、電極
面が前記側壁に形成された配線パターンと対向するよう
に前記ＬＥＤチップを搭載し、隣接するＬＥＤチップの
電極間を半田及び前記配線パターンにより接続するよう
にしたので、製造工程が簡略化でき、複数のＬＥＤチッ
プを搭載した半導体装置を生産性良く製造することがで
きる。
【００２５】また、請求項１記載の発明によれば、前記
側壁に形成された配線パターンは幅方向の中央部に比し
て両側辺部が薄肉状に形成されており、前記配線パター
ン上に半田めっきを予め施しておき、該半田めっきを溶
融させ、前記配線パターンの薄肉部をなくならせて、溶
融した半田を介して前記配線パターンと電極とを接続さ
せることにより、隣接するＬＥＤチップの電極間を接続
するようにしたので、凹部にＬＥＤチップの搭載が容易
であり、半田めっきを溶融した時に配線パターンと電極
との接合が確実に行われるのである。
側壁に形成された配線パターンは幅方向の中央部に比し
て両側辺部が薄肉状に形成されており、前記配線パター
ン上に半田めっきを予め施しておき、該半田めっきを溶
融させ、前記配線パターンの薄肉部をなくならせて、溶
融した半田を介して前記配線パターンと電極とを接続さ
せることにより、隣接するＬＥＤチップの電極間を接続
するようにしたので、凹部にＬＥＤチップの搭載が容易
であり、半田めっきを溶融した時に配線パターンと電極
との接合が確実に行われるのである。
【００２６】さらに、請求項１記載の発明によれば、半
田はＭＩＤ基板の上面に形成された配線パターンと同じ
幅の配線パターン（厚肉部）上まで収縮し、この結果、
溶融半田の厚みが増し、対向する電極への濡れ（接続）
を開始するのである。
田はＭＩＤ基板の上面に形成された配線パターンと同じ
幅の配線パターン（厚肉部）上まで収縮し、この結果、
溶融半田の厚みが増し、対向する電極への濡れ（接続）
を開始するのである。
【００２７】請求項２記載の発明によれば、前記側壁に
前記半田箔の幅と同程度の幅を有する半田箔収納部を形
成し、該半田箔収納部に前記半田箔を予め配置してお
き、該半田箔を溶融させ、溶融した半田を介して前記配
線パターンと電極とを接続させることにより、隣接する
ＬＥＤチップの電極間を接続するようにしたので、凹部
にＬＥＤチップの搭載が容易であり、半田箔を溶融した
時に配線パターンと電極との接合が確実に行われるので
ある。
前記半田箔の幅と同程度の幅を有する半田箔収納部を形
成し、該半田箔収納部に前記半田箔を予め配置してお
き、該半田箔を溶融させ、溶融した半田を介して前記配
線パターンと電極とを接続させることにより、隣接する
ＬＥＤチップの電極間を接続するようにしたので、凹部
にＬＥＤチップの搭載が容易であり、半田箔を溶融した
時に配線パターンと電極との接合が確実に行われるので
ある。
【００２８】さらに、請求項２記載の発明によれば、半
田箔の位置決め及び位置ずれ防止が容易に行えるのであ
る。
田箔の位置決め及び位置ずれ防止が容易に行えるのであ
る。
【００２９】請求項３記載の発明は、請求項１乃至請求
項２記載の発明において、前記凹部の側壁と底面とが鈍
角をなすようにすれば、ＬＥＤチップから発光される光
を効率良く外部に取り出すことができる。
項２記載の発明において、前記凹部の側壁と底面とが鈍
角をなすようにすれば、ＬＥＤチップから発光される光
を効率良く外部に取り出すことができる。
【００３０】請求項４記載の発明は、請求項１乃至請求
項３記載の発明において、前記ＬＥＤチップの上面側を
樹脂封止する際に、透明な樹脂を注入し加熱硬化させる
ことによりレンズを形成するようにすれば、レンズ形状
を所望の形状にすることにより、所望の配光特性を有す
る照明用途に使用することができる。
項３記載の発明において、前記ＬＥＤチップの上面側を
樹脂封止する際に、透明な樹脂を注入し加熱硬化させる
ことによりレンズを形成するようにすれば、レンズ形状
を所望の形状にすることにより、所望の配光特性を有す
る照明用途に使用することができる。
【図１】本発明の一実施形態に係る半導体装置の一部の
平面状態及び断面状態を示す模式図であり、（ａ）はＬ
ＥＤチップの搭載時を示し、（ｂ）は半田溶融時を示
す。
平面状態及び断面状態を示す模式図であり、（ａ）はＬ
ＥＤチップの搭載時を示し、（ｂ）は半田溶融時を示
す。
【図２】同上に係るＬＥＤチップをＭＩＤ基板の凹部に
搭載した状態を示す概略構成図である。
搭載した状態を示す概略構成図である。
【図３】本発明の他の実施形態に係る半導体装置の一部
の平面状態及び断面状態を示す模式図である。
の平面状態及び断面状態を示す模式図である。
【図４】本発明のさらに他の実施形態に係る半導体装置
の一部の断面状態及び平面状態を示す模式図である。
の一部の断面状態及び平面状態を示す模式図である。
【図５】同上に係るＭＩＤ基板の凹部の形状の断面状態
及び平面状態を示す模式図である。
及び平面状態を示す模式図である。
【図６】従来のＬＥＤ素子の断面状態を示す模式図であ
る。
る。
１ ＬＥＤチップ ３ ３次元成形基板（ＭＩＤ基板） ４ 配線パターン ５ 半田 ６ 接着剤 ７ 半田箔 ８ レンズ １１ 電極 １２ 電極 ３１ 凹部 ３２ 底面 ３３ 側壁 ３４ 側壁 ３５ 半田箔収納部 ３６ 座ぐり
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 33/00 H01S 5/00 - 5/50 G09F 13/20 H01L 23/12 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (4)
- 【請求項１】 複数のＬＥＤチップと、該ＬＥＤチップ
の各々を収納する複数の凹部が形成された３次元成形基
板とを有し、前記凹部の対向する２つの側壁から上面に
わたって配線パターンが形成され、前記ＬＥＤチップの
電極面でない面が前記凹部の底面側になり、電極面が前
記側壁に形成された配線パターンと対向するように前記
ＬＥＤチップを搭載し、隣接するＬＥＤチップの電極間
を半田及び前記配線パターンにより接続するようにした
半導体装置であって、前記側壁に形成された配線パター
ンは幅方向の中央部に比して両側辺部が薄肉状に形成さ
れており、前記配線パターン上に半田めっきを予め施し
ておき、該半田めっきを溶融させ、前記配線パターンの
薄肉部をなくならせて、溶融した半田を介して前記配線
パターンと電極とを接続させることにより、隣接するＬ
ＥＤチップの電極間を接続するようにしたことを特徴と
する半導体装置。 - 【請求項２】 複数のＬＥＤチップと、該ＬＥＤチップ
の各々を収納する複数の凹部が形成された３次元成形基
板とを有し、前記凹部の対向する２つの側壁から上面に
わたって配線パターンが形成され、前記ＬＥＤチップの
電極面でない面が前記凹部の底面側になり、電極面が前
記側壁に形成された配線パターンと対向するように前記
ＬＥＤチップを搭載し、隣接するＬＥＤチップの電極間
を半田及び前記配線パターンにより接続するようにした
半導体装置であって、前記側壁に前記半田箔の幅と同程
度の幅を有する半田箔収納部を形成し、該半田箔収納部
に前記半田箔を予め配置しておき、該半田箔を溶融さ
せ、溶融した半田を介して前記配線パターンと電極とを
接続させることにより、隣接するＬＥＤチップの電極間
を接続するようにしたことを特徴とする半導体装置。 - 【請求項３】 前記凹部の側壁と底面とが鈍角をなすよ
うにしたことを特徴とする請求項１または２記載の半導
体装置。 - 【請求項４】 前記ＬＥＤチップの上面側を樹脂封止す
る際に、透明な樹脂を注入し加熱硬化させることにより
レンズを形成するようにしたことを特徴とする請求項１
乃至請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04027297A JP3271542B2 (ja) | 1997-02-25 | 1997-02-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04027297A JP3271542B2 (ja) | 1997-02-25 | 1997-02-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242529A JPH10242529A (ja) | 1998-09-11 |
| JP3271542B2 true JP3271542B2 (ja) | 2002-04-02 |
Family
ID=12576010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04027297A Expired - Fee Related JP3271542B2 (ja) | 1997-02-25 | 1997-02-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3271542B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005158957A (ja) * | 2003-11-25 | 2005-06-16 | Matsushita Electric Works Ltd | 発光装置 |
| KR100780176B1 (ko) | 2005-11-25 | 2007-11-27 | 삼성전기주식회사 | 측면 방출 발광다이오드 패키지 |
-
1997
- 1997-02-25 JP JP04027297A patent/JP3271542B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10242529A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8088635B2 (en) | Vertical geometry light emitting diode package aggregate and production method of light emitting device using the same | |
| US7768029B2 (en) | LED lamp | |
| US5814837A (en) | Compact light-emitting device with sealing member | |
| TWI305062B (ja) | ||
| JPH11163419A (ja) | 発光装置 | |
| JP2014502062A (ja) | 上面接続部のみを有するフォトン構成デバイス | |
| US9461207B2 (en) | Light emitting device, and package array for light emitting device | |
| JP2005005740A (ja) | 半導体発光エミッタパッケージ | |
| JP2004111964A (ja) | 表面実装型電子デバイス | |
| JP2002094122A (ja) | 光源装置及びその製造方法 | |
| KR100977260B1 (ko) | 고출력 엘이디 패키지 및 그 제조방법 | |
| JP2008147605A (ja) | 発光装置及びその製造方法並びに実装基板 | |
| US20110044044A1 (en) | Lamp and a process for producing a lamp | |
| JPH0955535A (ja) | 面実装型ｌｅｄ素子及びその製造方法 | |
| KR20160027064A (ko) | Led 다이와 리드 프레임 스트립의 본딩 | |
| US20050030762A1 (en) | Light-emitting diode lamp | |
| JP2002368285A (ja) | 発光器、発光モジュール及びその製造方法 | |
| KR100610275B1 (ko) | 고출력 발광 다이오드 패키지 및 그 제조방법 | |
| JPH11346004A (ja) | チップ型半導体のパッケージ構造および製造方法 | |
| JP3271542B2 (ja) | 半導体装置 | |
| KR100646094B1 (ko) | 표면 실장형 발광 소자 패키지 및 그의 제조 방법 | |
| JP3267183B2 (ja) | 半導体装置 | |
| JP3221345B2 (ja) | 半導体装置 | |
| JP4679268B2 (ja) | 発光ダイオード複合素子 | |
| KR100616413B1 (ko) | 발광 다이오드 및 이의 제작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011225 |
|
| LAPS | Cancellation because of no payment of annual fees |