JP2013055244A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP2013055244A
JP2013055244A JP2011193050A JP2011193050A JP2013055244A JP 2013055244 A JP2013055244 A JP 2013055244A JP 2011193050 A JP2011193050 A JP 2011193050A JP 2011193050 A JP2011193050 A JP 2011193050A JP 2013055244 A JP2013055244 A JP 2013055244A
Authority
JP
Japan
Prior art keywords
protective layer
electronic component
substrate
identification
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011193050A
Other languages
English (en)
Inventor
Hiroshi Yamazaki
央 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011193050A priority Critical patent/JP2013055244A/ja
Publication of JP2013055244A publication Critical patent/JP2013055244A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】電子部品の厚みの増大や損傷が生じ難く、識別手段の脱落も生じ難く、さらに電気的特性の変動ももたらし難い、識別機能を備えた電子部品及びその製造方法を提供する。
【解決手段】対向し合う第1及び第2の主面を有する基板2の第2の主面に回路素子が構成されており、基板2の第2の主面に保護層6が積層されており、保護層6の側面に識別用段差16,17が形成されている、電子部品1。
【選択図】図1

Description

本発明は、例えば弾性表面波装置や圧電共振子のような電子部品及びその製造方法に関し、より詳細には、基板の一方面に回路素子が構成されており、該一方面に保護層が積層されている電子部品及びその製造方法に関する。
従来、電子部品の小型化にともなって、ウエハーレベルチップサイズパッケージ(WL−CSP)構造の電子部品が種々提案されている。この種の電子部品において、電子部品を識別するために、様々な方法が用いられている。例えば、複数のチップに分割する前のウェハ段階で各チップの機能部が形成されていない上面に、インクにより印字し、識別マークを形成する方法が知られている。また、ウェハ段階で、各チップの上面にレーザーにより切削し識別マークを形成する方法も知られている。しかしながら、インクによる印字では、印字の厚みにより、電子部品の厚みが増加する問題があった。またレーザーにより例えば電子部品の上面を切削して識別マークを形成する方法では、チップの機能部が損傷を受けたり、または切削による強度低下が生じたりするおそれがあった。
そこで、下記の特許文献1には、このような問題を解決するものとして、電子部品チップに識別ポストを設けた構造が開示されている。図7は、特許文献1に記載の電子部品の構造を説明するための正面断面図である。図7では、複数の電子部品1002,1003に分割される前の状態が示されている。
電子部品1002においては、半導体からなるウェハ1001上に、接続パッド1004,1005が形成されている。接続パッド1004,1005を覆うようにパッシベーション膜1006が形成されている。また、接続パッド1004,1005に接続されるように再配線1007が形成されている。また、パッケージを構成するための封止樹脂層1010が設けられている。封止樹脂層1010内をポスト1008,1009が図示のように貫いている。特許文献1では、外部との接続に必要なポスト1008,1009だけでなく、識別用の識別ポスト1011が封止樹脂層1010を貫くように設けられている。
ここでは、ポスト1008,1009と同工程で、識別用の識別ポスト1011を設けることにより、最終的に得られる電子部品1002,1003の識別が可能とされている。
なお、ポスト1008,1009及び識別ポスト1011の上端を露出させるために、製造に際しては、封止樹脂層1010を形成した後に、封止樹脂層1010の上面を切削加工している。
特開2003−158217号公報
特許文献1に記載の電子部品1002では、上記識別ポスト1011を用いて識別を図ることが可能とされている。しかしながら、封止樹脂層1010と識別ポスト1011とを図7に示す2本の一点鎖線P,Qで囲まれる切削領域を切削し、識別ポスト1011の一部を電子部品1002の側面に露出させねばならなかった。そのため、切削抵抗により識別ポスト1011が脱落するおそれがあった。
また、識別ポスト1011をポスト1008,1009と異なる材料で形成する場合には、識別ポスト1011を形成するための工程を実施しなければならなかった。そのため、製造工程が増加するという問題があった。
識別ポスト1011を、ポスト1008,1009と同じ導電材料で形成する場合には、識別ポスト1011の存在に起因する浮遊容量により、電子部品1002の電気的特性が変動するという問題もあった。
本発明の目的は、電子部品の厚みの増大や損傷が生じ難く、識別手段の脱落も生じ難く、さらに電気的特性の変動ももたらし難い、識別機能を備えた電子部品及びその製造方法を提供することにある。
本発明に係る電子部品は、対向し合う第1及び第2の主面を有する基板と、前記基板の第2の主面に構成されている回路素子と、対向し合う第3及び第4の主面を有し、前記基板の前記第2の主面に積層された保護層とを備える。本発明では、保護層の側面に識別用段差が形成されている。
本発明に係る電子部品のある特定の局面では、前記識別用段差が、前記保護層の側面に、前記第3の主面と第4の主面とを結ぶ方向に延びるように形成された凹部により構成されている。この場合には、レーザーによる切削、ドリルなどの機械的切削、フォトリソグラフィーまたはエッチング等により容易に識別用段差を形成することができる。
本発明に係る電子部品の他の特定の局面では、前記保護層が、複数の保護層を積層した構造を有し、複数の保護層のうち少なくとも1つの保護層の側面に前記識別用段差が形成されている。この場合には、いずれかの保護層に識別用段差を形成することにより電子部品の識別を容易に行なうことができる。また、複数の保護層の側面に識別用段差を形成した場合には、複数の識別用段差の配置を工夫することにより、識別用段差により認識し得る情報量を増大させることができる。
本発明に係る電子部品のさらに他の特定の局面では、前記識別用段差が複数形成されており、少なくとも1つの前記識別用段差と残りの少なくとも1つの前記識別用段差とが異なっている。この場合には、識別用段差により認識し得る情報量を増大させることができる。
本発明に係る電子部品のさらに他の特定の局面では、前記少なくとも1つの識別用段差と前記残りの少なくとも1つの識別用段差との位置が異なっている。
本発明に係る電子部品のさらに他の特定の局面では、前記少なくとも1つの識別用段差と前記残りの少なくとも1つの識別用段差との大きさが異なっている。
本発明に係る電子部品のさらに他の特定の局面では、前記複数の保護層において、少なくとも1つの保護層の色が、残りの少なくとも1つの保護層の色と異なっている。この場合には、電子部品の側面の色の違いによっても電子部品を識別することができる。
本発明に係る電子部品のさらに他の特定の局面では、前記保護層が、前記回路素子構成部分が臨む中空部を有し、前記中空部の周囲において、前記中空部を封止するように前記保護層が前記基板の第2の主面に固着されている。この場合には、中空封止構造を有し、しかも本発明に従って識別を容易に果し得る電子部品を提供することができる。
本発明に係る電子部品のさらに他の特定の局面では、前記中空部の内壁から前記識別用段差までの最短距離が、前記中空部の内壁から前記中空部に露出しない前記保護層の第3または第4の主面までの最短距離よりも長くされている。この場合には、識別用段差の形成部分における保護層の厚みがさほど薄くならない。そのため、密閉性や機械的強度の低下を抑制することができる。
本発明に係る電子部品のさらに別の特定の局面では、前記基板の第1の主面に垂直な方向から見た場合に、前記電子部品の外形が矩形である。平面形状が矩形であるため、側面に識別用段差を容易に形成することができる。また、マザー基板から複数の電子部品を切断して個々の電子部品を得る工程において、識別用段差を容易に形成することができる。
本発明に係る電子部品のさらに別の特定の局面では、前記基板が圧電基板であり、前記回路素子構成部分が、前記圧電基板の前記第2の主面に形成されている電極を有する。この場合には、本発明に従って、識別性に優れた圧電部品を提供することができる。
本発明に係る電子部品のさらに別の特定の局面では、上記電極がIDT電極を有する。この場合には、本発明に従って、識別性に優れ、かつ小型の弾性波装置を提供することができる。
本発明に係る電子部品の製造方法は、対向し合う第1及び第2の主面を有する基板を用意する工程と、前記基板の第2の主面に回路素子を構成する回路素子構成工程と、前記基板の前記第2の主面に、対向し合う第3及び第4の主面を有する保護層を形成する保護層形成工程と、前記保護層の側面に識別用段差を形成する工程とを備える。
本発明に係る電子部品の製造方法のある特定の局面では、前記識別用段差の形成に際し、前記保護層の側面に前記基板の第1の主面に垂直な方向に延びる凹部を形成する。この場合には、垂直方向に延びる凹部であるため、識別用段差をドリルなどの機械切削法、レーザーを用いた切削法、フォトリソグラフィーまたはエッチング等により容易に形成することができる。
本発明に係る電子部品の製造方法のさらに他の特定の局面では、前記保護層として複数の保護層を形成する。このように、保護層が複数形成されていてもよい。この場合、複数の保護層の少なくとも1つの保護層に識別用段差を形成すればよい。
本発明に係る電子部品の製造方法のさらに別の特定の局面では、前記基板を用意するに際し、複数の電子部品が構成されるマザー基板を用意し、前記回路素子を該マザー基板の第2の主面において複数形成し、前記保護層を前記マザー基板の第2の主面において形成した後に、個々の電子部品単位にマザー基板を分割する工程をさらに備える。この場合には、本発明に従って、電子部品の生産性を高めることができる。
本発明に係る電子部品の製造方法のさらに別の特定の局面では、前記マザー基板を分割するに先立ち、前記保護層形成工程において前記電子部品同士が隣り合う分割ラインに沿って、溝または貫通孔を形成し、分割ラインに沿って分割することにより、前記溝または貫通孔に由来する識別用段差を形成する。この場合には、マザー基板を分割し、個々の電子部品を得るための切断工程において識別用段差を同時に形成することができる。
本発明に係る電子部品によれば、保護層の側面に識別用段差が形成されているため、電子部品を該識別用段差によって識別することができる。インクを用いた印刷もしくは印字では、厚みが増加するという問題があり、レーザー切削による識別マークの形成では損傷が生じるという問題があった。これに対して、本発明では、このような厚みの増加が生じ難く、また損傷も生じ難い。加えて、特許文献1の識別ポストを用いる場合には、識別ポストの脱落のおそれがあったのに対し、本発明では、保護層の側面自体に識別用段差が形成されているため、このような識別手段の脱落も生じ難い。加えて、保護層自体の側面に識別用段差を形成するため、製造工程の増加をさほど招くこともなく、また識別用段差の形状についても制約が少ない。
よって、本発明の電子部品及びその製造方法によれば、小型であり、電子部品の識別を容易に行なうことが可能な電子部品を提供することができる。さらに、保護層の側面に識別用段差を形成しているものであるため、識別用段差の形成による電気的特性の変動も生じ難い。
(a)は、本発明の第1の実施形態に係る電子部品の外観を示す斜視図であり、(b)はその正面図である。 (a)は第1の実施形態の電子部品の正面断面図であり、(b)は図2(a)中のA−A線に沿う部分に相当する平面断面図である。 本発明の第2の実施形態に係る電子部品の正面図である。 本発明の第3の実施形態に係る電子部品の正面図である。 (a)〜(c)は第1の実施形態の電子部品の製造工程を説明するための各部分切欠正面断面図である。 本発明の第1の実施形態の電子部品の製造方法において、マザー基板を分割する工程及び分割に際し識別用段差を形成する工程を説明するための模式的平面図である。 従来の電子部品の一例を示す正面断面図である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図1(a)は、本発明の第1の実施形態に係る電子部品の斜視図であり、(b)はその正面図であり、図2(a)は、その正面断面図である。
本実施形態の電子部品1は、弾性表面波装置である。もっとも、本発明において、電子部品は、弾性表面波装置に限定されるものではない。
電子部品1は、基板2を有する。基板2は、圧電セラミックスもしくは圧電単結晶などの圧電性材料または該圧電性材料を含む基板材料からなる。図2(a)に示すように、基板2の上面が第1の主面であり、基板2の上面と対向する下面が第2の主面である。基板2の下面には、回路素子の一部としてIDT電極3が形成されている。図2ではIDT電極3を図示しているが、実際には、基板2の下面には、IDT電極3を含む電極が形成されている。このような基板2の下面の電極は、弾性表面波素子として機能し得る適宜の電極構造とされ得る。
IDT電極3は、Al、Cu、Ag、Pt、W、Au,Moもしくはこれらを主体とする合金により形成し得る。また、IDT電極3は、これらの金属もしくは合金からなる層を含む積層金属膜により形成してもよい。
基板2の下面には、同様の導電性材料からなる接続パッド4,5が形成されている。接続パッド4,5は、図示しない配線を介してIDT電極3に電気的に接続されている。
基板2の下面には、第1の保護層6が積層されている。基板2の下面と接する側の第1の保護層6の主面となる上面が本発明における第3の主面に相当する。第1の保護層6の上面と互いに対向する側の主面を下面とする。第1の保護層6の上面と下面とを結ぶ面を側面とする。第1の保護層6は、絶縁性材料からなる。絶縁性材料としては、アルミナなどの絶縁性セラミックス、SiO2、あるいは合成樹脂などを用いることができる。第1の保護層6は、一般的に低い比誘電率の絶縁性材料からなることが好ましい。それによって、第1の保護層6による浮遊容量を小さくできる。第1の保護層6の比誘電率が基板材料の比誘電率より低いことが好ましく、さらに比誘電率が4.0未満の材料、例えばプラズマCVDなどで形成したSiOまたは合成樹脂などがより好ましい。その場合には、第1の保護層6の比誘電率に起因して発生する浮遊容量を相対的に小さくすることができる。第1の保護層6は、感光性エポキシ樹脂などの感光性樹脂からなることがさらに好ましい。その場合には、フォトリソグラフィーにより第1の保護層6を所望の形状にパターニングできるため、電子部品の生産性を高くできる。
第1の保護層6は、平面形状が矩形枠状の形状を有する。この矩形枠状の中央部にある開口部内に、IDT電極3を含む電極構造が配置されている。言い換えれば、上記電極構造を取り囲むように第1の保護層6が形成されている。第1の保護層6の上面と下面とを結ぶ4つの面であって、電子部品1の外部空間に露出する面が第1の保護層6の側面である。
第1の保護層6の形成により、基板2の下面には、IDT電極3が臨む中空部7が形成されている。この中空部7を封止するように、第2の保護層8が形成されている。すなわち、第1の保護層6の下面に第2の保護層8が積層されている。第2の保護層8は、蓋材層として機能するものである。第1の保護層6と接しない側の第2の保護層8の主面、すなわち下面が本発明における第4の主面に相当する。
第2の保護層8は、アルミナなどの絶縁性セラミックスあるいは、金属もしくは合成樹脂などの適宜の材料により形成することができる。もっとも、第2の保護層8を金属により構成する場合には、次に述べるビアホール電極10,11との電気的絶縁を図る必要がある。
第1の保護層6及び第2の保護層8を貫通するように、第1,第2のビアホール電極10,11が形成されている。ビアホール電極10,11の上端は、それぞれ、接続パッド4,5に接続されている。ビアホール電極10,11の下端は、第2の保護層8の下面に露出している。ビアホール電極10,11は、適宜の導電性材料からなる。
上記第2の保護層8の下面には、アンダーバンプメタル層12,13が形成されている。アンダーバンプメタル層12,13は、適宜の金属材料からなる。このアンダーバンプメタル層12,13の上面は、第1,第2のビアホール電極10,11にそれぞれ電気的に接続されている。
アンダーバンプメタル層12,13上に、バンプ14,15が形成されている。なおアンダーバンプメタル層12,13は目的に応じて省略することもでき、ビアホール電極10,11に直接バンプ14,15が形成されてもよい。
ところで、電子部品1では、基板2の主面に向かって垂直にみたとき、基板2が矩形の平面形状を有している。そして、第1,第2の保護層6,8もまた、同一の矩形の平面形状を有している。すなわち、電子部品1は、ウエハーサイズチップサイズパッケージ構造を有する電子部品である。また、上記バンプ14,15を用いて、電子部品1は、実装基板等に搭載することが可能とされている。
本実施形態の電子部品1の特徴は、図1(a)及び(b)に示すように、第1,第2の保護層6,8において、識別用段差を形成するための凹部16〜19が形成されていることにある。この凹部16〜19は、第1,第2の保護層6,8自体に設けられている。従って、凹部16〜19が形成されているが、第1,第2の保護層6,8の厚みは増加しない。すなわち、凹部16〜19の形成により、電子部品1の外形寸法は増大しない。また、上面からレーザーを照射して切削するものでもないため、基板2や第2の保護層8に損傷が生じるおそれもない。さらに凹部が保護層に形成されるため、前述の従来技術における問題点、すなわち識別ポストの脱落も生じない。
ここで、識別用段差を形成する凹部16〜19と回路素子とが、基板2の第2の主面に垂直な方向から見たときに重ならないように、異なる位置に配置されていることが好ましい。具体的には、第2の主面に垂直な方向から見たときに、回路素子であるIDT電極3が第2の主面の中央部に配置され、凹部16〜19が、第2の主面の周縁部に配置されることが好ましい。それによって、凹部16〜19を形成する場合に、IDT電極3を含む電極構造に与える損傷を小さくできる。詳細には、電子部品1の小型化により保護層8の厚みがより薄くなる場合、レーザー切削またはドリル切削などの加工時の熱によって保護層8が加熱される。そのため、IDT電極3に損傷を与えることがある。このような場合、第2の主面に垂直な方向から見たときに、回路素子と識別用段差とが、異なる位置に所定の距離を隔てて配置されていればよい。それによって、識別用段差形成時の上記加工熱による回路素子の損傷を小さくすることができる。
電子部品1では、上記凹部16〜19の有無または相対位置などを識別することにより、電子部品1の方向、または電子部品1の製品情報を認識することができる。具体的には、電子部品1の側面をカメラで撮影し画像情報を得る。この画像情報から、凹部16〜19の存在によって生じる陰影等により発生する彩度または明度等の色の違いによって凹部16〜19の相対位置と大きさを数値化すればよい。それによって、例えば2次元バーコードのような形態の数値情報を得る。この数値情報と、予め製品情報または方向に応じて設定した凹部16〜19の相対位置を記憶した記憶装置の数値情報テーブルとを演算装置で比較する。比較により得た出力結果を利用することにより、電子部品1の方向または電子部品1の製品情報を認識できる。別法として、肉眼で電子部品1の側面の凹部16〜19の有無または側面における相対位置の違いなどを観察することにより、電子部品1の方向や製品情報を認識してもよい。
特に、本実施形態では、第1の保護層6の側面に設けられている凹部16と、第2の保護層8の側面に設けられている凹部18が、平面視した場合、同一とされている。すなわち、第1の保護層6の側面に設けられた凹部16と、第2の保護層8の側面に設けられた凹部18とが同じ横断面形状を有し、かつ上下方向に連なっている。なお、横断面形状とは、凹部16,18が延びる上下方向に垂直な方向の断面をいうものとする。
他方、凹部17と、凹部19とは、電子部品1の第1の保護層6の上面と複数の側面とで形成される辺に沿う周回方向において異なる位置に配置されている。この場合、凹部17,19は、周回方向において異なる位置に配置されていればよく、同一側面上において異なる位置に配置されていてもよく、異なる側面に配置されていてもよい。上述のように、これらの凹部16〜19の位置を異ならせることにより、凹部16〜19により様々な情報を識別することができる。よって、好ましくは、本実施形態のように、複数の保護層6,8に複数の凹部16〜19を設けることが望ましい。その場合には、複数の凹部16〜19の配置を複数の保護層で互いに異ならせることにより、より多くの情報を識別することができる。例えば、凹部16〜19の位置と大きさとに応じた各保護層における配置情報を用いて、より多くの情報を表現し、かつ識別することができる。この場合、複数の保護層における上記配置情報を組み合わせ、例えば3次元バーコードのような形態の数値情報としてもよい。このとき複数の保護層6,8は互いに独立した部材で上下方向に積層されていることが好ましい。それによって、図1に示すように、複数の凹部16〜19の位置または大きさを各保護層で互いに容易に異ならせることができる。また、保護層の色相、色彩、明度を変えることで、色の違いにより保護層を容易に識別がすることができ、識別のための情報量を増やすことができる。
図2(b)は、図2(a)のA−A線に沿う断面図である。ここでは、IDT電極3が設けられている領域を略図的に3Aで示すこととする。図示のように、第1の保護層6は矩形枠状の形状を有している。
凹部16〜19は、第1,第2の保護層6,8の側面を貫かない厚みとされている。それによって、機械的強度の低下を抑制でき、かつ内部の封止を保つことができる。
好ましくは、中空部7において、凹部17に最も近接している内壁と該凹部17との間の距離をLとする。このとき、距離Lが中空部7からすなわち第1の主面までの最小距離以上であることが望ましい。この場合には、凹部17が設けられている部分における距離Lを十分に厚くすることができる。従って、第1の保護層6の機械的強度の低下が生じ難く、かつ凹部17によって中空部7の密閉性が損なわれ難い。
なお、上記距離Lは、複数の凹部16〜19を設けた構造においては、中空部7を封止する保護層において、各凹部と中空部との間の距離のうちの最短距離であることが望ましい。すなわち、複数の凹部16〜19を有する構造では、複数の凹部のうち中空部の内壁との間の距離が最も短い距離をLとしたとき、該距離Lが、中空部7から第2の保護層8の下面までの間の距離T以上であることが望ましい。
また、本実施形態では、ウエハーレベルチップサイズパッケージ構造を有し、基板2の形状が矩形であるため、上記凹部16〜19は、後述する製造方法から明らかなように、ダイシング工程において容易に形成することができる。もっとも凹部16〜19の形成方法は、このような切削法に限定されず、レーザーの照射等により形成することも可能である。また、第1,第2の保護層6,8の形成に際し、第1,第2の保護層6,8が凹部16〜19を有するように形成してもよい。すなわち、第1,第2の保護層6,8を形成した後に切削加工等を施さずに凹部16〜19を設けてもよい。
図3は、本発明の第2の実施形態に係る電子部品21を示す正面図である。電子部品21では、第1の保護層6に、凹部22,23が設けられている。第2の保護層8に凹部は設けられていない。その他の構成は、第1の実施形態と同様である。電子部品21のように、本発明では、識別用段差を形成する凹部22,23は複数の保護層6,8のうち1つの保護層6のみに設けられてもよい。
図4は、本発明の第3の実施形態に係る電子部品の正面図である。本実施形態の電子部品31では、基板32の第2の主面としての下面に図示しない回路素子構成部分が設けられている。この回路素子構成部分を被覆するように保護層33が設けられている。保護層33の下面には、接続パッド34,35が設けられている。接続パッド34,35は、外部と電気的に接続するための部分である。接続パッド34,35は、上記回路素子構成部分に電気的接続されている。
保護層33の側面には、凹部36,37が設けられている。凹部36,37が、上記識別用段差に相当する。
第3の実施形態のように、本発明の電子部品は、中空部を有しないチップサイズパッケージ構造の電子部品であってもよい。
また、第1の実施形態では、上記のように、IDT電極3を有する弾性表面波装置の構成が示されていた。ただし、本発明は、このような弾性表面波装置に限らず、弾性境界波装置などの他の弾性波装置であってもよい。あるいは弾性波を利用したものに限らず、半導体装置などの様々な電子部品に本発明を適用することができる。
次に、図5(a)〜(c)及び図6を参照して、上記実施形態の電子部品1の製造方法の一例を説明する。
図5(a)に示すように、マザー基板2Aを用意する。図5(a)〜(c)では、マザー基板2A上において、1個の電子部品1が構成される部分を示すこととする。図5(a)及び(c)における一点鎖線B,Bは、最終的にマザー基板2Aを分割する分割ラインを示す。この分割ラインB,Bに沿って分割することにより、個々の電子部品1を得る。
図5(a)に示すように、マザー基板2A上に、IDT電極3を含む電極構造及び接続パッド4,5を形成する。それによって、IDT電極3を含む回路素子が構成される。
次に、図5(b)に示すように、マザー基板2A上に、第1の保護層6を形成する。この第1の保護層6の形成に際しては、マザー基板2Aの上面の全面に感光性樹脂層を塗布する。しかる後、フォトリソグラフィー法によりパターニングし、図5(b)に示す第1の保護層6を形成する。このパターニングに際しては、図2(a)に示した中空部7及びビアホール電極10,11が形成されている部分、及び凹部形成部分が貫通孔6a〜6eとなるようにパターニングを行なう。もっとも、ビアホール電極形成部分は、第1の保護層6を形成した後にレーザーの照射等により形成してもよい。
次に、図5(c)に示すように、第1の保護層6上に、第2の保護層8を形成する。第2の保護層8の形成についても、感光性樹脂層を形成した後パターニングすることにより行なう。このパターニングに際してもフォトリソグラフィー法を用いることができる。すなわち、上記ビアホール電極10,11形成部分と、凹部形成部分が貫通孔6b〜6eとなるようにパターニングを行なう。
しかる後、図5(c)に形成されている貫通孔6b,6cに、ビアホール電極10,11を形成するための導電性材料を充填する。さらに、周知の方法に従って、図2(a)に示したアンダーバンプメタル層12,13及びバンプ14,15を形成すればよい。
また、前述の先行技術では、識別ポストの脱落防止のために識別ポストの切断面形状を台形形状に設計してクサビ状に固定する、あるいは識別ポストと封止樹脂層との接合強度を高くすることが必要であった。これに対して、本発明ではこれらの煩雑な工程や設計を必要としない。加えて、本発明では、分割ラインに沿ってマザー基板を切断した後に識別用段差が形成できる。よって、本発明によれば、従来技術に比べて識別用段差の形状の設計自由度を高くできる。
具体的には前述の先行技術では、製品情報を識別する場合、上記クサビ効果がある台形形状の切断面形状を持つ識別ポストでは測定位置によって台形の斜辺間の距離が変化する。
これに対して、本発明では、先行技術のように識別ポストの脱落対策が必要なく、識別用段差を長方形形状に形成できるため、識別用段差の対向し合う辺間の距離を一定にすることができ、上記斜辺間の距離の変化といった問題も生じない。このため、本発明では、識別用段差により製品情報を確実に得ることができ、しかも製品の外形のばらつきも生じ難い。
最後に、分割ラインBに沿ってマザー基板2Aを切断する。この切断はダイシング等の適宜の方法により行ない得る。図6に模式的平面図で示すように、分割ラインB,Bに沿って切断すると、電子部品1を得るとともに、分割ラインBに跨がっている貫通孔6f,6g等も分割されることとなる。この貫通孔6d,6e、6f、6gが分割されて、図1に示した凹部16,17が形成されることとなる。
従って、製造工程を増加させることなく、前述した凹部16〜19を形成することができる。
また、上記実施形態では、凹部16〜19により識別用段差が形成されていたが、このような横断面形状が矩形の凹部に限らず、識別用段差の形状は様々に変形することができる。例えば、図6中に二点鎖線で示す凹部Eのように横断面が半円状の凹部を形成してもよい。もっとも、本発明において、上記識別用段差を形成する凹部は、保護層を上下方向において貫いていることが望ましい。
また、識別用段差としての凹部は、ダイシング工程において形成されてもよい。すなわち、分割ラインBに沿ってダイシングするに先立ち、貫通孔をドリルやレーザーによる切削等により形成し、しかる後分割ラインBに沿って切断してもよい。その場合にも、凹部が保護層を上下方向に貫くように形成されている場合、凹部を容易に形成することができる。
なお、本発明では、電子部品1の内部から第1の主面を垂直に貫く向きを上向き、上向きに反対の向きを下向ききと定義する。よって図2(a)に示す第2の保護層8では、中空部7側が上面である。
1…電子部品
2…基板
2A…マザー基板
3…IDT電極
4,5…接続パッド
6…第1の保護層
6a〜6g…貫通孔
7…中空部
8…第2の保護層
10,11…ビアホール電極
12,13…アンダーバンプメタル層
14,15…バンプ
16〜19…凹部
21…電子部品
22,23…凹部
31…電子部品
32…基板
33…保護層
34,35…接続パッド
36,37…凹部

Claims (18)

  1. 対向し合う第1及び第2の主面を有する基板と、
    前記基板の第2の主面に構成されている回路素子と、
    対向し合う第3及び第4の主面を有し、前記基板の前記第2の主面に積層された保護層とを備え、
    前記保護層の側面に識別用段差が形成されている、電子部品。
  2. 前記識別用段差が、前記保護層の側面に、前記第3の主面と第4の主面とを結ぶ方向に延びるように形成された凹部により構成されている、請求項1に記載の電子部品。
  3. 前記保護層が、複数の保護層を積層した構造を有し、複数の保護層のうち少なくとも1つの保護層の側面に前記識別用段差が形成されている、請求項1または2に記載の電子部品。
  4. 前記識別用段差が複数形成されており、少なくとも1つの前記識別用段差と残りの少なくとも1つの前記識別用段差とが異なっている、請求項1〜3のいずれか一項に記載の電子部品。
  5. 前記少なくとも1つの識別用段差と前記残りの少なくとも1つの識別用段差との位置が異なっている、請求項4に記載の電子部品。
  6. 前記少なくとも1つの識別用段差と前記残りの少なくとも1つの識別用段差との大きさが異なっている、請求項4または5に記載の電子部品。
  7. 前記複数の保護層において、少なくとも1つの保護層の色が、残りの少なくとも1つの保護層の色と異なっている、請求項4〜6のいずれか一項に記載の電子部品。
  8. 前記保護層が、前記回路素子が構成されている部分が臨む中空部を有し、前記中空部の周囲において、前記中空部を封止するように前記保護層が前記基板の第2の主面に固着されている、請求項1〜7のいずれか一項に記載の電子部品。
  9. 前記中空部の内壁から前記識別用段差までの最短距離が、前記中空部の内壁から前記中空部に露出しない前記保護層の第3または第4の主面までの最短距離よりも長くされている、請求項8に記載の電子部品。
  10. 前記基板の第1の主面に垂直な方向から見た場合に、前記電子部品の外形が矩形である、請求項1〜9のいずれか一項に記載の電子部品。
  11. 前記基板が圧電基板であり、前記回路素子が構成されている部分が、前記圧電基板の前記第2の主面に形成されている電極を有する、請求項1〜10のいずれか一項に記載の電子部品。
  12. 前記電極がIDT電極を有する、請求項11に記載の電子部品。
  13. 対向し合う第1及び第2の主面を有する基板を用意する工程と、
    前記基板の第2の主面に回路素子を構成する回路素子構成工程と、
    前記基板の前記第2の主面に、対向し合う第3及び第4の主面を有する保護層を形成する保護層形成工程と、
    前記保護層の側面に識別用段差を形成する工程とを備える、電子部品の製造方法。
  14. 前記識別用段差として、前記保護層の側面に前記基板の第1の主面に垂直な方向に延びる凹部を形成する、請求項13に記載の電子部品の製造方法。
  15. 前記保護層として複数の保護層を形成する、請求項13または14に記載の電子部品の製造方法。
  16. 前記複数の保護層のうち少なくとも1つの保護層に前記識別用段差を形成する、請求項15に記載の電子部品の製造方法。
  17. 前記基板を用意するに際し、複数の電子部品が構成されるマザー基板を用意し、前記回路素子を該マザー基板の第2の主面において複数形成し、前記保護層を前記マザー基板の第2の主面において形成した後に、個々の電子部品単位にマザー基板を分割する工程をさらに備える、請求項13〜16のいずれか一項に記載の電子部品の製造方法。
  18. 前記マザー基板を分割するに先立ち、前記保護層形成工程において前記電子部品同士が隣り合う分割ラインに沿って、溝または貫通孔を形成し、分割ラインに沿って分割することにより、前記溝または貫通孔に由来する識別用段差を形成する、請求項17に記載の電子部品の製造方法。
JP2011193050A 2011-09-05 2011-09-05 電子部品及びその製造方法 Pending JP2013055244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011193050A JP2013055244A (ja) 2011-09-05 2011-09-05 電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011193050A JP2013055244A (ja) 2011-09-05 2011-09-05 電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013055244A true JP2013055244A (ja) 2013-03-21

Family

ID=48131960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011193050A Pending JP2013055244A (ja) 2011-09-05 2011-09-05 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013055244A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114726333A (zh) * 2022-03-29 2022-07-08 锐石创芯(重庆)科技有限公司 声表面波器件、封装模组及声表面波器件的制作方法
CN117225676A (zh) * 2023-11-14 2023-12-15 南京声息芯影科技有限公司 一种超声换能器阵列与cmos电路的集成结构及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110041A (ja) * 2001-09-27 2003-04-11 Kyocera Corp 電子部品収納用パッケージ
JP2005347399A (ja) * 2004-06-01 2005-12-15 Fuji Photo Film Co Ltd 固体撮像装置
WO2009104438A1 (ja) * 2008-02-18 2009-08-27 株式会社 村田製作所 弾性波装置及びその製造方法
JP2010153763A (ja) * 2008-08-27 2010-07-08 Kyocera Corp 撮像素子収納用パッケージおよび撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110041A (ja) * 2001-09-27 2003-04-11 Kyocera Corp 電子部品収納用パッケージ
JP2005347399A (ja) * 2004-06-01 2005-12-15 Fuji Photo Film Co Ltd 固体撮像装置
WO2009104438A1 (ja) * 2008-02-18 2009-08-27 株式会社 村田製作所 弾性波装置及びその製造方法
JP2010153763A (ja) * 2008-08-27 2010-07-08 Kyocera Corp 撮像素子収納用パッケージおよび撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114726333A (zh) * 2022-03-29 2022-07-08 锐石创芯(重庆)科技有限公司 声表面波器件、封装模组及声表面波器件的制作方法
CN117225676A (zh) * 2023-11-14 2023-12-15 南京声息芯影科技有限公司 一种超声换能器阵列与cmos电路的集成结构及制造方法

Similar Documents

Publication Publication Date Title
JP6110889B2 (ja) チップパッケージおよびその製造方法
TWI532139B (zh) 晶片封裝體及其形成方法
TWI459485B (zh) 晶片封裝體的形成方法
TWI441289B (zh) 晶片封裝體
JP2005167191A (ja) ファンアウト型ウェハレベルパッケージ構造及びその製造方法
JPWO2008018524A1 (ja) 半導体装置及びその製造方法
JP2006245226A (ja) 半導体装置及びその製造方法
TW201405723A (zh) 引線框、半導體封裝以及該等裝置之製造方法
US9842794B2 (en) Semiconductor package with integrated heatsink
JPWO2009090895A1 (ja) 圧電デバイス
TWI640046B (zh) 晶片封裝體及其製作方法
JP2006247833A (ja) Mems素子パッケージ及びその製造方法
JP5585737B2 (ja) 電子部品、集合基板及び電子部品の製造方法
JP2013055244A (ja) 電子部品及びその製造方法
JP2010109274A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP5620698B2 (ja) 半導体構成体及び半導体構成体の製造方法
JP5606243B2 (ja) 半導体装置の製造方法
JP2010021194A (ja) 積層型半導体装置、及び積層型半導体装置の製造方法
JP2009081624A (ja) 半導体センサ装置
JP2018029140A (ja) 基板およびその製造方法並びにモジュール
JP5546363B2 (ja) 半導体装置および半導体装置の製造方法
KR101079429B1 (ko) 디바이스 패키지 기판 및 그 제조 방법
JP7125002B2 (ja) 電子部品パッケージの製造方法
JP5606569B2 (ja) 半導体装置及び積層型半導体装置
JP2011210808A (ja) 半導体構成体及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150707