JP4768188B2 - チップ実装方法および装置 - Google Patents

チップ実装方法および装置 Download PDF

Info

Publication number
JP4768188B2
JP4768188B2 JP2001552439A JP2001552439A JP4768188B2 JP 4768188 B2 JP4768188 B2 JP 4768188B2 JP 2001552439 A JP2001552439 A JP 2001552439A JP 2001552439 A JP2001552439 A JP 2001552439A JP 4768188 B2 JP4768188 B2 JP 4768188B2
Authority
JP
Japan
Prior art keywords
chip
bump
substrate
adhesive
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001552439A
Other languages
English (en)
Inventor
朗 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2001552439A priority Critical patent/JP4768188B2/ja
Application granted granted Critical
Publication of JP4768188B2 publication Critical patent/JP4768188B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、チップ実装方法および装置に関し、とくに、チップを基板に実装するに際し、基板等の寸法のばらつきに適切に対処できるとともに、実装時間を大幅に短縮できるようにしたチップ実装方法および装置に関する。
【０００２】
【従来の技術】
チップ実装に関しては、従来から多数の提案がなされている。たとえば図９に示すように、バンプ１０２を形成したチップ１０１をボンディングツールのヘッド１０３に吸着等により保持し、ボンディングステージ１０４に保持された基板１０５（回路基板や液晶基板等）に近づけて、チップ１０１のバンプ１０２を基板１０５の電極１０６に圧着し、ボンディングツールのヘッド１０３に埋設されたヒータ（図示略）により加熱してバンプ１０２と電極１０６を接合する方法が知られている。このチップ実装においては、チップ１０１と基板１０５との間に、接着剤１０７（たとえば、アンダーフィル剤、導電性ペーストや導電性フィルム、絶縁性ペーストや絶縁性フィルム、さらにはハンダバンプ等に対するフラックス等）を介在させたり、注入したりする方法も知られている。
【０００３】
一方、バンプ１０２と基板１０５の電極１０６との圧着および接着剤１０７による接着によってチップ１０１と基板１０５とを仮接合し、しかる後にバンプ１０２を加熱溶融させ、また接着剤を本硬化させて本接合を行う、２段階に分けた実装方法も知られている。これは、本接合に要する時間が仮接合に要する時間よりも相当長いので、たとえば仮接合装置１台に対し本接合をマルチヘッドで行うことにより、チップボンディング工程全体としてのタクトタイムを短縮するために実施される方法である。
【０００４】
しかしながら、上記のような従来方法には以下のような問題が残されている。
【０００５】
まず、図９に示すように、基板１０５には、その厚みｔのばらつきや反り等に起因する寸法のばらつきにより、ステージ１０４に保持された基板１０５の電極１０６の位置に、とくに高さ方向のばらつきが生じる。また、ステージ１０４にうねりがあると、同様に、ステージ１０４に保持された基板１０５の電極１０６の高さ方向位置にばらつきが生じる。一方、チップ１０１側については、バンプ１０２を圧着させるためにヘッド１０３を下降させるが、基板１０５側に上記のような寸法のばらつきがあると、実質的にヘッド１０３を精度良く高さ制御することは困難となる。また、バンプ１０２と基板１０５との接地検知をとり極力ヘッド１０３の高さ制御位置の精度を上げようとすると、ヘッド１０３の下降速度を低下せざるを得ず、このチップ接合工程の時間短縮が難しくなる。さらに、ヘッド１０３の下降速度を上げると、バンプ１０２が電極１０６に当接した際に衝撃が生じ、チップ１０１側、基板１０５側双方に変形や損傷等の不都合を生じるおそれがある。また、接地圧力でコントロールしようとすると、高速では衝撃によりチップがつぶれてしまうため、速度を落とさざるを得ない。このような状況から、実際には、ヘッド１０３を高さ制御することが難しく、ヘッド１０３の下降速度の増大、ひいてはこの工程の時間短縮が難しい。
【０００６】
また、前述の如く、仮接合工程と本接合工程とを分ける場合には、本接合工程をマルチヘッド仕様の装置とすることによりチップボンディング工程全体のタクトタイムの短縮をはかることが可能である。しかしながら、上述の如き理由から、実際には仮接合工程の時間を大幅に短縮することが困難であったため、たとえこのような分離された工程として構成しても、全体のタクトタイムの短縮効果には限界があった。
【０００７】
【発明が解決しようとする課題】
そこで、本発明の第１の目的は、基板側の寸法のばらつきを自然にかつ適切に吸収できるようにして、チップを保持するヘッドの高さを迅速に制御できるようにすることにより、チップと基板との接合時間を大幅に短縮することにある。
【０００８】
また、本発明の第２の目的は、チップボンディング工程を仮接合工程と本接合工程とに分ける場合に、仮接合工程の時間を大幅に短縮して、工程を分離した効果を高め、チップボンディング工程全体のタクトタイムを現実に大幅に短縮することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るチップ実装方法は、チップおよび基板の少なくとも一方に弾性又は塑性変形可能なバンプを形成し、他方に電極を形成し、基板に予め接着剤を付与し、チップを基板に近づけて前記バンプを電極に圧着させるとともに、前記接着剤をチップと基板との間に展延させ、バンプの電極への圧着時に、チップを保持しているヘッドの高さを制御し、バンプと電極との間の圧着状態のばらつきをバンプの弾性又は塑性変形によって吸収させるチップ実装方法であって、基板を保持するステージのうねりを予め記憶し、チップの実装位置毎に、前記ヘッドの高さを制御することを特徴とする方法からなる。つまり、実質的にヘッドの高さの制御のみで、チップを所望の形態にて基板上に高速でマウントしていくことを可能にするのである。
【００１０】
本発明においては、弾性又は塑性変形可能なバンプは、チップおよび基板の少なくとも一方に形成される。すなわち、（Ａ）この弾性又は塑性変形可能なバンプがチップに形成され、基板に電極が形成される場合と、（Ｂ）弾性又は塑性変形可能なバンプが基板に形成され、チップに電極が形成される場合と、（Ｃ）チップと基板の両方に弾性又は塑性変形可能なバンプが形成される場合がある。したがって、とくに（Ｃ）の場合には、本発明における「電極」とは、弾性又は塑性変形可能なバンプを含む技術概念を意味する。
【００１１】
本発明において、基板に予め接着剤を付与する方法としては、基板上にディスペンス、印刷、転写等により接着剤を塗布する方法、基板上に接着フィルムを貼り付ける方法のいずれの方法も採用できる。予め付与された接着剤は、チップを基板に近づける際、チップと基板との間で展延され、とくに、バンプを電極に接触させた後、該バンプと電極の周囲に展延される。先にバンプと電極を接触させることにより、両者間のより確実な接合が達成される。この状態とするためには、接着剤を、予め基板上に部分的に塗布しておく（接着フィルムの場合には部分的に貼り付けておく）ことが好ましく、とくに、基板の電極間に各電極を覆わないように塗布、あるいは貼りつけておくことが好ましい。
【００１２】
ただし、接着剤や接着フィルムを、予め基板全面に塗布又は貼りつけておくこともできる。この場合には、先にバンプと電極を接触させることはできないが、たとえばバンプ形状を凸型とすることにより、バンプを弾性又は塑性変形させる程度の圧力でもって電極に圧着させることによって、電極上に存在していた接着剤や接着フィルムはバンプ周囲に押しやられ、実質的にバンプと電極とを密着させることが可能になる。
【００１３】
また、上記圧着後に、チップをさらに基板側に押し込んで接着剤をチップの側部まで押し拡げれば、基板に対するチップの接合強度、保持強度が向上される。とくに、押し拡げられた接着剤によりチップの側部にフィレットが形成されるまでチップを押し込めば、チップと基板の間に介在する接着剤に加え、形成されたフィレットによって接合されるので、チップの接合強度、保持強度が一層向上される。また、フィレット形成により、バンプと電極との接合部は周囲環境に対しより確実にシールされるから、電気絶縁性等の向上も可能となる。
【００１４】
上記のような弾性又は塑性変形なバンプとしては、導電性ペースト等により形成されたハンダバンプやポリマーバンプが好適である。ハンダバンプにおいては、所定レベル以上に加熱されていれば、軟化や溶融により弾性又は塑性変形可能な状態になるから、このようなバンプも適切な条件の採用により使用可能となる。本発明で言うハンダバンプとは、鉛、錫からなるハンダを用いたバンプは勿論のこと、それら以外の金属からなるハンダを用いたバンプも含み、金属の溶融接合が可能なもの全てを含む。また、本発明で言うポリマーバンプとは、銀フレーク状の導電体が接触保持され、隙間をポリマー（樹脂）で埋めることにより、弾性変形しながら常に電気的導電体を維持できるバンプである。このようなポリマーバンプは、たとえば、メタルマスクを版材として用い、導電性ペースト等をスクリーン印刷することにより形成できる。さらに本発明のバンプには、導電プラスチックのような樹脂も使用可能である。
【００１５】
とくに本発明においては、弾性変形可能なバンプを用いることが好ましい。このようなバンプを用いることにより、バンプの電極への圧着時に、バンプの弾性変形により、バンプと電極との間の圧着状態のばらつきを吸収させるとともに、圧着されたバンプと電極との間に接着剤が入り込まないように接着剤をバンプと電極の周囲に展延させることができる。また、バンプを電極に圧着している間には、バンプの弾性力により、バンプと電極との間に接着剤が入り込まないようにバンプと電極の適正な圧着状態を保つことができる。とくに、チップと基板間の距離に変動が生じた場合にも（たとえば、後述の仮接合工程と本接合工程との間にチップが若干持ち上げられるような事態が生じた場合にも）、その変動を吸収させることができ、バンプと電極との間に接着剤が入り込まないように適正な圧着状態を保つことができる。
【００１６】
また、本発明においては、基板を保持するステージのうねりを予め記憶し、チップの実装位置毎に、前記ヘッドの高さを制御する。このようにすれば、ステージに若干のうねりが存在する場合にも、チップの実装位置毎にヘッドの高さが精度良く制御され、各バンプは上述のような優れた機能を確実に発揮できるようになる。
【００１７】
本発明に係るチップ実装方法においては、上記のようにバンプと電極との圧着およびチップと基板との間に展延された接着剤による接着によりチップと基板を仮接合し、しかる後にバンプと電極との本接合を行うように、仮接合工程と本接合工程とに分けることができる。このとき、上記接着剤として、硬化時に収縮する特性を有する接着剤を使用し、上記バンプと電極の圧着および接着剤の展延を仮接合工程とし、本接合工程において、加熱炉または／および紫外線照射炉を使用して接着剤を硬化させることができる。硬化時収縮性の接着剤を使用することにより、仮接合工程と本接合工程との間にチップが若干持ち上げられたとしても、接着剤の収縮によりチップの位置を元の位置に戻すことができ、その状態でリフロー炉において本接合できる。また、接着剤の硬化時に収縮力が作用し、その収縮力はヘッドでチップを基板側に押さえつける方向と同じ方向に働くから、ある程度硬化が進んだ段階でヘッドによるチップの加圧力を解除できるようになり、加圧力を加え続ける場合に比べ、タクトタイムの短縮、生産性の向上が可能になる。
【００１８】
本発明に係るチップ実装装置は、弾性又は塑性変形可能なバンプまたは電極を形成したチップを保持し、少なくとも高さ制御可能なヘッドと、電極または弾性又は塑性変形可能なバンプが形成され、予め接着剤が付与された基板を保持するステージとを有し、前記チップが前記基板に圧着された際予め定められた一定圧以上の反力が生じた場合に前記ヘッドを反圧着方向に（上方に）逃がす機構を備えているチップ実装装置であって、基板を保持するステージのうねりを予め記憶し、チップの実装位置毎に、前記ヘッドの高さを制御する高さ制御装置を有することを特徴とするものからなる。基板のセッティングミスや一定以上の厚みばらつきがあった場合にも、バンプが電極に圧着される際には、反力がチップを保持しているヘッドに加わり、下降してきたヘッドには上方への力が加わるが、一定圧以上の反力が加わった際ヘッドは上方に逃がされ、適切な圧着力を確保できるとともに、基板やチップ、ヘッドそのものの破壊を防ぐことができる。
【００１９】
このチップ実装装置は、上記ヘッドを備えたチップと基板との仮接合装置部と、加熱または／および紫外線照射による接合手段を備えた本接合装置部とを組み合わせた装置として構成できる。この場合、本接合装置部が、仮接合装置部におけるヘッドよりも多数の加熱または／および紫外線照射による接合手段を有していることが好ましい。
【００２０】
上記のような本発明に係るチップ実装方法および装置においては、ヘッドを下降させバンプを電極に当接させる際に、ヘッドの高さが適切に制御され、バンプが適切な量だけ弾性又は塑性変形される。したがって、ヘッドを高速で下降させバンプを比較的高速で電極に当接させても、バンプが自然にかつ適切に弾性又は塑性変形するので、衝撃は発生せず、しかも、基板側に寸法のばらつきがあってもバンプの弾性又は塑性変形によって吸収される。すなわち、所定の圧着状態が迅速に達成され、そのための制御としては、実際的にチップを保持しているヘッドの高さの制御のみで済むことになる。したがって、所定の圧着状態を達成するために要する時間を大幅に短縮することができ、生産性を大幅に高めることができる。
【００２１】
このようにバンプと電極との所定の圧着に要する時間が大幅に短縮される結果、この圧着までを仮接合工程とし、しかる後に本接合を行うようにボンディング工程を分離した場合、たとえ本接合に比較的長時間を要するとしても、上記の如く仮接合工程の大幅な時間短縮効果を奏しつつ本接合工程をマルチヘッドで行うことにより、チップボンディング工程全体として所定量処理に要する時間の大幅な短縮が可能になる。その結果、チップボンディング工程全体のタクトタイムを現実に大幅に短縮することが可能になり、生産性を著しく高めることができる。
【００２２】
【発明の実施の形態】
以下に、本発明の望ましい実施の形態を、図面を参照しながら説明する。
【００２３】
図１は、本発明の一実施態様に係るチップ実装装置を示しており、チップ側に弾性又は塑性変形可能なバンプを形成し、基板側に電極を形成した場合を示している。図２は、該装置を用いて本発明に係るチップ実装方法を実施する際の、チップ実装直前の状態を示している。図１において、チップ実装装置１は、チップ２（たとえば、ＩＣチップ）を吸着等により保持するボンディングツール３のヘッド部４を有している。ボンディングツール３は、本実施態様では、上下方向に昇降制御される、概略の高さを制御する高さ制御装置５と、エアシリンダー機構またはばね機構からなり、一定以上の圧力を逃がす機構６とからなり、高さ方向に位置制御される。
【００２４】
高さ制御装置５は、装置フレーム７に装着したサーボモータ８でボールねじ軸９を回転させ、これに螺合したボールねじスライダー１０を、装置フレーム７に装着したレール１１で案内して昇降させる。一定以上の圧力を逃がす機構６は、ブラケット１２を介して高さ制御装置５のボールねじスライダー１０に連結されている。この圧力逃がし機構６は、エアシリンダーチューブ１３と、それに内挿されたピストン１４とを有するエアシリンダー機構に構成され、上下直線軸受２１により回転方向に規制されつつ上下直線方向にのみガイドされたピストン１４の下端側にボンディングツール３およびそのヘッド４が連結されている。エアシリンダーチューブ１３には、加圧ポート１５が開口されており、ポート１５に供給される加圧エアーによりヘッド４を下方に向けて押圧しているが、ヘッド４に一定以上の不良な圧力（反力）がかかった場合にはヘッド４を上方へ逃がすことができるようになっている。
【００２５】
高さ制御装置５により制御される上下方向の位置は、たとえばサーボモータ８に付設されたエンコーダ１７によって検出され、不良な一定以上の圧力がかかったことを検知するためセンサー１８が、たとえばエアシリンダーチューブ１３の頂部に設けられている。
【００２６】
チップ２の下方には、ボンディングステージ１９上の所定位置に、基板２０（たとえば、回路基板や液晶基板）が吸着等により保持固定されている。ボンディングツール３は、上下直線軸受２１により回転方向に規制され、上下直線方向にのみガイドされるように構成されている。
【００２７】
一定以上の圧力を逃がす機構６はエアシリンダー機構に構成されているので、ヘッド４に保持しているチップ２側から上方に向けて、ある一定圧以上の反力が加わった場合、ピストン１４およびそれに連結されているボンディングツール３は上方に逃げることができるようになっている。
【００２８】
なお、上記実施態様では、一定以上の圧力を逃がす機構６をエアシリンダー機構で構成したが、図８に変形例を示すように、たとえば、ボンディングツール３の上部にバネ３０を設け、ボンディングツール３を上下直線軸受２１により回転方向に規制し上下直線方向にのみガイドするようにした機構に構成することもできる。ヘッド４に保持しているチップ２側から上方に向けて、ある一定圧以上の反力が加わった場合、その一定以上の圧力がバネ３０によって吸収される。
【００２９】
図２に示すように、上記実施態様においては、チップ２に、弾性変形可能なバンプ２２が形成されている。このバンプ２２は、たとえば導電性ペーストによって形成されたポリマーバンプからなる。基板２０には、電極２３（たとえば、金メッキされた電極）が形成されており、電極２３の位置と、チップ２のバンプ２２の位置とが合わされた状態で両者が圧着される。
【００３０】
この圧着に先立ち、事前に、基板２０上に接着剤２４が塗布により付与される。接着剤２４は、ボンディング工程に応じて選択され、導電性ペースト、絶縁性ペースト、アンダーフィル剤、さらにはフラックス等から選ばれる。接着剤２４は、本実施態様では、基板２０上の電極２３間部分に各電極２３を覆わないように、かつ、若干盛り上がるように塗布されている。但し後述の如く、基板２０上の実質的に全面にわたって塗布しておくことも可能である。
【００３１】
図２に示した状態から、ボンディングツール３が下降されて、チップ２が基板２０に近づけられ、図３に示すようにバンプ２２が基板電極２３に接触される。このとき、塗布されていた接着剤２４がチップ２と基板２０との間で押し拡げられて両者間に展延される。本実施態様では、先ずバンプ２２と基板電極２３が接触し、しかる後にチップ２がさらに押し込まれることにより、接着剤２４がさらに押し拡げられてチップ２の側部まで展延され、図４に示す状態となる。この状態では、バンプ２２がある量弾性変形し、互いに圧着されたバンプ２２と電極２３の周囲にも接着剤２４が充填された状態となる。
【００３２】
この状態に到達するのに、本実施態様では、基板２０の位置に対し、実質的にチップ２の高さ（上下方向位置）のみが制御される。より具体的には、本実施態様では、上記の状態にするために、高さ制御装置５によるチップ２の高さ制御のみが行われる。
【００３３】
基板２０に厚みのばらつきや反りが生じている場合には、ステージ１９上に保持されている基板２０の高さ、とくにその電極２３の上面の位置にもばらつきが生じることになる。しかし、バンプ２２が基板電極２３に圧着される際、バンプ２２が自然にかつ適切に弾性変形するので、上記のような寸法のばらつきを問題なく吸収できるようになる。また、ステージ１９にうねりがある場合にも、そのうねりを事前に検知し記憶しておくことにより、チップ２の実装位置毎に制御すべきヘッド４の高さを補正することが可能となり、うねりに起因する寸法のばらつきも問題なく吸収できるようになる。
【００３４】
また、弾性変形するバンプ２２は、該バンプ２２と電極２３が高速で圧着される際にあっても、衝撃を円滑かつ自然に吸収できるので、現実的には衝撃は生じない。その結果、バンプ２２と基板電極２３との高速圧着が可能になり、この圧着工程に要する時間が大幅に短縮される。さらに、従来、たとえば塑性変形するバンプを使用する場合、接着剤が硬化するまでヘッドで押さえている必要があったが、上記の如くバンプ２２が弾性変形するため、加圧後ヘッド４を離しても、チップ２と基板２０は接着剤の粘性とバンプ２２の弾性復元力が釣り合った状態にあり、バンプ２２の弾性復元力によりバンプ２２と電極２３が離れたり、その間に接着剤が侵入したりすることが防止される。したがって、後述の如く仮接合と本接合とに工程を分ける場合にも、仮接合から本接合までの間に問題が生じるおそれはなくなり、仮接合と本接合とに工程を分けることにより、ボンディング工程全体のタクトタイムが短縮される。とくに接着剤として硬化時収縮性を有するものを使用すると、本接合工程において、たとえば加熱炉または／および紫外線照射炉を使用して接着剤を硬化させる際、たとえ仮接合工程と本接合工程との間にチップが若干持ち上げられていたとしても、接着剤の収縮によりチップの位置を元の位置に戻すことができ、その状態でリフロー炉において本接合できる。また、接着剤の収縮力を利用して、ある程度硬化が進んだ段階でヘッド４によるチップ２の加圧力を解除できるようになり、加圧力を加え続ける場合に比べ、タクトタイムの一層の短縮が可能になり、生産性が一層向上される。
【００３５】
また、本実施態様においては基板２０上に事前に接着剤２４が塗布されており、上記圧着工程とともに展延されるので、後からチップ２と基板２０との間の狭い隙間に注入する必要がなく、この面からも圧着、接合工程全体の時間が大幅に短縮されるとともに、工程が簡素化される。本実施態様では、バンプ２２が弾性変形可能なバンプからなるので、上記圧着状態のばらつきの吸収に加え、弾性変形されるバンプ２２により、バンプ２２と電極２３との間に接着剤が入り込まないように接着剤をバンプと電極の周囲に良好に展延させることができる。バンプ２２が電極２３に圧着された後には、バンプ２２の弾性力により、バンプ２２と電極２３との間に接着剤が入り込まないようにバンプ２２と電極２３の適正な圧着状態を保つことができる。とくに、仮接合工程と本接合工程との間にチップ２が若干持ち上げられるような事態が生じた場合にも、バンプ２２の弾性復元により、バンプ２２と電極２３との間に接着剤が入り込まないように適正な圧着状態を保つことができる。
【００３６】
さらに、接着剤２４の最初の塗布量や前記高さ制御量を適切に設定しておくことにより、図４に示したように、接着剤２４をチップ２と基板２０間の所定の全領域にわたって展延させることができ、望ましい接着状態、接着強度、周囲環境からのシール状態を得ることができる。
【００３７】
そして本実施態様では、図４に示した状態から図５に示すようにチップ２が基板２０側にさらに押し込まれる。このさらなる押し込みも、高さ制御装置５によって制御できる。
【００３８】
図５に示すようにさらに押し込まれると、チップ２と基板２０との間に介在されていた接着剤２４がさらにチップ２の側部にまでさらに押し拡げられ、たとえば、チップ２の側部に接着剤２４によるフィレット２５が形成されるまで押し拡げられる。フィレット２５の形成により、フィレット２５がない場合に比べ、チップ２はより強力に基板２０に接着、保持されることになる。また、バンプ２２と電極２３との圧着接合部が周囲環境からより完全にシールされることになるから、電気絶縁性に関する信頼性も一層向上することになる。なおこのとき、バンプ２２は一層弾性変形されることになるが、ポリマーバンプ等、大きな弾性変形許容量をもつバンプにとって何ら不都合を生じることはない。
【００３９】
上記のようなバンプ２２の圧着工程において、たとえばボンディングツール３のヘッド部分４にヒータ（図示略）を埋設しておき、圧着後、あるいは圧着の進行と実質的に同時に加熱によりバンプ２２と電極２３との本接合まで行うことが可能である。
【００４０】
しかし一般に、圧着による仮接合と、加熱溶融による本接合との間には、それぞれの工程に要する時間に大きな差がある（本接合の方が相当長い）。したがって、仮接合と本接合を分離した工程で実施し、仮接合に対し本接合をマルチヘッドで行えば、ボンディング工程全体のタクトタイムの大幅な短縮が可能になる。前述したように、仮接合工程に要する時間がそれ程短くない場合には、このような方式を採用しても実際には大きな効果は望めないが、本発明では、バンプの所定の圧着までの時間（つまり、仮接合工程に要する時間）を大幅に短縮できる結果、仮接合と本接合との分離方式を採用することにより、ボンディング工程全体の大幅な時間短縮が達成できる。また前述の如く、接着剤に硬化時収縮性を有するものを使用すれば、本接合の際、早期にヘッドの加圧を解除することが可能になるから、本接合工程自身の時間も短縮され、ボンディング工程全体の一層の時間短縮が可能となる。
【００４１】
このような時間短縮を実現するには、たとえば図６に示すように、単一のヘッドを備えたチップと基板との仮接合装置部３１と、該ヘッドよりも多数のヘッド（つまり、マルチヘッド）を有する加熱接合手段を備えた本接合装置部３２とを組み合わせてなるチップ実装装置として構成すればよい。仮接合装置部３１で複数のチップを次々と仮接合していくトータル時間と、それら仮接合された全チップを同時に本接合する本接合装置部３２での時間とを実質的にバランスさせることにより、最も効率のよいボンディング工程とすることができ、ボンディング工程全体の大幅な時間短縮をはかることができる。さらに、本発明では、仮接合時間を大幅に短縮できるから、本接合装置部３２でのヘッド数を大幅に増大させることができる。したがって、所定量のチップボンディングを行う場合に、ボンディング装置全体の構成を、容易に、ボンディング工程全体の大幅な時間短縮が可能な構成とできる。
【００４２】
さらに、前記実施態様では、事前に塗布する接着剤の塗布位置を、基板上の電極間の部分的な位置に設定したが、接着剤は基板の実質的に全面にわたって塗布しておくことも可能である。たとえば図７（Ａ）に示すように、基板２０上に、電極２３も覆うように接着剤２４を塗布しておき、この状態にて、チップ２を下降、圧着させる。このとき、図７（Ｂ）に示すように、バンプ２２が電極２３に接触する際には、電極２３上に存在していた接着剤２４が周囲に押しやられるので、バンプ２２の下降高さを適切に設定することにより、バンプ２２と電極２３は良好に密着することができる。とくに、バンプ２２は弾性変形可能であるので、若干弾性変形するまでバンプ２２を電極２３に押しつけることにより、一層良好に密着される。
【００４３】
なお、上記実施態様では、主として弾性変形可能なバンプ（たとえば、ポリマーバンプ）について説明したが、塑性変形可能なバンプでも上記同様の作用、効果が得られる。また、接着剤の塗布に代えて接着フィルムを貼り付ける場合にも上記同様の作用、効果が得られる。
【００４４】
また、本発明においては、チップ２の形態はとくに限定されず、弾性又は塑性変形可能なバンプを有するものであれば、いかなるタイプのチップにも本発明は有効に適用できる。また、基板２０の形態もとくに限定されず、上記のようなバンプを有するチップが実装されるいかなるタイプの基板にも本発明を適用できる。
【００４５】
また、本発明では、本圧着時に加熱しバンプと電極を接合させるが、電極材質によっては金属接合できない場合もある。その場合においても、弾性変形するポリマーバンプであれば、熱や湿度により接着剤が膨張しても、バンプと電極間に隙間があくことなく常に両者が圧接されるため、良好な電気接続が保たれる。
【００４６】
なお、以上の説明は、チップ側に弾性変形又は塑性変形可能なバンプを形成した態様について行ってきたが、本発明において、弾性変形又は塑性変形されるバンプはチップ側とは限らず、基板側に、あるいはチップ側と基板側の両方に形成してもよい。両方に形成される場合には、前述の如く、本発明における「電極」とは、弾性又は塑性変形可能なバンプを含む技術概念を意味する。
【００４７】
【産業上の利用可能性】
本発明のチップ実装方法および装置によれば、チップの下降高さを制御するだけで、衝撃を生じることなく、かつ、基板の寸法のばらつきを自然に円滑に吸収しつつ、迅速に所定の圧着状態にてチップを基板に接合することができ、所定の圧着状態を達成するために要する時間を大幅に短縮することができ、生産性を大幅に高めることができる。本発明は、大量のチップを連続的に基板に接合する工程に好適であり、とくに仮接合工程と本接合工程とに分離したボンディング工程とすることにより、工程全体のタクトタイムの大幅な短縮が可能となり、生産性を著しく高めることができる。本発明は、チップや基板の種類を問わず、このようなタクトタイムの短縮、生産性の向上が求められるあらゆるボンディング工程に適用できる。
【図面の簡単な説明】
【図１】図１は、本発明の一実施態様に係るチップ実装装置の概略構成図である。
【図２】図２は、本発明の一実施態様に係るチップ実装方法におけるチップ実装前の状態を示す概略側面図である。
【図３】図３は、バンプと基板の電極とを当接させた状態を示す概略縦断面図である。
【図４】図４は、バンプを弾性変形させつつ電極に圧着させた状態を示す概略縦断面図である。
【図５】図５は、図４の状態からチップをさらに押し込んだ状態を示す概略縦断面図である。
【図６】図６は、仮接合工程と本接合工程を分離した場合の一例を示す概略構成図である。
【図７】図７は、接着剤を基板全面に塗布する場合の圧着工程を示す概略構成図である。
【図８】図８は、図１の装置における一定以上の圧力逃がし機構部の変形例を示す概略構成図である。
【図９】図９は、従来の圧着工程を示す概略構成図である。
【符号の説明】
１ チップ実装装置
２ チップ
３ ボンディングツール
４ ヘッド部
５ 高さ制御装置
６ 一定以上の圧力を逃がす機構
７ 装置フレーム
８ サーボモータ
９ ボールねじ軸
１０ ボールねじスライダー
１１ レール
１２ ブラケット
１３ エアシリンダーチューブ
１４ ピストン
１５ 加圧ポート
１７ エンコーダ
１８ センサー
１９ ボンディングステージ
２０ 基板
２１ 上下直線軸受
２２ バンプ
２３ 電極
２４ 接着剤
２５ フィレット
３０ バネ
３１ 仮接合装置部
３２ 本接合装置部

Claims (7)

  1. チップおよび基板の少なくとも一方に弾性又は塑性変形可能なバンプを形成し、他方に電極を形成し、基板に予め接着剤を付与し、チップを基板に近づけて前記バンプを電極に圧着させるとともに、前記接着剤をチップと基板との間に展延させ、バンプの電極への圧着時に、チップを保持しているヘッドの高さを制御し、バンプと電極との間の圧着状態のばらつきをバンプの弾性又は塑性変形によって吸収させるチップ実装方法であって、基板を保持するステージのうねりを予め記憶し、チップの実装位置毎に、前記ヘッドの高さを制御することを特徴とするチップ実装方法。
  2. 予め基板上に接着剤を塗布または接着フィルムを貼り付けることにより前記接着剤を基板に付与し、前記チップを基板に近づける際、前記バンプを電極に接触させた後、該バンプと電極の周囲に前記接着剤を展延させる、請求項１のチップ実装方法。
  3. 前記バンプが弾性変形可能なバンプからなり、バンプの電極への圧着時に、バンプの弾性変形により、バンプと電極との間の圧着状態のばらつきを吸収させるとともに前記接着剤をバンプと電極の周囲に展延させ、バンプを電極に圧着している間には、バンプの弾性力により、該圧着状態を保ちつつチップと基板間の距離の変動を吸収させる、請求項１のチップ実装方法。
  4. 前記接着剤として、硬化時に収縮する特性を有する接着剤を使用し、前記バンプと電極の圧着および接着剤の展延を仮接合工程とし、接着剤を硬化させる本接合工程において、加熱炉または／および紫外線照射炉を使用する、請求項１のチップ実装方法。
  5. 弾性又は塑性変形可能なバンプまたは電極を形成したチップを保持し、少なくとも高さ制御可能なヘッドと、電極または弾性又は塑性変形可能なバンプが形成され、予め接着剤が付与された基板を保持するステージとを有し、前記チップが前記基板に圧着された際予め定められた一定圧以上の反力が生じた場合に前記ヘッドを反圧着方向に逃がす機構を備えているチップ実装装置であって、基板を保持するステージのうねりを予め記憶し、チップの実装位置毎に、前記ヘッドの高さを制御する高さ制御装置を有することを特徴とするチップ実装装置。
  6. 前記ヘッドを備えたチップと基板との仮接合装置部と、加熱または／および紫外線照射による接合手段を備えた本接合装置部とを組み合わせてなる、請求項５のチップ実装装置。
  7. 前記本接合装置部が、前記仮接合装置部におけるヘッドよりも多数の加熱または／および紫外線照射による接合手段を有している、請求項６のチップ実装装置。
JP2001552439A 2000-01-14 2000-12-27 チップ実装方法および装置 Expired - Fee Related JP4768188B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001552439A JP4768188B2 (ja) 2000-01-14 2000-12-27 チップ実装方法および装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000006560 2000-01-14
JP2000006560 2000-01-14
PCT/JP2000/009307 WO2001052317A1 (fr) 2000-01-14 2000-12-27 Procede et dispositif de montage de puce
JP2001552439A JP4768188B2 (ja) 2000-01-14 2000-12-27 チップ実装方法および装置

Publications (1)

Publication Number Publication Date
JP4768188B2 true JP4768188B2 (ja) 2011-09-07

Family

ID=18535072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001552439A Expired - Fee Related JP4768188B2 (ja) 2000-01-14 2000-12-27 チップ実装方法および装置

Country Status (4)

Country Link
EP (1) EP1255293A1 (ja)
JP (1) JP4768188B2 (ja)
TW (1) TW478080B (ja)
WO (1) WO2001052317A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH697279B1 (de) 2004-12-06 2008-07-31 Oerlikon Assembly Equipment Ag Verfahren für die Montage eines Halbleiterchips auf einem Substrat.
JP4835406B2 (ja) * 2006-11-24 2011-12-14 富士通株式会社 実装構造体とその製造方法および半導体装置とその製造方法
JP2011082379A (ja) * 2009-10-08 2011-04-21 Hitachi High-Technologies Corp 本圧着装置及び本圧着方法
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same
KR101734881B1 (ko) * 2015-08-20 2017-05-16 한국생산기술연구원 반도체칩 접합방법 및 이를 이용하여 접합된 반도체칩

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225934A (ja) * 1990-01-31 1991-10-04 Nec Corp 半導体集積回路素子の接続方法
JPH0494553A (ja) * 1990-08-10 1992-03-26 Nippon Steel Corp ボンディング装置
JPH04180242A (ja) * 1990-11-14 1992-06-26 Matsushita Electric Ind Co Ltd Ｉｃ半導体素子の接合方法
JPH06236904A (ja) * 1993-02-08 1994-08-23 Toray Eng Co Ltd ワーク位置決めステージ装置のパラメータ補正方法
JPH07193101A (ja) * 1993-12-27 1995-07-28 Pfu Ltd 導電ペースト転写方法
JPH07283268A (ja) * 1994-04-04 1995-10-27 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JPH0917914A (ja) * 1995-06-29 1997-01-17 Toshiba Corp 半導体装置
JPH0997816A (ja) * 1995-07-27 1997-04-08 Nec Corp 半導体装置の実装方法および実装構造
JPH09330950A (ja) * 1996-06-13 1997-12-22 Nec Corp 半導体装置及びその製造方法
JPH10173007A (ja) * 1996-12-11 1998-06-26 Mitsubishi Electric Corp ベアチップ搭載装置
JPH11195676A (ja) * 1998-01-05 1999-07-21 Nec Corp 半導体チップの実装方法および実装構造
JPH11251363A (ja) * 1998-03-03 1999-09-17 Olympus Optical Co Ltd フリップチップ実装方法及びフリップチップ実装構造
JPH11265912A (ja) * 1998-03-17 1999-09-28 Matsushita Electric Ind Co Ltd 電子部品の熱圧着装置および熱圧着方法
JPH11288980A (ja) * 1998-03-31 1999-10-19 Sanyo Electric Co Ltd ダイボンダ

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225934A (ja) * 1990-01-31 1991-10-04 Nec Corp 半導体集積回路素子の接続方法
JPH0494553A (ja) * 1990-08-10 1992-03-26 Nippon Steel Corp ボンディング装置
JPH04180242A (ja) * 1990-11-14 1992-06-26 Matsushita Electric Ind Co Ltd Ｉｃ半導体素子の接合方法
JPH06236904A (ja) * 1993-02-08 1994-08-23 Toray Eng Co Ltd ワーク位置決めステージ装置のパラメータ補正方法
JPH07193101A (ja) * 1993-12-27 1995-07-28 Pfu Ltd 導電ペースト転写方法
JPH07283268A (ja) * 1994-04-04 1995-10-27 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JPH0917914A (ja) * 1995-06-29 1997-01-17 Toshiba Corp 半導体装置
JPH0997816A (ja) * 1995-07-27 1997-04-08 Nec Corp 半導体装置の実装方法および実装構造
JPH09330950A (ja) * 1996-06-13 1997-12-22 Nec Corp 半導体装置及びその製造方法
JPH10173007A (ja) * 1996-12-11 1998-06-26 Mitsubishi Electric Corp ベアチップ搭載装置
JPH11195676A (ja) * 1998-01-05 1999-07-21 Nec Corp 半導体チップの実装方法および実装構造
JPH11251363A (ja) * 1998-03-03 1999-09-17 Olympus Optical Co Ltd フリップチップ実装方法及びフリップチップ実装構造
JPH11265912A (ja) * 1998-03-17 1999-09-28 Matsushita Electric Ind Co Ltd 電子部品の熱圧着装置および熱圧着方法
JPH11288980A (ja) * 1998-03-31 1999-10-19 Sanyo Electric Co Ltd ダイボンダ

Also Published As

Publication number Publication date
TW478080B (en) 2002-03-01
WO2001052317A1 (fr) 2001-07-19
EP1255293A1 (en) 2002-11-06

Similar Documents

Publication Publication Date Title
US6981317B1 (en) Method and device for mounting electronic component on circuit board
US8163599B2 (en) Flip-chip mounting method, flip-chip mounting apparatus and tool protection sheet used in flip-chip mounting apparatus
US6926796B1 (en) Electronic parts mounting method and device therefor
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
JP5830847B2 (ja) 半導体装置の製造方法及び接合方法
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
US6966964B2 (en) Method and apparatus for manufacturing semiconductor device
JP6639915B2 (ja) 半導体実装装置および半導体実装方法
JP2018074148A (ja) 異方性導電膜またはペーストを用いて高さの異なる複数のチップを可撓性基板上に同時に接着する方法
JP4768188B2 (ja) チップ実装方法および装置
US20030009876A1 (en) Method and device for chip mounting
JP3966516B2 (ja) 実装方法および装置
US6008072A (en) Tape automated bonding method
JP2008235840A (ja) 半導体装置の製造方法、半導体製造装置および半導体モジュール
JP4640380B2 (ja) 半導体装置の実装方法
US20110115099A1 (en) Flip-chip underfill
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
JP4977194B2 (ja) 電子部品の実装方法
JPH1197487A (ja) 実装方法及びその装置及び異方性導電シート
CN114787979A (zh) 封装装置以及封装方法
JP5098939B2 (ja) ボンディング装置及びボンディング方法
CN113690149A (zh) 一种芯片键合结构、方法及设备
WO2016125763A1 (ja) 実装装置および実装方法
JP4087344B2 (ja) 電子装置およびその製造方法
JP2001127105A (ja) 半導体装置の製造方法及びボンディング用加圧治具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110616

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4768188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees