TW478080B - Method and device for chip mounting - Google Patents

Method and device for chip mounting Download PDF

Info

Publication number
TW478080B
TW478080B TW089128116A TW89128116A TW478080B TW 478080 B TW478080 B TW 478080B TW 089128116 A TW089128116 A TW 089128116A TW 89128116 A TW89128116 A TW 89128116A TW 478080 B TW478080 B TW 478080B
Authority
TW
Taiwan
Prior art keywords
substrate
wafer
protrusion
electrode
adhesive
Prior art date
Application number
TW089128116A
Other languages
English (en)
Inventor
Akira Yamauchi
Original Assignee
Toray Eng Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Eng Co Ltd filed Critical Toray Eng Co Ltd
Application granted granted Critical
Publication of TW478080B publication Critical patent/TW478080B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

478080 五、發明說明（l) [技術領域] 士，明有關於晶片安裝方法及裝置，尤其有關於在將晶 片安裝在基板時’可以適當的因應基板等之尺寸之變化和 可以大幅縮短安裝時間之晶片安裝方法和裝置。 [背景技術] 一對於晶片安裝，習知技術有多個提案。例如，如圖9所 不，習知之方法是利用吸著等將形成有突起部丨〇 2之晶片 1 01保持在壓接工具之頭部丨〇3，使其接近被保持在壓接載 物台104之基板1〇5(電路基板或液晶基板等）’將晶片ι〇ι 之突起部1〇2壓著在基板1〇5之電極1〇6 ’利用埋設在壓接 ^之頭部1G3之加熱器（圖中未顯示）進行加熱，用來接 :犬起部102和電極106。在該晶片安裝時，於晶片ι〇ι和 ，板105之間介入或注入接著劑1〇7(例如，下填充劑，導 i Ϊ:ί二ΐ性膜’絕緣性糊或絕緣性膜，和焊接突起部 寺之助熔劑等）。 〜1 荽f #方面，利用突起部102和基板105之電極106之屙 m劑107之㈣’用來使晶片i。…基板1〇5暫二 合，然後將突起部102加執卜u 士 土攸丄⑽曰纣接 進行真正接合，此為習知之\融/=吏接著劑真正硬化用來 種方法因為真正接合所需刀ί2個階段之安裝方法。此 間長很多，所以所實施：；化間比暫時接合所需要之時 裳置，以多個頭部進行直^ =例如料1台之暫時接合 之間歇時間。 接口 ，用來縮短壓接工程全體 > 疋上述之自知之方法會有下面所述之問題。 \\312\2d-code\90-03\89128116.ptcl
ini
五、發明說明（2) 首先，如圖9所示，在基板1〇5， t曲等而引起之尺寸變化 恭^厚度t之變化或 之電極〗w置，特別是在高H於^/⑽之基板⑽ 外，當載物台104有彎曲時，向t生變化。另 之基板1 05之電極1 06之高度方向之被合保持在炉載物台1 04 一方面，在晶片i <則，使M著 曰生變化。另外 降，但是在基板1 05側當：：：^:用之±_ °3下 匕良：精確度控制頭部1 °3之高度會dU上 為著獲付犬起部1 〇 2和基板1 〇 5夕垃从4人 、 1 ^ 板1 U 5之接地檢測而極力提高頭部 103之南度&制位置之精確度時，f要使頭部…之下降速 f ^低，因此該晶片接合工程之時間很難縮短。另外，在 提南頭部103之下降速度時，當突起部1〇2接觸在電極1〇6 之際會產生衝擊，在晶片1 〇 1側和基板丨〇 5側雙方會產生變 形和損傷等之問題。另夕卜，當以接地壓力控制時，在高速 由於衝擊會使晶片破裂，所以必需使速度降低。在此種狀 況，實際上要控制頭部1 〇 3之高度很難，很難使頭部丨〇 3之 下降速度增大，因此很難縮短該工程之時間。 另外，如前所述，在暫時接合工程和真正接合工程分開 之情況時，利用多個頭部之規格之裝置進行真正接合工 程，可以使晶片壓接工程全體之間歇時間縮短。但是，由 於如上所述之理由，實際上要大幅的縮短暫時接合工程之 時間會有困難’例如即使構成此種分離之工裎時，全體之 間歇時間之縮短其效果具有一定之限度。 [發明之揭示] C: \2D-CODE\90-03\89128116.ptd 第5頁 478080 五、發明說明（3) 因此，本發明之第】目的是促成可以自然而且 收基板側之尺寸之變化，可以迅速的控制用以 '、吸 頭部之高度，藉以大幅的縮短晶片和基板之接人日士 =片之 另外，本發明之第2目的是促成在將晶片；1接0^\° 暫時接合工程和真正接合工程之情況時，可以 私为成 暫時接合工程之時間，和提高將工程分離之效田：縮短’ 幅的縮短晶片壓接工程全體之間歇時間。 ϋ以大 用以達成上述目的之本發明是一種晶片安 徵是在晶片和基板之至少一方形成可彈性或塑性:：2 起部，在=卜-方形成電極，對基板預先附加接著劑之； 晶片接近基板，使上述之突起部壓著在電極，二使 接著劑在晶片和基板之間展開，在突起部之壓著=之 時，控制用以保持晶片之頭部之高度，利用突起部之彈性 或塑性變形用來吸收突起部和電極之間之壓著狀能之掛 化。亦即，實質上只控制頭部之高度，就可以使曰:曰片ς 所希望之形悲’藉以以高速將其安裝在基板上。 在本發明中，可彈性或塑性變形之突起部形成在晶片和 基板之至少之一方。亦即，所形成之情況有：（Α)該可彈性 或塑性變形之犬起部形成在晶片，在基板形成有電極， (Β)該可彈性或塑性，形之突起部形成在基板，在晶片形 成有電極；和（C )在晶片和基板雙方形成有可彈性或塑性 變形之突起部。因此’特別是在（C)之情況，本發明2 「電極」之意思在技術概念上包含可彈性或塑性變形之突 起部。
C:\2D-CODE\90_03\89128I16.ptd 第6頁 五、發明說明（4) 在本發明中’對基板預先附加接著劑之 =分配、印刷、轉印等在基板上塗布接之^採用利 基板上黏貼接著劑膜之方法之任 ς 法，和在 之接著劑在使晶片接近基板時，在晶=板；預先附加 特別是在使突起部接觸電極之後在ς办，間展開’ 之周圍。經由使突起部和電極接觸： = 和電極 預先塗布在基板上（在接荽腔少卜主取子疋將接者劑部份的 電極。 取子疋塗布或黏貼成不會覆蓋在各個 但是，亦可以將接著劑或接 板全面。在此種情況，突起部^ φ 4預先塗布或黏貼在基 使突起部形狀形成凸型，以能佶二不能接觸：但是經由 變形之程度之壓力，使突起^芦^起部產生彈性或塑性 電極上之接著劑或接著膜壓開到突起部之周；：= 以使突起部和電極密著。 门固 Κ貝上可 另外，在上述之壓著後，假如將晶一 + 對基板之接合強度，和保持強产。 了 ^楗咼曰曰片 直至利用被壓開之接著劑在曰曰^ 、彳疋饭如將晶片壓入 在晶片和基板間存在有接著^卜形成圓角時，除了 進行接合，所以可以更；乂提用所… :寺強度。另外，利用圓角之；成，：】：；以起； 和電極之接合部使其與周圍環境隔開，藉以提；電 478080 五、發明說明（5) 等。 上述之彈性或塑性變形之突起部最好利用由導電性糊等 形成之焊接突起部或聚合物突起部。在焊接突起部中，假 如加熱到指定位準以上時，利用軟化或熔融形成可彈性或 塑性變形之狀態，所以經由採用適當之條件可以使用此種 突起部。本發明所指之焊接突起部是使用由鉛、錫構成之 突起部，但是亦包含使用由其以外之金屬構成突起部，包 含可以使金屬熔融接合者全部。另外，本發明所指之聚合 物突起部，保持與銀雪花狀之導電體接觸，以聚合物（樹 脂）埋入到間隙，用來進行彈性變形同時經常維持為電性 導電體。此種聚合物突起部，例如可以使用金屬遮罩作為 版材，利用網版印刷形成導電性糊等。另外，本發明之突 起部可以使用如同導電塑膠之樹脂。 特別是在本發明中最好使用可彈性變形之突起部。經由 此種突起部，當使突起部壓著到電極時，利用突起部之彈 性變形，可以吸收突起部和電極之間之壓著狀態之變化， 和可以使接著劑展開在突起部和電極之周圍，而不會使接 著劑進入到被壓著之突起部和電極之間。另外，在將突起 部壓著在電極之期間，利用突起部之彈性力可以保持突起 部和電極之適當之壓著狀態，而不會使接著劑進入突起部 和電極之間。特別是在晶片和基板間之距離產生變動之情 況時（例如在後面所述之暫時接合工程和真正接合工程之 間，產生有晶片稍微浮上之狀態之情況時），可以吸收其 變動，可以保持適當之壓著狀態使接著劑不會進入到突起
C:\2D-CODE\90-03\89128116.ptd 第8頁 478080 五、發明說明（6) 部和電極之間。 另外’在本發明中’預先記憶用以保持基板之载物4 彎曲，在每一個晶片之安裝位置，最好控制上述之顯:之 高度。利用此種方式時，即使在載物台存在有稍微^ ^之 之情況時，亦可以以良好之精確度控制每一個晶片之:， 位置之頭部之高度，各個突起部可以確實的發揮上、+、女裝 良之功能。 、X 义之優 在本發明之晶片安裝方法中，依照上述之方式利用 作 起部和電極之壓著，和展開在晶片和基板之間之接著f犬 接著，用來使晶片和基板暫時接合，然後進行突起部^ ^ 極之真正接合，可以以此方式分成暫時接合工程和真S電 合工程。這時，上述之接著劑使用在硬化時具有收縮接 之接著劑，以暫時接合工程進行上述之突起部和電=、5 著和接著劑之展開，在真正接合工程使用加熱爐或/和&壓 外線照射爐用來使接著劑硬化。經由使用硬化時具 I — 性之接著劑，在暫時接合工程和真正接合工程之間， 片稍微浮上時，利用接著劑之收縮可以使晶片之位。二 原來之位置，在此種狀態可以在逆流爐進行真正接人回= 外，在接著劑之硬化時，收縮力進行作用，該收縮: 作方向因為與利用頭部將晶片壓向基板側之方向相 以可j在進行過某種程度之硬化之階段，解除頭部對曰 t加壓力’當與持續施加壓力之情況比較時，可縮短;; 日可間和提高生產效率。 知短間歇 本發明之晶片安裝農置其特徵是具有:至少可控制高度 478080 五、發明說明（7) '一"*---- ------- ί頭二：ί保持形成有可彈性或塑性變形之突起部或電 >箱^載口，用來保持形成有電極或可彈性或塑性變形 =^著在上述之基板時，於產生大於預定壓力之不良壓 之情況，使上述之頭部依照反壓著方向（向上方）避開。 即使在有基板之設定誤差或一定程度以上之厚度變化之情 况，當突起部壓著在電極時，不良壓力施加在保持晶片之 頭部，在下降之頭部被施加朝向上方之力量，在施加一定 壓力以上之不良壓力時，頭部就避開到上方，因此可以確 保適當之壓著力和可以防止基板或晶片，頭部之破壞。 該晶片安裝裝置亦可構建成組合有：暫時接合裝置部， 具備有頭部用來暫時接合晶片和基板；和真正接合裝置 部，具備有利用加熱或/和紫外線照射之接合裝置。在此 種情況，真正接合裝置所具有之利用加熱或/和紫外線辟
射之接合裝置之數目最好多於暫時接合裝置部之頭部。A 在上述方式之本發明之晶片安裝方法及裝置中，當使頭 部下降用來使突起部接觸在電極時，適當的控制頭部之古' 度，使突起部彈性或塑性變形適當之量。因此，可以以7 速使頭部下降，使突起部以較高速接觸在電極時，因為= 起部可以自然而且適當的彈性或塑性變形，所以不會Ix 衝擊，而且即使基板侧之尺寸有變化時亦可以利用突起立 之彈性或塑性變形加以吸收。亦即，可以迅速的達二^ 之壓著狀態，其控制實際上只要控制用以保持晶片之頭，
之向度即可。因此’用以達成指定之壓著狀態所需I 〜 riq戈之時
五、發明說明（8) 間可以大幅的縮短，可以大幅的提高生產。 需方ί大幅的縮短突起部和電極之指定之廢著所 丄果在該壓著前使用暫時接合工程，然後 如：ίίΐϊ丄在以此方式將塵接工程分離之情況時，例 可以ϋ 比較長之時Γθ1，如上所述，經由具有 短暫時接合工程之時間之效果和以多個頭部進 …可以大幅的縮短晶片壓接工程全體進行 需要之時間。I结果是可以大幅的縮短晶片 「者王王版之間歇時間，可以顯著的提高生產效率。 [貝轭本务明之最佳形態] 二面將參照圖面用來說明本發明之較佳實。 示Γ曰=發明之一實施態樣之晶片安裝裝置，圖中顯 !2九示使用該裳置實施本發明之晶片 守之日日片女I鈾之狀態。在圖1中，曰片浪壯狀 1具有壓接工具3之頭部4經由 g 1衣 w°該壓接工具3在本實施形態Λ / 有.同度控制裝置5，被控制成依上 ^3 :略；，和機構6,由空臟機方構 ^用來避開—定以上之壓力，藉以控制高度方？之構位 咼度控制裝置5利用裝在裝置框架7之伺服 桿軸9旋轉，刺狀/兮狀 馬達8使球 & a入/ 利用裝在该I置框架7之轨道11用來以道 ' 5在該球螺桿軸9之球螺桿滑動器10使其升r。、# 千 5亥
478080 五、發明說明（9) 控制裝置5之球螺桿滑力動之哭，〇構6，J由支架12連結到高度 氣氣缸管13和插入到其内之=力避開機構6由具有空 利用上下直線車由承制ς =空氣氣紅機構構成， 4向。被：Λ之，塞14之下端 4在工軋軋缸管13具有加壓 /土接工具3和其頭部 加壓空氣用來 =口 供給到該 定以上之不良堡力（反常力）之^±在頭部4被施加一 上方避開。 况可，可以使頭部4朝向 被南度控制裝置5控制之上下方 設在飼服馬達8之編碼器17用來=向=置’例如利用附 加不良之一定以上壓 仃核測，用以檢測被施 缸管13之頂部。之£力之感測器Μ ’例如被設在空氣氣 由吸荖耸、^下方，基板2〇 (例如電路基板戋液曰其k 1 ^ 構成，所《’當二i4之所,4之:晶構6:為《空氣氣虹機構 另外在上述之實施態樣中是以+ $々& 避開-定以上之壓力之機構6，V是 之變化例所示’例如，在麗接工具圖8 第12頁 C:\2D-CODE\90-03\89128116.ptd 478080
利用上下直線軸承2 1用來限制壓接工具3之旋轉方向，、 為只依上下直線方向進行引導之機構。當從頭部4所保$ 之晶片2侧朝向上方施加一定壓力以上之不良壓力之产、 時’利用彈簧3 〇用來吸收該一定以上之壓力。 月〆兄 ▲如圖2所示，在上述之實施態樣中，在晶片2形成可^ 變形之突起部2 2。該突起部2 2由以導電性糊形成之聚:# 突起部構成。在基板20形成有電極23(例如鍍金之電極"）， 以電極23之位置，和晶片2之突起部22之位置互相調正之 狀態，使兩者被壓著。 在該壓著之前，於事前在基板20上塗布接著劑24用來進 行接著。接著劑2 4依照壓接工程選擇，可以從導電性糊， 絕緣性糊，下填充劑，和助熔劑等之中選擇。接著劑2 4在 本實施態樣中是塗布在基板2 〇上之電極2 3間之部份成為不 會覆蓋在各個電極2 3之方式，而且稍微的隆起。但是如後 所述，亦可以塗布在基板2〇上之實質上之全面。 從圖2所示之狀態，壓接工具3進行下降，晶片2接近基 板2 0，如圖3所示，突起部2 2接觸在基板電極2 3。這時， 所塗布之接著劑2 4在晶片2和基板2 0之間被壓開，在兩者 之間展開。在本實施態樣中，首先使突起部2 2和基板電極 2 3接觸’然後將晶片2更進一步的壓入，用來將接著劑2 4 更進一步的壓開使其展開到晶片2之側部，成為圖4所示之 狀態。在此種狀態，突起部2 2進行某種程度之彈性變形， 成為在互相壓著之突起部22和電極23之周圍亦被充填有接 著劑24之狀態。
C:\2D-OODE\90-O3\89128116.ptd 第13頁 478關 五、發明說明（11) 為2到此種2 ’在本實施態樣中，對於基板2。之位 ’：貝上只控制曰曰片2之高度（上下方向之位置）。亦 即，在本實施形態中，為著成 控制裝置5進行晶片2之高之狀態，只利用高度 在=度之變化和彎曲之情況3寺，被保持 位置亦產生變化。但是，“起極Ϊ之上面之 可以吸收上述之尺寸之』： = 亍彈=形 台19有彎曲之情況時，由卜2問74。另外，在載物 以校正用以控制晶片2之工每一事個刖安的壯^¥和記憶該彎曲，可 可 女I位置之頭部4之茸痄， 可Π ”於：曲所!!起之尺寸之變化使其不會有問i。 極23芦二Ϊ性變形之突起部22當以高速使該突起部22和電 因為可以平順而且自然的吸收其衝擊，所以 產生衝擊。其結果是突起部22和基板電極23可 :南速接*’該壓著工程所需要之時間可以大幅的：短了 夕卜’在習知技術中’ {列如在使用塑性 ;巧：於f著劑硬化之前，'必需以頭部壓著，但ί在:Ϊ 也2恶，如上所述，因為使突起部22進行彈性變形，所以 即使加壓後使頭部4離開，晶片2和基 性和J起部22之彈性復元力成為平衡狀態，所 二於大起邛22之彈性復元力使突起部22和電極 可以防止接著劑侵人到其m，如後面所述=1 暫時接合和真正接合為不同工程之情況時，4時：= 第14頁 C:\2D-CODE\90-O3\89128ll6.ptd ^7^〇8〇
真正接 <工程 是使用 如當使 如在暫 時，可 置，可 接著劑 解除頭 比較時 提高生 =之間不會產生問題，經由將暫時接合和真正接合 刀開，可以使壓接工程全體之間歇時間縮短。 J ^ :匕：縮性之接著劑時，在真正接合工程，例 用加…、爐或/和紫外線照射爐使接著劑硬化 曰守接合工程和直ΓΡ ：&入T名口《V日日 α 以利用接菩亦ία接口耘之間，日日片有稍微浮上 4之收縮使晶片之位置回到原來之位 二=狀態在逆流爐進行真正接合。另外，利用 ，收細曰力，在進行過某種程度之硬化之階段 口Ρ4對晶片2之加壓力，當與連續施加加壓力之 吝：：更進一層的縮短間歇時間，藉 ；的 產效率。 人疋增的 另夕卜在本貝轭悲樣中因為事前在基板20上 24，在上述之壓著工程被展開，所以 者齊. 晶片2和基板20之間之狹小之間隙，攸後面注入到 工程全體之時間，和可以使工程簡化。^縮短接合 因為突起部22由可彈性變形之突起部 貫施態樣中， 吸收上述壓著狀態之變化外，利用：开：” 了可以 以使接著劑以不會進入到突起部22和雷二=之突起部22可 在突起部和電極之周圍良好的展開。 之間之方式’ 2 3之後，利用突起部2 2之彈性力量，^ ^ °卩2 2壓著電極 起部22和電極23之間之方式，可以使*著劑不會進入突 持在適當之壓著狀態。特別是在暫時二和電極23保 工程之間，即使產生晶片2稍微浮上之壯工程和真正接合 可以利用突起部22之彈性復原’以接二之:進兄時’亦 $ A +會進入突起部
478080 五、發明說明（13) 22和電極23之間之方式，保持適當之壓著狀態。 然後，適當的设定接著劑2 4之最初之塗布量和上述之高 度控制量，如圖4所示，可以使接著劑24展開在晶片2和基 板20間之指定之區域，可以獲得所希望之接著狀態，接著 強度，和與周圍環境隔離之密封狀態。 另外，在本實施態樣中，從圖4所示之狀態，如圖5所示 的將晶片2更進-步的壓入到基板2〇侧。此種更進 麗入可以以高度控制裝置5控制。 當如圖5所示之更進—步壓入時，存在於晶片2 之間之接著劑24更進—步的被慶開到晶片 ：〇 =劑24壓開直至在晶片2之側部形成圓角25。利= 角25之形成’虽與未形成圓角25之情況丌 以更強力的接著和保持在基板2〇。 * 了二片2可 23之壓著接合部’因為更完全的穷 ^ I邛22和電極 開，所以可以更進一層的提高與；絕缘：：：圍環境隔 這時’突起部22更進-層的彈性ί: =度。 等具有大彈性變形容許量之突起部，:疋ΑΚ 5物突起部 在上述之突起部22之壓著工程：例壬：：題。 中未顯示）埋設在壓接工具3之頭却 、ϋ…、斋（圖 是與壓著之進行實質上同時的加熱"，:献在心壓著後，或 極2 3進行真正接合。 …、’ 口…、至大起部2 2和電 但是，一般在利用壓著之暫時接合 正接合之間，各個工程所需要之時^ 右加熱熔融之真 接合之時間相當長）。因此，以公、 大之差（真正 開之工程實施暫時接合
C:\2D-CODE\90-03\89128116.ptd 第16頁
478080 五、發明說明（14) 和直正接A，料, 多個頭部進行真正接 八:：，工 暫時接合，假 ί條的縮短。如前所 述，在暫時接合工程所需要之時間不是二：在本Ρ ^木用此J方式，實際上不能獲得很大 間（亦即，暫 其結果是經 玎以達成壓接工 發明中’突起部達到指定之壓著所需要〆 時接合工程所需要之時間）可以大幅的縮雉 由採用暫時接合和真正接合分離之方式’ 程全體之時間之大幅縮短。另外，如前所述，假如使用在 硬化時具有收縮性之接著劑時，當進行真立接合，因為可 以較早的解除頭部之加壓，所以真玉接合工程本身之時間 亦可以縮短，壓接工程全體之時間町以更進一層的縮短。 為著實現此種時間之縮短，如圖6所系，可以將晶片安 裝裝置構建成組合有：晶片與美板之暫時接合I置部31 ’ 具備有單一之頭部；和真正接合裝置部3 2，具備有加熱接 合裝置其中設有數目比該頭部多之頭部（亦即，多個頭 部）。經由使利用暫時接合裝置部3丨將多個晶片逐個進行 暫時接合之總時間’和利用真正接合装置部3 2使該等暫時 接合之全部晶片同時進行真^接合二時間形成實質上之平 衡，可以以最佳效率進行壓接工二，町以大幅的縮短壓接 工程全體之時間。另外，在本發明中，因為可以大幅的縮 短暫時接合時間，所以真正人部3 2之頭部數 大幅嫩。因此，在進行晶片壓接工程之；;況 時，可以很容易將壓接裝置全體之構造構建成為可以大幅 的縮短壓接工程全體之時間。
C:\2D-CODE\90-03\89128116.ptd 第17頁 478〇80 五、發明說明（15) 另外，在上述之實施態樣中是將事前塗布之接著 布位置，設定在基板上之電極間之部份之位置，但 j 劑亦可以塗布在基板之實質上之全面。例如，如圖= 示’在基板20上以覆蓋電極23之方式塗布接著劑24， ^ 種狀態使晶片2下降和壓著。這時，如圖7(B)所示，告*匕 起部22接觸電極23時，因為存在於電極23上之接田大 容易被壓開到周圍，所以經由適當的設定突起部。^ ^ 高度，可以使突起部22和電極23良好的密荖。:甘曰 牛 突起部22可以彈性變形，所以在猶微彈性變形二ς ==為 突起部22壓接到電極23，可以更一層的良好漆著引、、二將 办另外，在上述之實施態樣中主要說明的是性變妒 犬起部（例如，聚合物突起部），但是可塑性起 亦可以獲得與上述者同樣之作用和效果。另从y ^大起4 劑之塗布者，在黏貼接著膜之情況亦可 二θ =二 樣之作用和效果。 k侍與上述者同 本發明中’晶片2之形態並沒有特別之限定， 性或可塑性變形之突起部者，不論何種型式 ::片均可有效的使用本發明。另外’基板2 有特別之限定，即使是安裝具有此種突起心亦& 之基板，亦可適於使用本發明。 曰曰之型式 另外’在本發明中是在真正壓著時進行 起部和電極接合，但是由於電極材質亦有不金二=突 情况。在此種情況，假如使用彈性變形之铲人从办 口之 4 ’即使由於熱或濕度使接著劑膨脹時， =^邛 121為突起部和電
第18頁 478080 五、發明說明（16) 極之間不會有間隙，可以使兩者經常壓接，所以可以保持 良好之電連接。 另外，以上之說明是在晶片侧形成有可彈性變形或塑性 變形之突起部之態樣，但是在本發明中，彈性變形或塑性 變形之突起部並不只限於晶片側，亦可以形成在基板側， 或晶片側和基板側雙方。當形成在雙方之情況時，如前所 述，本發明中之「電極」在技術概念包含可彈性或塑性變 形之突起部。 [產業上之利用可能性] 依照本發明之晶片安裝方法及裝置時，只控制晶片之下 降高度，就可以不會產生衝擊，而且可以自然和平順的吸 收基板之尺寸之變化，可以迅速的達成指定之壓著狀態， 用來使晶片接合在基板，用以達成指定之壓著狀態所需要 之時間可以大幅的縮短，生產效率可以大幅的提高。本發 明之工程適於使大量之晶片連續的接合到基板，特別是利 用使暫時接合工程和真正接合工程分離之壓接工程，可以 使工程全體之間歇時間大幅的縮短，可以顯著的提高生產 效率。本發明不論晶片或基板之種類，可以適用在用以求 得此種間歇時間之縮短和生產效率之提高之壓接工程。 [元件編號之說明] 1 晶片安裝裝置 2 晶片 3 壓接工具 4 頭部
\\312\2d-code\90-03\89128116.ptd 第19頁 478080 五、發明說明（17) 5 1¾ 度 控 制 裝 置 6 避 開 機 構 20 基 板 22 突 起 部 23 基 板 電 極 24 接 著 劑 25 圓 角 31 暫 時 接 合 裝 置 32 真 正 接 合 裝 置
C:\2D-CODE\90-03\89128116.ptd 第20頁 478080 案號 89128116 年月曰 修正 圖式簡單說明 圖1是本發明之一實施態樣之晶片安裝裝置之概略構造 圖。 圖2是用來表示本發明之一實施態樣之晶片安裝方法之 晶片安裝前之狀悲的概略側面圖。 圖3是用來表示突起部和基板之電極接觸後之狀態的概 略縱向剖面圖。 圖4是用來表示使突起部彈性變形壓著在電極之狀態的 概略縱向剖面圖。 圖5是用來表示從圖4之狀態將晶片更進一步壓入之狀態 的概略縱向剖面圖。 圖6是用來表示使暫時接合工程和真正接合工程分離之 情況之一實例的概略構造圖。 圖·7A和7B是用來將接著劑塗布在基板全面之情況之壓著 工程的概略構造圖。 圖8是用來表示圖1之裝置中之避開一定以上之壓力之機 構部之變化例的概略構造圖。 圖9是用來表示習知之壓著工程的概略構造圖。
89128116.ptc 第21頁

Claims (1)

  1. ^/ουου 六、申請專利範圍 1 · 一種晶片安裝方法，並 方形成可彈性或塑性變形2=在晶片和基板之至少一 極，對基板預先附加接著劑大，：：在另外-方形成電 突起部壓著在電極，和使 阳片+接近基板，使上述之 展開，在突起部之壓著到11接著劑在晶片和基板之間 部之高度，利用突起部之彈:’控制用以保持晶片之頭 和電極之間之壓著狀態之變化s。J性變形用來吸收突起部 2·如申請專利範園第丨 先在基板上塗布接著劑或符曰曰:衣方法’其中經由預 之接著劑，當使上述之晶；來使基板具有上述 之周圍。 吏述之接著劑展開在該突起部和電極 3 ·如申請專利範圍第1 突起部由可彈性變开彡之之/日/女裝方法，其中上述之 極時，利用突起部‘彈；當！突起部壓著到電 之壓著狀態之變化，和使ϋ ^ f ^突起部和電極之間 極之周圍，在突起邱壓其★接者劑展開在突起部和電 , I 4反者在電極之期間，利用穿缸卹夕踩 性力，保持該壓著狀態和。 動。 及叹日日片舁基板間之距離之變 4 ·如申請專利範圍第丨 甘由益土 ^^ ^^^m,；；", A „5θ^ΰ'^ 置，控制該頭部之高度。 在母一個曰曰片之安裝位 5.如申請專利範圍第丨 接著劑#用Λ綠儿士 只心日日片女衣方法，其中上述之 用在硬化時具有收縮特性之接著劑，在暫時接合 第22頁 C:\2D-CODE\90-03\89128116.ptd "T / ουου 六、申請專利範圍 述突起部和電極之麼著和接二 者d更化之真正妾者劑之展開， 爐。 口…用加熱壚或/和紫外線照射 6. -種晶片安裴裝置，其特徵是 :頭部’用來保持形成有可塑：:至少可控制高度 極，·和載物台，用 2性、交形之突起部或電 先附加有接著劑之基板；具備Ϊί:::或；性變形 晶片壓著在上述之基板時 構’當上述之 壓力之情況，使上述之δ§却分生大於預疋之壓力之不良 7·如申請專利範之=反 暫時接合裝置部，且備有、 ^ ^ 八中組合有： 板；和真正接合事置：Γ繼時接合晶片和基 射之接合裝置。 /、備有利用加熱或/和紫外線照 直8正；ΓΠ:;圍第7項之晶片安裝裝置，其中上述之 » , ° g ^ ^利用加熱或/和紫外線照射之接合裝 置〃數目夕於上述之暫時接合裝置部之頭部。
    第23頁
TW089128116A 2000-01-14 2000-12-28 Method and device for chip mounting TW478080B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000006560 2000-01-14

Publications (1)

Publication Number Publication Date
TW478080B true TW478080B (en) 2002-03-01

Family

ID=18535072

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089128116A TW478080B (en) 2000-01-14 2000-12-28 Method and device for chip mounting

Country Status (4)

Country Link
EP (1) EP1255293A1 (zh)
JP (1) JP4768188B2 (zh)
TW (1) TW478080B (zh)
WO (1) WO2001052317A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH697279B1 (de) 2004-12-06 2008-07-31 Oerlikon Assembly Equipment Ag Verfahren für die Montage eines Halbleiterchips auf einem Substrat.
JP4835406B2 (ja) * 2006-11-24 2011-12-14 富士通株式会社 実装構造体とその製造方法および半導体装置とその製造方法
JP2011082379A (ja) * 2009-10-08 2011-04-21 Hitachi High-Technologies Corp 本圧着装置及び本圧着方法
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same
KR101734881B1 (ko) * 2015-08-20 2017-05-16 한국생산기술연구원 반도체칩 접합방법 및 이를 이용하여 접합된 반도체칩

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225934A (ja) * 1990-01-31 1991-10-04 Nec Corp 半導体集積回路素子の接続方法
JPH0494553A (ja) * 1990-08-10 1992-03-26 Nippon Steel Corp ボンディング装置
JP2841846B2 (ja) * 1990-11-14 1998-12-24 松下電器産業株式会社 Ｉｃ半導体素子の接合方法
JP3341855B2 (ja) * 1993-02-08 2002-11-05 東レエンジニアリング株式会社 ワーク位置決めステージ装置及びそれにおける制御パラメータの補正更新方法並びにチップボンディング装置
JP2793766B2 (ja) * 1993-12-27 1998-09-03 株式会社ピーエフユー 導電ペースト転写方法
JP2830734B2 (ja) * 1994-04-04 1998-12-02 松下電器産業株式会社 配線基板とその製造方法
JP3333355B2 (ja) * 1995-06-29 2002-10-15 株式会社東芝 半導体装置
JP2770821B2 (ja) * 1995-07-27 1998-07-02 日本電気株式会社 半導体装置の実装方法および実装構造
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
JPH10173007A (ja) * 1996-12-11 1998-06-26 Mitsubishi Electric Corp ベアチップ搭載装置
JP3058409B2 (ja) * 1998-01-05 2000-07-04 日本電気株式会社 半導体チップの実装方法および実装構造
JPH11251363A (ja) * 1998-03-03 1999-09-17 Olympus Optical Co Ltd フリップチップ実装方法及びフリップチップ実装構造
JP3412499B2 (ja) * 1998-03-17 2003-06-03 松下電器産業株式会社 電子部品の熱圧着装置および熱圧着方法
JP3497078B2 (ja) * 1998-03-31 2004-02-16 株式会社日立ハイテクインスツルメンツ ダイボンダ

Also Published As

Publication number Publication date
EP1255293A1 (en) 2002-11-06
JP4768188B2 (ja) 2011-09-07
WO2001052317A1 (fr) 2001-07-19

Similar Documents

Publication Publication Date Title
TW513735B (en) Method for mounting component
TW447110B (en) Semiconductor device and manufacturing method thereof
JP3717899B2 (ja) 半導体装置及びその製造方法
TW414936B (en) Manufacturing method of semiconductor device
TW488000B (en) Mounting method for chip
WO1997047031A1 (en) Method for mounting semiconductor chip
WO2007148724A1 (ja) 半導体デバイスの製造方法及び接着フィルム
TW200845316A (en) Flexible circuit electronic package with standoffs
TW478080B (en) Method and device for chip mounting
TW454285B (en) Semiconductor device and method for manufacturing same
US7662664B2 (en) Electronic circuit in a package-on-package configuration and method for producing the same
KR20070103185A (ko) 이방성 도전 필름 및 이를 이용한 전자부품의 실장방법
CN101326637A (zh) 电子部件和热传导部件的制造方法以及电子部件用热传导部件的安装方法
TWI339426B (en) Gel-joint encapsulated integrated circuit and a substrate structure are provided
US20030009876A1 (en) Method and device for chip mounting
US6008072A (en) Tape automated bonding method
TW563215B (en) Mounting method and device for material to be junctioned having bumps
KR101285299B1 (ko) 후면전극형 태양전지 모듈 및 그 제조방법
JP3712851B2 (ja) 電子部品およびその製造方法
CN113690149A (zh) 一种芯片键合结构、方法及设备
JP3591854B2 (ja) 回路基板製造法
TWI297584B (en) Method of soldering electronic component having solder bumps to substrate
JP2002141373A (ja) 半導体実装方法および半導体実装装置
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JP3678094B2 (ja) 半導体電子部品

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent