JP3678094B2 - 半導体電子部品 - Google Patents
半導体電子部品 Download PDFInfo
- Publication number
- JP3678094B2 JP3678094B2 JP34944999A JP34944999A JP3678094B2 JP 3678094 B2 JP3678094 B2 JP 3678094B2 JP 34944999 A JP34944999 A JP 34944999A JP 34944999 A JP34944999 A JP 34944999A JP 3678094 B2 JP3678094 B2 JP 3678094B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- semiconductor
- insulating
- metal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＳＰとか、ＴＳＯＰと呼ばれている半導体電子部品に関するものであり、特に、半導体チップの着設された絶縁基板と半導体チップとを、金属線を用いたワイヤーボンディングによって電気的に接続している半導体電子部品に関するものである。
【０００２】
【従来の技術】
従来、例えば、図４に示すように、絶縁性フィルムやプラスチック板、あるいは、セラミックス板などの絶縁基板１の上面に導通配線２を配設し、その上面に絶縁性の接着剤であるダイ付け剤３を塗布して半導体チップ４を着設し、同半導体チップ４のチップ電極５と、絶縁基板１上面の導通配線２とを、金やアルミなどの金属線６で接続し、モールド樹脂７で半導体チップ４を密封して構成した半導体電子部品Ｓが存在している。
【０００３】
絶縁基板１の裏面側には、外部接続端子となる半田ボール８を配設しており、同半田ボール８はそれぞれ導通配線２と導通され、半導体電子部品Ｓの配設される回路基板と半導体チップ４との電気的な導通をとるとともに、同回路基板への着設手段とすべく構成されている。
【０００４】
近年になって、半導体電子部品Ｓの小型化・薄型化の要求が高まってくるとともに、製造技術の向上及び使用部材の改良によって半導体電子部品Ｓは急速に小型化・薄型化されている。
【０００５】
図５は小型化・薄型化の技術進歩の状態を模式的に示したものである。（ａ）は小型化・薄型化前の状態を示しており、（ｂ）は小型化・薄型化された状態を示しているものである。技術の進歩によって、半導体チップ４が小型化・薄型化されるとともに、絶縁基板が小型化・薄型化され、かつ、使用される導通配線２、ダイ付け剤３、金属線６、半田ボール８もそれぞれ小型化・薄型化・少量化されている。
【０００６】
特に、より薄型化するために、モールド樹脂７によるモールド部分の厚みは、可能な限り薄く成形加工されるようになっている。その場合、ただ単にモールド樹脂７の使用量を削減するだけでなく、モールドの厚みを可能な限り薄く加工することができるように、半導体チップ４上面に突出状態に形成される金属線６のループの高さを極力低く抑えた低ループと呼ばれる手法がとられることが多くなっている。
【０００７】
さらに、絶縁基板１の基板サイズをどんどん小さくしたことによって、絶縁基板１の導通配線２上に圧着される金属線６の圧着位置が、半導体チップ４に極めて近い場所に設けられた短ループと呼ばれる手法がとられることが多くなっている。
【０００８】
【発明が解決しようとする課題】
上述したように、金属線によるワイヤーボンディングにおいて、低ループ及び短ループという手法を用いることによって、金属線は半導体チップの極めて近傍に位置することとなり、次工程であるモールド樹脂による密封封止工程に搬送する途中や、モールド加工時に金属線が変形して半導体チップの角部や側面部と接触し、その状態においてモールド樹脂で封止されることによりショートを生起することとなって、歩留まりを低下させることとなっていた。
【０００９】
【課題を解決するための手段】
上記の問題点を解決すべく、請求項１に記載した発明では、絶縁基板のチップ配設部に半導体チップを着設し、同半導体チップのチップ電極と絶縁基板の導通配線とを金属線で接続し、半導体チップを密封封止して形成される半導体電子部品において、チップ配設部に着設した半導体チップを熱収縮チューブからなる円筒壁で囲繞し、かつ、同円筒壁を熱収縮させることにより半導体チップ側面に絶縁コートを施したことを特徴とする半導体電子部品を提供せんとするものである。
【００１１】
請求項２に記載した発明では、チップ配設部に着設した半導体チップのチップ電極に金属バンプを形成した後、同半導体チップに絶縁塗料を塗布し、半導体チップに絶縁コートを施したことを特徴とする半導体電子部品を提供せんとするものである。
【００１２】
熱収縮チューブからなる円筒壁、または、絶縁塗料により、半導体チップの側面または全面に絶縁コートを施すことによって、ワイヤーボンディングに用いた金属線が半導体チップと接触してショートを生起することを防止することができる。
【００１３】
【発明の実施の形態】
本発明は、絶縁基板のチップ配設部に半導体チップを着設し、同半導体チップのチップ電極と絶縁基板の導通配線とを金属線で接続し、半導体チップを密封封止して形成される半導体電子部品において、半導体チップのチップ電極と絶縁基板の導通配線とを金属線を用いたワイヤーボンディングによって接続する前に、半導体チップを絶縁性の材料で絶縁コートした半導体電子部品である。
【００１４】
特に、絶縁性の材料によるコーティング作業の際にチップ電極が汚染されることがないコーティング方法を用いることによって、ワイヤーボンディングの際にチップ電極と金属線との接合不良が生じることを防止しているものである。
【００１５】
以下において、実施例を示しながら詳細な説明を行う。以下の説明中使用する符号において、「従来の技術」の項で使用した符号と同一符号のものは同一の構成物を示している。
【００１６】
【実施例】
＜第１実施例＞
図１は第１実施例の半導体電子部品の製造途中を示すものである。符号１は絶縁基板であり、同絶縁基板１上に導通配線２を施し、同導通配線２上面に絶縁性のダイ付け剤３を塗布し、半導体チップ４を着設している。
【００１７】
半導体チップ４の着設後、同半導体チップ４を熱収縮チューブからなる円筒壁９で囲繞する。熱収縮チューブとしては、株式会社フジクラ（本社：東京都江東区木場１−５−１）のＦチューブ（商品名）、型式ＦＮＥを使用した。ただし、これに限定するものではなく、後述するように熱収縮することによって半導体チップ４を被覆することができるものであればどのような熱収縮チューブを使用してもよい。
【００１８】
熱収縮チューブの寸法的な条件としては、熱収縮前の内径をＬとすると、同内径Ｌが被覆される半導体チップ４の対角線の長さより大きければよい。すなわち、半導体チップ４が略矩形状であって、短辺をａ、長辺をｂとすると、Ｌ＞（ａ2 ＋ｂ2 ）1/2 という関係を満たしていればよい。
【００１９】
ただし、熱収縮後の熱収縮チューブの内径をL'とすると、同内径L'が、半導体チップ４の長辺の長さｂよりも短くなる程度、すなわち、L'＜ｂの条件を満たさなければ、熱収縮後、半導体チップ４を完全に被覆することはできない。半導体チップ４を完全に被覆することはできない場合には、円筒壁９が導通配線２上に存在することとなって、金属線６によるワイヤーボンディングの障害となり、金属線６の接合不良を生起することとなる。
【００２０】
また逆に、熱収縮後の内径L'が、半導体チップ４と比較してあまりにも小さくなりすぎると、半導体チップ４に応力が生起され、半導体チップ４自体が破損しやすくなり、製品の信頼性を低下させるという不良を生起しやすい。
【００２１】
熱収縮チューブの内径が上述した条件を満たすべく熱収縮チューブを選択していることによって、同熱収縮チューブを円筒壁９として使用した場合には、半導体チップ４が存在することによって円筒壁９の収縮は通常の収縮率の40〜60％程度までしか収縮することができない。
【００２２】
従って、本実施例で使用している熱収縮チューブは縦方向に最大で約10％程度収縮するが、実際には縦方向には４〜６％程度しか収縮することができない。
【００２３】
そこで、本実施例では、熱収縮チューブの高さ寸法は、半導体チップ４の高さをｈとすると、熱収縮後の高さがｈ〜1.2 ×ｈ程度となるように、熱収縮前では1.05×ｈ〜1.25×ｈ程度としている。
【００２４】
上述した条件を満たす熱収縮チューブからなる円筒壁９によって、図１（ａ）に示すように半導体チップ４を囲繞した後、ヒーターによって加熱することにより円筒壁９を熱収縮させる。本実施例では最高温度を約100 ℃とした電気炉に通すことによって熱収縮させている。このとき、約100 ℃程度までしか加熱しないことによって、チップ電極５部分が変質することはなく、後述する金属線６によるワイヤーボンディングにおいて、接合不良が生じることを防止することができる。
【００２５】
円筒壁９が熱収縮することによって、図１（ｂ）に示すように、半導体チップ４は隙間なく円筒壁９によって被覆され、同半導体チップ４側面を絶縁コートすることができる。また、熱収縮の際に、半導体チップ４より上方に突出している円筒壁９部分は、軟化することによって半導体チップ上面に被さるような状態となり、同半導体チップ４の上面端縁を完全に被覆することができる。
【００２６】
従って、その後に行われる金属線６によるワイヤーボンディングにおいて、同金属線６が半導体チップ４と直接的に接触するおそれはなく、また、ワイヤーボンディング後に金属線６が変形しても、半導体チップ４が熱収縮した円筒壁９によって被覆されていることにより、金属線６と半導体チップ４とが直接的に接触するおそれがなく、ショートの発生を防止することができる。
【００２７】
＜第２実施例＞
図２は第２実施例の半導体電子部品の製造途中を示すものである。符号１は絶縁基板であり、同絶縁基板１上に導通配線２を施し、同導通配線２上面に絶縁性のダイ付け剤３を塗布し、半導体チップ４を着設している。符号８は回路基板との接続を行う半田ボールである。符号５は半導体チップ４の上面に配設されたチップ電極であり、符号10は同チップ電極をカバーしている保護層である。
【００２８】
通常、半導体チップ４の上面は、図２に示すように、チップ電極５部分において、同チップ電極５を保護すべく配設された保護層10が突出した状態となっている。
【００２９】
従って、図２（ａ）に示すように、半導体チップ４の上面に同半導体チップ４と略同一なカバーチップ11を重ねると、チップ電極５は保護層10とカバーチップ11とによって封止された状態となるとともに、半導体チップ４とカバーチップ11との間に保護層10の突出分だけのチップ間隙間12が形成される。
【００３０】
本実施例において、カバーチップ11には、半導体チップ４の製造工程で不良として除去された不良半導体チップを使用している。不良半導体チップはその表面に凹凸が少ないため、半導体チップ４上面に重ねた際に、隙間を生起することなく確実にチップ電極５を封止することができるからである。
【００３１】
カバーチップ11は不良半導体チップからなるものに限定するものではなく、凹凸の少ない表面を有する板状体、例えばガラス板やセラミックス板などを使用してもよく、さらには、別途平滑化処理を施すことによって凹凸を少なくしたものを使用してもよい。
【００３２】
また、カバーチップ11は、半導体チップ４上面のチップ電極５部分を全て覆い尽くせる形状となっていればよく、必ずしも半導体チップ４と同一形状である必要はない。
【００３３】
上述したように、半導体チップ４の上面にカバーチップ11を重ねた後、カバーチップ11上面より絶縁塗料13を所要量だけ滴下する。滴下された絶縁塗料13は、カバーチップ11の上面を伝って広がることにより同カバーチップ11の端に達し、次いでカバーチップ11の側面を伝って下方に垂れ下がっていく。カバーチップ11の上面には、絶縁塗料13が四方に満遍なく広がりやすいように適宜の傾斜面や誘引溝などを形成してもよい。
【００３４】
カバーチップ11の側面を垂れ下がった絶縁塗料13は、カバーチップ11と半導体チップ４とによって形成されるチップ間隙間12に達し、毛細管現象によって同チップ間隙間12に滲み入ることとなる。
【００３５】
チップ間隙間12が絶縁塗料13で満たされると、絶縁塗料13は半導体チップ４側面を伝って下方に垂れ下がっていく。
【００３６】
半導体チップ４の下端まで絶縁塗料13が垂れ下がったところでカバーチップ11を除去する。カバーチップ11が除去されることによって絶縁塗料13の供給が停止されるとともに、チップ間隙間12部分に存在する絶縁塗料13に表面張力が生じることによって、絶縁塗料13がさらに広がり続けることを防止することができる。
【００３７】
その後、絶縁塗料13を固化させるべくヒーターによって加熱することにより、半導体チップ４を被覆する絶縁皮膜13' を形成することができる。このように絶縁塗料13を塗布し、絶縁被膜13' を形成することによって、半導体チップ４のチップ電極５を避けながら絶縁コートを行うことができる。
【００３８】
従って、チップ電極５部分が絶縁塗料13によって汚染されるおそれはなく、図２（ｂ）に示すように、その後に行われる金属線６によるチップ電極５と導通配線２とのワイヤーボンディングにおいて、チップ電極５あるいは導通配線２で接合不良が生じることを防止することができる。
【００３９】
また、ワイヤーボンディング後に金属線６が変形しても、半導体チップ４が絶縁被膜13' によって被覆されていることにより、金属線６と半導体チップ４とが直接的に接触するおそれがなく、ショートの発生を防止することができる。
【００４０】
本実施例では、絶縁塗料13にはエポキシを主成分とするものを使用した。しかし、これに限定するものではなく、絶縁性を有している液体であって、加熱あるいは紫外線照射などの適宜の方法によって被膜を形成できるものであれば、どのようなものを使用してもよい。
【００４１】
＜第３実施例＞
図３は第３実施例の半導体電子部品の製造途中を示すものである。符号１は絶縁基板であり、同絶縁基板１上に導通配線２を施し、同導通配線２上面に絶縁性のダイ付け剤３を塗布し、半導体チップ４を着設している。符号８は回路基板との接続を行う半田ボールである。符号５は半導体チップ４の上面に配設されたチップ電極であり、符号10は同チップ電極をカバーしている保護層である。
【００４２】
半導体チップ４の着設後、チップ電極５に金属バンプ14を形成する。本実施例では、金属バンプ14には金属線６の材料と同じ金を使用している。ただし、金に限定するものではなく、それ以外の金属や半田などの合金によって形成してもよい。
【００４３】
金属バンプ14の形成は、金属線６によるワイヤーボンディングを行うためのワイヤーボンダー（図示せず）を用いて行っており、同ワイヤーボンダーでチップ電極５部分に金属線６を接続し、通常であれば金属線６を引き延ばすところ、金属線６を切断することによって金属バンプ14としている。
【００４４】
図３（ａ）に示すように、半導体チップ４の全チップ電極５に金属バンプ14を形成した後、半導体チップ４上面に絶縁塗料13を滴下する。
【００４５】
チップ電極５部分には金属バンプ14が形成されていることによって、金属バンプ14部分は高く盛り上がっており、滴下された絶縁塗料13は同金属バンプ14を避けるように流れ広がって半導体チップ４上面の端縁まで達し、次いで、半導体チップ４の側面を伝って垂れ下がることによって、半導体チップ４全面に絶縁塗料13を塗布することができる。
【００４６】
半導体チップ４に滴下する絶縁塗料13の滴下量は、絶縁塗料13が半導体チップ４の上面及び側面を覆う程度の量としている。
【００４７】
所定時間放置し、絶縁塗料13が半導体チップ４の側面を覆った後、絶縁塗料13を固化させるべくヒーターにより加熱することによって、半導体チップ４を被覆する絶縁皮膜13' を形成することができる。従って、金属バンプ14の上部のみを露出させ、同金属バンプ14以外の部分には絶縁コートを施した状態とすることができる。
【００４８】
その後、上述したワイヤーボンダーによって、図３（ｂ）に示すように、金属バンプ14の上端に金属線６の一端を接合させて、導通配線２とのワイヤーボンディングを行う。
【００４９】
金属バンプ14は、絶縁塗料13により汚染されていないことによって、容易に金属線６との接合を行うことができる。特に、金属バンプ14と金属線６とを同一材質としておくことによって、より接合しやすくすることができる。
【００５０】
半導体チップ４に絶縁皮膜13' による絶縁コートが施されていることによって、ワイヤーボンディング後に金属線６が変形しても、金属線６と半導体チップ４とが直接的に接触するおそれがなく、ショートの発生を防止することができる。
【００５１】
本実施例においても、絶縁塗料13にはエポキシを主成分とするものを使用しているが、これに限定するものではなく、絶縁性を有している液体であって、加熱あるいは紫外線照射などの適宜の方法によって被膜を形成することができるものであれば、どのようなものを使用してもよい。
【００５２】
上述してきた３タイプの実施例では、半導体チップ４をダイ付け剤３によって絶縁基板１に着設しているものについて説明したが、ダイ付け剤３によって着設したものに限定しているものではなく、ワイヤーボンディングによるチップ電極５と導通配線２との接続をおこなう半導体電子部品であれば、どのようなものに応用してもよい。
【００５３】
【発明の効果】
請求項１及び請求項２に記載の本発明によれば、チップ配設部に着設した半導体チップを熱収縮チューブからなる円筒壁で囲繞し、かつ、同円筒壁を熱収縮させることにより、または、チップ配設部に着設した半導体チップのチップ電極に金属バンプを形成した後、同半導体チップに絶縁塗料を塗布することにより、半導体チップに絶縁コートを施したことによって、ワイヤーボンディング後に金属線が変形しても、同金属線と半導体チップとが直接的に接触することを防止することができ、ショートの発生にともなう歩留まりの低下を防止して、生産性を向上させることができる。
【００５４】
特に、チップ電極部を汚染することなく半導体チップに絶縁コートを施すことができるので、ワイヤーボンディングの際にチップ電極部において金属線の接続不良が発生することも防止することができる。
【図面の簡単な説明】
【図１】第１実施例を説明する説明図である。
【図２】第２実施例を説明する説明図である。
【図３】第３実施例を説明する説明図である。
【図４】従来の半導体電子部品の一部切欠斜視図である。
【図５】半導体電子部品の技術革新の状況を説明する説明図である。
【符号の説明】
１ 絶縁基板
２ 導通配線
３ ダイ付け剤
４ 半導体チップ
５ チップ電極
６ 金属線
７ モールド樹脂
８ 半田ボール
９ 円筒壁
10 保護層
11 カバーチップ
13 絶縁塗料
14 金属バンプ
【発明の属する技術分野】
本発明は、ＣＳＰとか、ＴＳＯＰと呼ばれている半導体電子部品に関するものであり、特に、半導体チップの着設された絶縁基板と半導体チップとを、金属線を用いたワイヤーボンディングによって電気的に接続している半導体電子部品に関するものである。
【０００２】
【従来の技術】
従来、例えば、図４に示すように、絶縁性フィルムやプラスチック板、あるいは、セラミックス板などの絶縁基板１の上面に導通配線２を配設し、その上面に絶縁性の接着剤であるダイ付け剤３を塗布して半導体チップ４を着設し、同半導体チップ４のチップ電極５と、絶縁基板１上面の導通配線２とを、金やアルミなどの金属線６で接続し、モールド樹脂７で半導体チップ４を密封して構成した半導体電子部品Ｓが存在している。
【０００３】
絶縁基板１の裏面側には、外部接続端子となる半田ボール８を配設しており、同半田ボール８はそれぞれ導通配線２と導通され、半導体電子部品Ｓの配設される回路基板と半導体チップ４との電気的な導通をとるとともに、同回路基板への着設手段とすべく構成されている。
【０００４】
近年になって、半導体電子部品Ｓの小型化・薄型化の要求が高まってくるとともに、製造技術の向上及び使用部材の改良によって半導体電子部品Ｓは急速に小型化・薄型化されている。
【０００５】
図５は小型化・薄型化の技術進歩の状態を模式的に示したものである。（ａ）は小型化・薄型化前の状態を示しており、（ｂ）は小型化・薄型化された状態を示しているものである。技術の進歩によって、半導体チップ４が小型化・薄型化されるとともに、絶縁基板が小型化・薄型化され、かつ、使用される導通配線２、ダイ付け剤３、金属線６、半田ボール８もそれぞれ小型化・薄型化・少量化されている。
【０００６】
特に、より薄型化するために、モールド樹脂７によるモールド部分の厚みは、可能な限り薄く成形加工されるようになっている。その場合、ただ単にモールド樹脂７の使用量を削減するだけでなく、モールドの厚みを可能な限り薄く加工することができるように、半導体チップ４上面に突出状態に形成される金属線６のループの高さを極力低く抑えた低ループと呼ばれる手法がとられることが多くなっている。
【０００７】
さらに、絶縁基板１の基板サイズをどんどん小さくしたことによって、絶縁基板１の導通配線２上に圧着される金属線６の圧着位置が、半導体チップ４に極めて近い場所に設けられた短ループと呼ばれる手法がとられることが多くなっている。
【０００８】
【発明が解決しようとする課題】
上述したように、金属線によるワイヤーボンディングにおいて、低ループ及び短ループという手法を用いることによって、金属線は半導体チップの極めて近傍に位置することとなり、次工程であるモールド樹脂による密封封止工程に搬送する途中や、モールド加工時に金属線が変形して半導体チップの角部や側面部と接触し、その状態においてモールド樹脂で封止されることによりショートを生起することとなって、歩留まりを低下させることとなっていた。
【０００９】
【課題を解決するための手段】
上記の問題点を解決すべく、請求項１に記載した発明では、絶縁基板のチップ配設部に半導体チップを着設し、同半導体チップのチップ電極と絶縁基板の導通配線とを金属線で接続し、半導体チップを密封封止して形成される半導体電子部品において、チップ配設部に着設した半導体チップを熱収縮チューブからなる円筒壁で囲繞し、かつ、同円筒壁を熱収縮させることにより半導体チップ側面に絶縁コートを施したことを特徴とする半導体電子部品を提供せんとするものである。
【００１１】
請求項２に記載した発明では、チップ配設部に着設した半導体チップのチップ電極に金属バンプを形成した後、同半導体チップに絶縁塗料を塗布し、半導体チップに絶縁コートを施したことを特徴とする半導体電子部品を提供せんとするものである。
【００１２】
熱収縮チューブからなる円筒壁、または、絶縁塗料により、半導体チップの側面または全面に絶縁コートを施すことによって、ワイヤーボンディングに用いた金属線が半導体チップと接触してショートを生起することを防止することができる。
【００１３】
【発明の実施の形態】
本発明は、絶縁基板のチップ配設部に半導体チップを着設し、同半導体チップのチップ電極と絶縁基板の導通配線とを金属線で接続し、半導体チップを密封封止して形成される半導体電子部品において、半導体チップのチップ電極と絶縁基板の導通配線とを金属線を用いたワイヤーボンディングによって接続する前に、半導体チップを絶縁性の材料で絶縁コートした半導体電子部品である。
【００１４】
特に、絶縁性の材料によるコーティング作業の際にチップ電極が汚染されることがないコーティング方法を用いることによって、ワイヤーボンディングの際にチップ電極と金属線との接合不良が生じることを防止しているものである。
【００１５】
以下において、実施例を示しながら詳細な説明を行う。以下の説明中使用する符号において、「従来の技術」の項で使用した符号と同一符号のものは同一の構成物を示している。
【００１６】
【実施例】
＜第１実施例＞
図１は第１実施例の半導体電子部品の製造途中を示すものである。符号１は絶縁基板であり、同絶縁基板１上に導通配線２を施し、同導通配線２上面に絶縁性のダイ付け剤３を塗布し、半導体チップ４を着設している。
【００１７】
半導体チップ４の着設後、同半導体チップ４を熱収縮チューブからなる円筒壁９で囲繞する。熱収縮チューブとしては、株式会社フジクラ（本社：東京都江東区木場１−５−１）のＦチューブ（商品名）、型式ＦＮＥを使用した。ただし、これに限定するものではなく、後述するように熱収縮することによって半導体チップ４を被覆することができるものであればどのような熱収縮チューブを使用してもよい。
【００１８】
熱収縮チューブの寸法的な条件としては、熱収縮前の内径をＬとすると、同内径Ｌが被覆される半導体チップ４の対角線の長さより大きければよい。すなわち、半導体チップ４が略矩形状であって、短辺をａ、長辺をｂとすると、Ｌ＞（ａ2 ＋ｂ2 ）1/2 という関係を満たしていればよい。
【００１９】
ただし、熱収縮後の熱収縮チューブの内径をL'とすると、同内径L'が、半導体チップ４の長辺の長さｂよりも短くなる程度、すなわち、L'＜ｂの条件を満たさなければ、熱収縮後、半導体チップ４を完全に被覆することはできない。半導体チップ４を完全に被覆することはできない場合には、円筒壁９が導通配線２上に存在することとなって、金属線６によるワイヤーボンディングの障害となり、金属線６の接合不良を生起することとなる。
【００２０】
また逆に、熱収縮後の内径L'が、半導体チップ４と比較してあまりにも小さくなりすぎると、半導体チップ４に応力が生起され、半導体チップ４自体が破損しやすくなり、製品の信頼性を低下させるという不良を生起しやすい。
【００２１】
熱収縮チューブの内径が上述した条件を満たすべく熱収縮チューブを選択していることによって、同熱収縮チューブを円筒壁９として使用した場合には、半導体チップ４が存在することによって円筒壁９の収縮は通常の収縮率の40〜60％程度までしか収縮することができない。
【００２２】
従って、本実施例で使用している熱収縮チューブは縦方向に最大で約10％程度収縮するが、実際には縦方向には４〜６％程度しか収縮することができない。
【００２３】
そこで、本実施例では、熱収縮チューブの高さ寸法は、半導体チップ４の高さをｈとすると、熱収縮後の高さがｈ〜1.2 ×ｈ程度となるように、熱収縮前では1.05×ｈ〜1.25×ｈ程度としている。
【００２４】
上述した条件を満たす熱収縮チューブからなる円筒壁９によって、図１（ａ）に示すように半導体チップ４を囲繞した後、ヒーターによって加熱することにより円筒壁９を熱収縮させる。本実施例では最高温度を約100 ℃とした電気炉に通すことによって熱収縮させている。このとき、約100 ℃程度までしか加熱しないことによって、チップ電極５部分が変質することはなく、後述する金属線６によるワイヤーボンディングにおいて、接合不良が生じることを防止することができる。
【００２５】
円筒壁９が熱収縮することによって、図１（ｂ）に示すように、半導体チップ４は隙間なく円筒壁９によって被覆され、同半導体チップ４側面を絶縁コートすることができる。また、熱収縮の際に、半導体チップ４より上方に突出している円筒壁９部分は、軟化することによって半導体チップ上面に被さるような状態となり、同半導体チップ４の上面端縁を完全に被覆することができる。
【００２６】
従って、その後に行われる金属線６によるワイヤーボンディングにおいて、同金属線６が半導体チップ４と直接的に接触するおそれはなく、また、ワイヤーボンディング後に金属線６が変形しても、半導体チップ４が熱収縮した円筒壁９によって被覆されていることにより、金属線６と半導体チップ４とが直接的に接触するおそれがなく、ショートの発生を防止することができる。
【００２７】
＜第２実施例＞
図２は第２実施例の半導体電子部品の製造途中を示すものである。符号１は絶縁基板であり、同絶縁基板１上に導通配線２を施し、同導通配線２上面に絶縁性のダイ付け剤３を塗布し、半導体チップ４を着設している。符号８は回路基板との接続を行う半田ボールである。符号５は半導体チップ４の上面に配設されたチップ電極であり、符号10は同チップ電極をカバーしている保護層である。
【００２８】
通常、半導体チップ４の上面は、図２に示すように、チップ電極５部分において、同チップ電極５を保護すべく配設された保護層10が突出した状態となっている。
【００２９】
従って、図２（ａ）に示すように、半導体チップ４の上面に同半導体チップ４と略同一なカバーチップ11を重ねると、チップ電極５は保護層10とカバーチップ11とによって封止された状態となるとともに、半導体チップ４とカバーチップ11との間に保護層10の突出分だけのチップ間隙間12が形成される。
【００３０】
本実施例において、カバーチップ11には、半導体チップ４の製造工程で不良として除去された不良半導体チップを使用している。不良半導体チップはその表面に凹凸が少ないため、半導体チップ４上面に重ねた際に、隙間を生起することなく確実にチップ電極５を封止することができるからである。
【００３１】
カバーチップ11は不良半導体チップからなるものに限定するものではなく、凹凸の少ない表面を有する板状体、例えばガラス板やセラミックス板などを使用してもよく、さらには、別途平滑化処理を施すことによって凹凸を少なくしたものを使用してもよい。
【００３２】
また、カバーチップ11は、半導体チップ４上面のチップ電極５部分を全て覆い尽くせる形状となっていればよく、必ずしも半導体チップ４と同一形状である必要はない。
【００３３】
上述したように、半導体チップ４の上面にカバーチップ11を重ねた後、カバーチップ11上面より絶縁塗料13を所要量だけ滴下する。滴下された絶縁塗料13は、カバーチップ11の上面を伝って広がることにより同カバーチップ11の端に達し、次いでカバーチップ11の側面を伝って下方に垂れ下がっていく。カバーチップ11の上面には、絶縁塗料13が四方に満遍なく広がりやすいように適宜の傾斜面や誘引溝などを形成してもよい。
【００３４】
カバーチップ11の側面を垂れ下がった絶縁塗料13は、カバーチップ11と半導体チップ４とによって形成されるチップ間隙間12に達し、毛細管現象によって同チップ間隙間12に滲み入ることとなる。
【００３５】
チップ間隙間12が絶縁塗料13で満たされると、絶縁塗料13は半導体チップ４側面を伝って下方に垂れ下がっていく。
【００３６】
半導体チップ４の下端まで絶縁塗料13が垂れ下がったところでカバーチップ11を除去する。カバーチップ11が除去されることによって絶縁塗料13の供給が停止されるとともに、チップ間隙間12部分に存在する絶縁塗料13に表面張力が生じることによって、絶縁塗料13がさらに広がり続けることを防止することができる。
【００３７】
その後、絶縁塗料13を固化させるべくヒーターによって加熱することにより、半導体チップ４を被覆する絶縁皮膜13' を形成することができる。このように絶縁塗料13を塗布し、絶縁被膜13' を形成することによって、半導体チップ４のチップ電極５を避けながら絶縁コートを行うことができる。
【００３８】
従って、チップ電極５部分が絶縁塗料13によって汚染されるおそれはなく、図２（ｂ）に示すように、その後に行われる金属線６によるチップ電極５と導通配線２とのワイヤーボンディングにおいて、チップ電極５あるいは導通配線２で接合不良が生じることを防止することができる。
【００３９】
また、ワイヤーボンディング後に金属線６が変形しても、半導体チップ４が絶縁被膜13' によって被覆されていることにより、金属線６と半導体チップ４とが直接的に接触するおそれがなく、ショートの発生を防止することができる。
【００４０】
本実施例では、絶縁塗料13にはエポキシを主成分とするものを使用した。しかし、これに限定するものではなく、絶縁性を有している液体であって、加熱あるいは紫外線照射などの適宜の方法によって被膜を形成できるものであれば、どのようなものを使用してもよい。
【００４１】
＜第３実施例＞
図３は第３実施例の半導体電子部品の製造途中を示すものである。符号１は絶縁基板であり、同絶縁基板１上に導通配線２を施し、同導通配線２上面に絶縁性のダイ付け剤３を塗布し、半導体チップ４を着設している。符号８は回路基板との接続を行う半田ボールである。符号５は半導体チップ４の上面に配設されたチップ電極であり、符号10は同チップ電極をカバーしている保護層である。
【００４２】
半導体チップ４の着設後、チップ電極５に金属バンプ14を形成する。本実施例では、金属バンプ14には金属線６の材料と同じ金を使用している。ただし、金に限定するものではなく、それ以外の金属や半田などの合金によって形成してもよい。
【００４３】
金属バンプ14の形成は、金属線６によるワイヤーボンディングを行うためのワイヤーボンダー（図示せず）を用いて行っており、同ワイヤーボンダーでチップ電極５部分に金属線６を接続し、通常であれば金属線６を引き延ばすところ、金属線６を切断することによって金属バンプ14としている。
【００４４】
図３（ａ）に示すように、半導体チップ４の全チップ電極５に金属バンプ14を形成した後、半導体チップ４上面に絶縁塗料13を滴下する。
【００４５】
チップ電極５部分には金属バンプ14が形成されていることによって、金属バンプ14部分は高く盛り上がっており、滴下された絶縁塗料13は同金属バンプ14を避けるように流れ広がって半導体チップ４上面の端縁まで達し、次いで、半導体チップ４の側面を伝って垂れ下がることによって、半導体チップ４全面に絶縁塗料13を塗布することができる。
【００４６】
半導体チップ４に滴下する絶縁塗料13の滴下量は、絶縁塗料13が半導体チップ４の上面及び側面を覆う程度の量としている。
【００４７】
所定時間放置し、絶縁塗料13が半導体チップ４の側面を覆った後、絶縁塗料13を固化させるべくヒーターにより加熱することによって、半導体チップ４を被覆する絶縁皮膜13' を形成することができる。従って、金属バンプ14の上部のみを露出させ、同金属バンプ14以外の部分には絶縁コートを施した状態とすることができる。
【００４８】
その後、上述したワイヤーボンダーによって、図３（ｂ）に示すように、金属バンプ14の上端に金属線６の一端を接合させて、導通配線２とのワイヤーボンディングを行う。
【００４９】
金属バンプ14は、絶縁塗料13により汚染されていないことによって、容易に金属線６との接合を行うことができる。特に、金属バンプ14と金属線６とを同一材質としておくことによって、より接合しやすくすることができる。
【００５０】
半導体チップ４に絶縁皮膜13' による絶縁コートが施されていることによって、ワイヤーボンディング後に金属線６が変形しても、金属線６と半導体チップ４とが直接的に接触するおそれがなく、ショートの発生を防止することができる。
【００５１】
本実施例においても、絶縁塗料13にはエポキシを主成分とするものを使用しているが、これに限定するものではなく、絶縁性を有している液体であって、加熱あるいは紫外線照射などの適宜の方法によって被膜を形成することができるものであれば、どのようなものを使用してもよい。
【００５２】
上述してきた３タイプの実施例では、半導体チップ４をダイ付け剤３によって絶縁基板１に着設しているものについて説明したが、ダイ付け剤３によって着設したものに限定しているものではなく、ワイヤーボンディングによるチップ電極５と導通配線２との接続をおこなう半導体電子部品であれば、どのようなものに応用してもよい。
【００５３】
【発明の効果】
請求項１及び請求項２に記載の本発明によれば、チップ配設部に着設した半導体チップを熱収縮チューブからなる円筒壁で囲繞し、かつ、同円筒壁を熱収縮させることにより、または、チップ配設部に着設した半導体チップのチップ電極に金属バンプを形成した後、同半導体チップに絶縁塗料を塗布することにより、半導体チップに絶縁コートを施したことによって、ワイヤーボンディング後に金属線が変形しても、同金属線と半導体チップとが直接的に接触することを防止することができ、ショートの発生にともなう歩留まりの低下を防止して、生産性を向上させることができる。
【００５４】
特に、チップ電極部を汚染することなく半導体チップに絶縁コートを施すことができるので、ワイヤーボンディングの際にチップ電極部において金属線の接続不良が発生することも防止することができる。
【図面の簡単な説明】
【図１】第１実施例を説明する説明図である。
【図２】第２実施例を説明する説明図である。
【図３】第３実施例を説明する説明図である。
【図４】従来の半導体電子部品の一部切欠斜視図である。
【図５】半導体電子部品の技術革新の状況を説明する説明図である。
【符号の説明】
１ 絶縁基板
２ 導通配線
３ ダイ付け剤
４ 半導体チップ
５ チップ電極
６ 金属線
７ モールド樹脂
８ 半田ボール
９ 円筒壁
10 保護層
11 カバーチップ
13 絶縁塗料
14 金属バンプ
Claims (2)
- 絶縁基板(1)のチップ配設部に半導体チップ(4)を着設し、同半導体チップ(4)のチップ電極(5)と絶縁基板(1)の導通配線(2)とを金属線(6)で接続し、半導体チップ(4)を密封封止して形成される半導体電子部品において、チップ配設部に着設した半導体チップ(4)を熱収縮チューブからなる円筒壁(9)で囲繞し、かつ、同円筒壁(9)を熱収縮させることにより半導体チップ(4)側面に絶縁コートを施したことを特徴とする半導体電子部品。
- 絶縁基板(1)のチップ配設部に半導体チップ(4)を着設し、同半導体チップ(4)のチップ電極(5)と、絶縁基板(1)の導通配線(2)とを金属線(6)で接続し、半導体チップ(4)を密封封止して形成される半導体電子部品において、チップ配設部に着設した半導体チップ(4)のチップ電極(5)に金属バンプ(14)を形成した後、同半導体チップ(4)に絶縁塗料(13)を塗布し、半導体チップ(4)に絶縁コートを施したことを特徴とする半導体電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34944999A JP3678094B2 (ja) | 1999-12-08 | 1999-12-08 | 半導体電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34944999A JP3678094B2 (ja) | 1999-12-08 | 1999-12-08 | 半導体電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168132A JP2001168132A (ja) | 2001-06-22 |
| JP3678094B2 true JP3678094B2 (ja) | 2005-08-03 |
Family
ID=18403835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34944999A Expired - Fee Related JP3678094B2 (ja) | 1999-12-08 | 1999-12-08 | 半導体電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3678094B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4496241B2 (ja) * | 2007-08-17 | 2010-07-07 | 株式会社東芝 | 半導体素子とそれを用いた半導体パッケージ |
| US7911045B2 (en) | 2007-08-17 | 2011-03-22 | Kabushiki Kaisha Toshiba | Semiconductor element and semiconductor device |
-
1999
- 1999-12-08 JP JP34944999A patent/JP3678094B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001168132A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6387732B1 (en) | Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby | |
| KR100386061B1 (ko) | 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 | |
| US5715593A (en) | Method of making plastic-packaged semiconductor integrated circuit | |
| US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
| JP2005519471A (ja) | 積層ダイ半導体装置 | |
| US20090189261A1 (en) | Ultra-Thin Semiconductor Package | |
| TWI398933B (zh) | 積體電路元件之封裝結構及其製造方法 | |
| JPH1167809A (ja) | 半導体装置 | |
| JPH0455341B2 (ja) | ||
| JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| US6764877B2 (en) | Method of dissipating static electric charge from a chip assembly during a manufacturing operation | |
| JPH0815165B2 (ja) | 樹脂絶縁型半導体装置の製造方法 | |
| JP3678094B2 (ja) | 半導体電子部品 | |
| JPH07193162A (ja) | ボールグリッドアレイ半導体装置及びその実装基板 | |
| JPH0269945A (ja) | 半導体装置及びその製造方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPS61194735A (ja) | 半導体装置 | |
| JP2007081127A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2548935B2 (ja) | 封止用キヤップとこの使用方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JP2005166694A (ja) | プリモールド型半導体装置の製造方法 | |
| JPH11150208A (ja) | 半導体素子の実装方法 | |
| JP3439890B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0821641B2 (ja) | 半導体装置 | |
| JPS59107553A (ja) | 半導体装置のワイヤ−ボンデイング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040507 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050502 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110520 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |