JP4087344B2 - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法 Download PDF

Info

Publication number
JP4087344B2
JP4087344B2 JP2004052833A JP2004052833A JP4087344B2 JP 4087344 B2 JP4087344 B2 JP 4087344B2 JP 2004052833 A JP2004052833 A JP 2004052833A JP 2004052833 A JP2004052833 A JP 2004052833A JP 4087344 B2 JP4087344 B2 JP 4087344B2
Authority
JP
Japan
Prior art keywords
substrate
electronic component
support layer
electrode
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004052833A
Other languages
English (en)
Other versions
JP2005243989A (ja
Inventor
浩之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Chemical and Materials Co Ltd
Original Assignee
Nippon Steel Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Chemical Co Ltd filed Critical Nippon Steel Chemical Co Ltd
Priority to JP2004052833A priority Critical patent/JP4087344B2/ja
Publication of JP2005243989A publication Critical patent/JP2005243989A/ja
Application granted granted Critical
Publication of JP4087344B2 publication Critical patent/JP4087344B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、基板と、この基板に実装された電子部品とを備えた電子装置およびその製造方法に関する。
一般的に、パターン化された導体層を有する基板に対する半導体部品等の電子部品の実装は、以下のようにして行われる。すなわち、電子部品の電極と基板の導体層とが電気的に接続され、且つ電子部品の電極と基板の導体層との電気的接続部分が封止される。電気的接続部分の封止は、電気的接続部分を湿気や酸素等から保護するために行われる。
基板に対する電子部品の実装方法の一つに、フリップチップ実装方法がある。フリップチップ実装方法によって電子部品の実装を行う場合には、電子部品には、バンプと呼ばれる突起状の電極が形成される。フリップチップ実装方法では、電子部品は、電子部品のバンプを有する面が基板に向くように配置され、バンプと基板の導体層とが直接あるいは導電性物質を介して電気的に接続される。
電子部品が実装される基板、特に半導体部品が実装される基板において、導体層を支持する支持層の材料としては、ポリイミド樹脂や、ガラスクロスにエポキシ樹脂を含浸させた材料（以下、ガラスエポキシと言う。）等の耐熱性を有する材料が多く用いられている。
ところで、基板と、この基板に実装された電子部品とを備えた電子装置では、基板における電子部品に対向する面（以下、上面と言う。）とは反対側の面（以下、下面と言う。）に導体層を設け、この導体層に電子部品の電極を電気的に接続する場合がある。この場合、電子部品の電極と基板の下面に設けられた導体層とを電気的に接続する方法としては、基板の上面に設けられると共に電子部品の電極が接続された導体層と、基板の下面に設けられた導体層を、貫通電極（スルーホール）によって接続する方法が多く用いられている。貫通電極は、基板を貫通する孔にめっきを施したり、この孔内に導電性樹脂を埋め込んだりして形成される。
また、特許文献１には、基板に実装された電子部品の電極と基板の下面に設けられた導体層とを電気的に接続する方法として、以下の方法が記載されている。すなわち、この方法は、電子部品におけるバンプが設けられた面の上に、液晶ポリマー等よりなる絶縁性シートと金属層とを重ね合わせ、これらを加熱および加圧することによって、バンプが絶縁性シートを貫通して金属層に接続されるようにするものである。
特開平１０−３３５５２８号公報
基板に実装された電子部品の電極と基板の下面に設けられた導体層とを電気的に接続する方法のうち、貫通電極を用いる方法では、基板の構成が複雑になると共に、基板に貫通電極を形成するための繁雑な工程が必要になり、電子装置の製造コストが高くなるという問題点がある。
また、基板に実装された電子部品の電極と基板の下面に設けられた導体層とを電気的に接続する方法のうち、特許文献１に記載された方法では、電子部品の電極と基板の導体層とが熱圧着のみによって機械的に接続されるため、電子部品の電極と基板の導体層との機械的な接続の強度を十分に大きくすることが難しいという問題点がある。また、特許文献１に記載された方法では、電子部品と基板との間は接触しているだけであるため、電子部品と基板と間に隙間が生じやすく、電子部品の電極を湿気や酸素等から十分に保護することが難しいという問題点がある。
本発明はかかる問題点に鑑みてなされたものであり、その目的は、基板と、この基板に実装された電子部品とを備えた電子装置であって、電子部品の電極と、基板において電子部品の本体に対向する面とは反対側の面に設けられた導体層とを簡単に且つ強固に接続でき、且つ電子部品と基板との間の隙間を封止できるようにした電子装置およびその製造方法を提供することにある。
本発明の電子装置は、基板と、この基板に実装された電子部品とを備えている。電子部品は、基板に対向する基板対向面を有する本体と、この本体の基板対向面に設けられた電極とを含んでいる。電子部品としては、具体的には、半導体素子（半導体チップ、シリコンチップとも称される。）が例示される。基板は、電子部品の本体に対向する第１の面およびこの第１の面とは反対側の第２の面を有する絶縁性の支持層と、支持層の第２の面に配置された導体層とを含んでいる。電極は、支持層を貫通して導体層に接続されている。支持層のうち、少なくとも、電極を囲う部分は、熱可塑性樹脂によって構成されている。本発明の電子装置は、更に、支持層の第１の面の上に配置され、基板と電子部品とを接合すると共に基板と電子部品との間の隙間を封止する封止用樹脂層を備えている。
本発明の電子装置では、電子部品の電極は、基板の支持層を貫通して、支持層の第２の面に配置された導体層に接続されている。また、本発明では、封止用樹脂層によって基板と電子部品とを接合することによって、電極と導体層とが強固に接続される。また、本発明では、封止用樹脂層によって、基板と電子部品との間の隙間が封止される。
本発明の電子装置において、熱可塑性樹脂は液晶ポリマーであってもよい。また、封止用樹脂層は、熱硬化性または光硬化性の樹脂を硬化させることによって形成されたものであってもよい。
本発明の電子装置の製造方法によって製造される電子装置は、基板と、この基板に実装された電子部品とを備えている。電子部品は、基板に対向する基板対向面を有する本体と、この本体の基板対向面に設けられた電極とを含んでいる。基板は、電子部品の本体に対向する第１の面およびこの第１の面とは反対側の第２の面を有する絶縁性の支持層と、支持層の第２の面に配置された導体層とを含んでいる。電極は、支持層を貫通して導体層に接続されている。支持層のうち、少なくとも、電極を囲う部分は、熱可塑性樹脂によって構成されている。
本発明の電子装置の製造方法は、
支持層の第１の面と電子部品との間に、硬化前の絶縁性の熱硬化性または光硬化性の樹脂を介在させて、電極が第１の面と対向するように基板上に電子部品を配置する工程と、
電極が支持層を貫通して導体層に接続されるように、支持層のうち、少なくとも、熱可塑性樹脂によって構成された部分を加熱すると共に、基板および電子部品を加圧する加熱・加圧工程と、
硬化前の樹脂を加熱または光の照射によって硬化させる硬化工程と
を備えている。
本発明の電子装置の製造方法では、電子部品の電極は、基板の支持層を貫通して、支持層の第２の面に配置された導体層に接続される。また、本発明では、熱硬化性または光硬化性の樹脂を硬化させることによって、基板と電子部品とが接合されると共に基板と電子部品との間の隙間が封止される。
本発明の電子装置の製造方法において、熱可塑性樹脂は液晶ポリマーであってもよい。また、加熱・加圧工程と硬化工程は同時に行なわれてもよい。
本発明の電子装置では、電子部品の電極は、基板の支持層を貫通して、支持層の第２の面に配置された導体層に接続され、封止用樹脂層によって、基板と電子部品とが接合されると共に基板と電子部品との間の隙間が封止される。これにより、本発明によれば、電子部品の電極と、基板において電子部品の本体に対向する面とは反対側の面に設けられた導体層とを簡単に且つ強固に接続でき、且つ電子部品と基板との間の隙間を封止することができるという効果を奏する。
また、本発明の電子装置の製造方法では、電子部品の電極は、基板の支持層を貫通して、支持層の第２の面に配置された導体層に接続され、熱硬化性または光硬化性の樹脂を硬化させることによって、基板と電子部品とが接合されると共に基板と電子部品との間の隙間が封止される。これにより、本発明によれば、電子部品の電極と、基板において電子部品の本体に対向する面とは反対側の面に設けられた導体層とを簡単に且つ強固に接続でき、且つ電子部品と基板との間の隙間を封止することができるという効果を奏する。
また、本発明の電子装置の製造方法において、加熱・加圧工程と硬化工程が同時に行なわれるようにした場合には、更に、短時間で電子部品を基板に実装することができるという効果を奏する。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
始めに、図１を参照して、本発明の第１の実施の形態に係る電子装置の構成について説明する。図１は本実施の形態に係る電子装置の断面図である。図１に示したように、本実施の形態に係る電子装置１は、基板１０と、この基板１０に実装された電子部品２０とを備えている。
電子部品２０は、基板１０に対向する基板対向面２１ａおよびこの基板対向面２１ａとは反対側の面２１ｂを有する本体２１と、この本体２１の基板対向面２１ａに設けられた突起状の電極２２とを有している。電極２２は、例えば、金めっきバンプまたは金スタッドバンプである。電子部品２０は、例えば半導体素子である。
基板１０は、電子部品２０の本体２１に対向する第１の面１１ａおよびこの第１の面１１ａとは反対側の第２の面１１ｂを有する絶縁性の支持層１１と、この支持層１１の第２の面１１ｂに配置されたパターン化された導体層１２とを含んでいる。本実施の形態は、基板１０として、支持層１１の厚さが２５〜６０μｍの範囲内であるフレキシブル基板を用いる場合に適している。また、基板１０は、所定の配線パターンに従ってパターン化された導体層１２を有する配線基板であってもよい。また、図１には示していないが、支持層１１の第１の面１１ａにも配線パターン等の導体層が配置されていてもよい。支持層１１は、全体が熱可塑性樹脂によって構成されている。本実施の形態では、特に、支持層１１は、全体が、液晶ポリマーによって形成された液晶ポリマー層になっている。導体層１２は、電子部品２０の電極２２に接続される接続部１２ａを有している。
液晶ポリマー層を構成する液晶ポリマーとしては、例えばサーモトロピック液晶ポリエステルが用いられる。液晶ポリマー層の厚さは、２０〜１００μｍの範囲内であることが好ましく、２５〜６０μｍの範囲内であることがより好ましい。
導体層１２は、金属箔によって形成されている。金属箔を構成する金属は銅であることが好ましい。導体層１２の厚さは、５〜２０μｍの範囲内であることが好ましく、７〜１５μｍの範囲内であることがより好ましい。
基板１０は、例えば、以下のようにして製造することができる。すなわち、まず、液晶ポリマーよりなるフィルムと金属箔とを熱圧着する。液晶ポリマーよりなるフィルムは、液晶ポリマー層、すなわち支持層１１となる。次に、金属箔をエッチングして、導体層１２を形成する。
電子部品２０の電極２２は、支持層１１を貫通して導体層１２に接続されている。電極２２の高さは、支持層１１の厚さ以上である。
電子装置１は、更に、支持層１１の第１の面１１ａの上に配置され、基板１０と電子部品２０とを接合すると共に基板１０と電子部品２０との間の隙間を封止する封止用樹脂層３３を備えている。封止用樹脂層３３は、絶縁性の熱硬化性樹脂を加熱により硬化させることによって形成されている。図１に示した例では、封止用樹脂層３３は、支持層１１の第１の面１１ａと本体２１の面２１ａとの間に介在している。しかし、面１１ａ，２１ａ同士が接し、封止用樹脂層３３は、本体２１の側部の全周にわたって、本体２１の側部と支持層１１の第１の面１１ａとに接するように配置されていてもよい。
次に、図２ないし図４を参照して、本実施の形態に係る電子装置の製造方法について説明する。図２ないし図４は、本実施の形態に係る電子装置の製造方法における各工程を説明するため説明図である。本実施の形態に係る電子装置の製造方法では、まず、図２に示したように、基板１０は、支持層１１の第１の面１１ａが上を向き、第２の面１１ｂが支持台３０の上面に対向するようにして、支持台３０の上に載置される。支持台３０は、温度調節可能なヒーターを内蔵している。
次に、基板１０上において、電子部品２０が配置される領域に、硬化前の絶縁性の熱硬化性樹脂３２を配置する。熱硬化性樹脂３２の配置は、例えば、シリンジ３１を用いて塗布することによって行われる。なお、支持台３０の温度は、常温（室温）よりも高いが、熱硬化性樹脂３２が硬化しない程度の温度、例えば５０〜１００℃の温度になるように制御されている。これにより、基板１０は、支持台３０の上記の温度に近づくように加熱される。なお、支持台３０から基板１０へ熱は瞬時には伝わらず、また、本実施の形態における電子部品の実装工程は短時間で行われる。そのため、支持台３０と基板１０の温度は通常一致しない。従って、支持台３０の温度は、基板１０上の熱硬化性樹脂３２が流動性を保てる程度の温度であれば、熱硬化性樹脂３２の硬化温度よりも多少高く設定してもよい。
次に、図３で示したように、加熱・加圧ツール４０によって、基板１０に実装する電子部品２０を保持する。図示しないが、加熱・加圧ツール４０は、電子部品２０に接する面４０ａにおいて、複数の吸引口を有している。加熱・加圧ツール４０の内部には、吸引口に続く吸引路が設けられている。吸引路は、吸引ポンプに接続されるようになっている。そして、加熱・加圧ツール４０は、吸引ポンプによって吸引路内の気体を吸引することによって、面４０ａに電子部品２０を吸着させて電子部品２０を保持できるようになっている。
また、加熱・加圧ツール４０は、温度調節可能なヒーターを内蔵している。更に、加熱・加圧ツール４０は、垂直および水平方向に移動可能で、且つ保持した電子部品２０に対して荷重を加えることができるようになっている。
電子部品２０は、本体２１の面２１ｂが加熱・加圧ツール４０の面４０ａに接するようにして加熱・加圧ツール４０によって保持されて、電極２２が支持層１１の第１の面１１ａと対向するように基板１０の上に配置される。
次に、加熱・加圧ツール４０を降下させ、支持層１１の第１の面１１ａと電子部品２０との間に熱硬化性樹脂３２を介在させた状態で、電極２２を第１の面１１ａに接触させる。加熱・加圧ツール４０を降下させる過程で、熱硬化性樹脂３２は広がり、基板１０と電子部品２０との間にくまなく充填される。このようにして、本実施の形態では、支持層１１の第１の面１１ａと電子部品２０との間に熱硬化性樹脂３２を介在させて、電極２２が第１の面１１ａと対向するように、基板１０の上に電子部品２０を配置する。
次に、加熱・加圧ツール４０によって電子部品２０を加熱することによって、電極２２、熱硬化性樹脂３２、および支持層１１のうち、少なくとも、熱硬化性樹脂３２を介して電子部品２０の本体２１に対向する部分を、それらが所定の温度になるように加熱する。これにより、支持層１１のうち、熱硬化性樹脂３２を介して本体２１に対向する部分が、軟化または溶融する。また、本実施の形態では、加熱・加圧ツール４０によって、電子部品２０を加熱すると同時に、電子部品２０に荷重を加えることにより、基板１０および電子部品２０を加圧する。これにより、電極２２は、軟化または溶融した支持層１１を貫通して導体層１２の接続部１２ａに接続される。以下、この工程を、加熱・加圧工程と言う。
上記加熱・加圧工程において、加熱・加圧ツール４０の好ましい設定温度は、１５０〜３２０℃の範囲内であり、より好ましくは２００〜２８０℃の範囲内である。また、加圧の圧力は、４×１０７〜４×１０８Ｐａの範囲内であることが好ましく、５×１０７〜８×１０７Ｐａの範囲内とすることがより好ましい。
本実施の形態では、上記加熱・加圧工程において、熱硬化性樹脂３２が加熱されて硬化することによって、封止用樹脂層３３が形成される。すなわち、本実施の形態では、熱硬化性樹脂３２を硬化させる工程は、加熱・加圧工程と同時に行なわれる。しかし、熱硬化性樹脂３２を硬化させる工程は、加熱・加圧工程の後で行なってもよい。
また、上記加熱・加圧工程では、電極２２が導体層１２の接続部１２ａに接続されたときに、熱硬化性樹脂３２が支持層１１の第１の面１１ａと電子部品２０の本体２１の基板対向面２１ａとの間に介在するようにしてもよいし、面１１ａ，２１ａ同士が接するようにしてもよい。熱硬化性樹脂３２が面１１ａ，２１ａの間に介在するようにした場合には、封止用樹脂層３３は面１１ａ，２１ａの間に形成される。面１１ａ，２１ａ同士が接するようにした場合には、封止用樹脂層３３は、本体２１の側部の全周にわたって、本体２１の側部と支持層１１の第１の面１１ａとに接するように形成される。
加熱・加圧工程における所要時間は、０．１〜１５秒の範囲内であることが適当であるが、０．１〜５秒の範囲内であることがより好ましい。
なお、加熱・加圧工程における電極２２、熱硬化性樹脂３２および支持層１１の温度の制御は、例えば以下のようにして行う。すなわち、予め実験によって、加熱・加圧ツール４０の温度と、電極２２、熱硬化性樹脂３２および支持層１１の温度との関係を求めておく。電極２２、熱硬化性樹脂３２および支持層１１の温度は、例えば、基板１０と電子部品２０との間の位置において熱硬化性樹脂３２中に挿入された温度センサによって検出する。実際の加熱・加圧工程では、上記のようにして求められた温度の関係に基づいて、加熱・加圧ツール４０の温度を制御することによって、電極２２、熱硬化性樹脂３２および支持層１１の温度を制御する。
次に、加熱・加圧ツール４０を電子部品２０から離し、電子部品２０に対する加熱および加圧を停止する。以後、基板１０および電子部品２０は冷却されて、基板１０に対する電子部品２０の実装が完了する。このようにして、基板１０と、この基板１０に実装された電子部品２０とを備えた電子装置１が完成する。
本実施の形態において用いられる熱硬化性樹脂３２は、常温（室温）では一定の低い粘度を有する液状であって、加熱・加圧工程において、所定の温度範囲内で、温度の上昇と共に粘度が上昇するものが好ましい。熱硬化性樹脂３２としては、例えば、エポキシ系熱硬化性樹脂またはポリイミド系熱硬化性樹脂を含むものを用いることができる。これらのうち、エポキシ系熱硬化性樹脂は耐熱性の点で優れているため、熱硬化性樹脂３２としては、特にエポキシ系熱硬化性樹脂を用いるのが好ましい。
以上説明したように、本実施の形態では、電子部品２０の電極２２は、基板１０の支持層１１を貫通して、支持層１１の第２の面１１ｂに配置された導体層１２に接続される。これにより、本実施の形態によれば、電子部品２０の電極２２と、基板１０において電子部品２０の本体２１に対向する面１１ａとは反対側の面１１ｂに設けられた導体層１２とを、貫通電極（スルーホール）を用いることなく、簡単に接続することができる。また、本実施の形態によれば、基板１０に貫通電極を設ける必要がないため、基板１０の設計および製造が容易になる。以上のことから、本実施の形態によれば、電子装置１の製造コストを低減することができる。
また、本実施の形態では、封止用樹脂層３３によって基板１０と電子部品２０とを接合することによって、電極２２と導体層１２とが強固に接続される。特に、本実施の形態では、封止用樹脂層３３は、熱硬化性樹脂３２を硬化させることによって形成される。そのため、熱硬化性樹脂３２が硬化する際の収縮力が、電極２２を導体層１２に押し付けるように作用する。そのため、より一層、電極２２と導体層１２とが強固に接続される。
また、本実施の形態では、封止用樹脂層３３によって、基板１０と電子部品２０との間の隙間が封止される。従って、本実施の形態によれば、電子部品２０の電極２２を湿気や酸素等から十分に保護することができる。
また、本実施の形態では、基板１０の支持層１１の材料として液晶ポリマーを用いることにより、支持層１１の耐熱性を確保しながら、電極２２が支持層１１を貫通して導体層１２に接続されるように電子装置１を製造することができる。
また、本実施の形態では、熱硬化性樹脂３２を硬化させる工程は、加熱・加圧工程と同時に行なわれる。従って、本実施の形態によれば、短時間で電子部品２０を基板１０に実装することができる。
［第２の実施の形態］
次に、図５を参照して本発明の第２の実施の形態に係る電子装置およびその製造方法について説明する。図５は、本実施の形態に係る電子装置の製造方法における加熱・加圧工程を説明するため説明図である。
本実施の形態に係る電子装置１では、封止用樹脂層３３は、絶縁性の光硬化性樹脂５３を光の照射により硬化させることによって形成されている。
本実施の形態に係る電子装置１の製造方法では、図５に示したように、第１の実施の形態における支持台３０の代わりに、支持台５０が用いられる。支持台５０は、基板１０が載置される位置に配置された板状の窓部材５１と、この窓部材５１を支持するフレーム部５２とを有している。フレーム部５２は、窓部材５１に対応する位置に開口部５２ａを有している。支持台５０の上面に平行な開口部５２ａの断面は、基板１０上において電子部品２０が配置される領域以上の大きさを有している。窓部材５１の平面形状は、開口部５２ａの断面形状よりも大きくなっている。窓部材５１の上面と、フレーム部５２の上面は、平坦な上面を形成している。窓部材５１は、電子部品２０の実装時に加えられる荷重に耐えられるような十分な強度を有し、且つ、光硬化性樹脂５３を硬化させるために照射される光に対する高い透過率を有している。
本実施の形態では、第１の実施の形態における硬化前の絶縁性の熱硬化性樹脂３２の代わりに、硬化前の絶縁性の光硬化性樹脂５３を、支持層１１の第１の面１１ａと電子部品２０との間に介在させる。本実施の形態における加熱・加圧工程では、光硬化性樹脂５３を硬化させるための紫外線等の光を、窓部材５１の下方から、開口部５２ａを通して、窓部材５１に照射する。この光は、窓部材５１および基板１０の支持層１１を通過して、光硬化性樹脂５３に照射され、これにより、光硬化性樹脂５３が硬化して、封止用樹脂層３３が形成される。なお、光硬化性樹脂５３を硬化させる工程は、加熱・加圧工程の後で行ってもよい。
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。なお、本実施の形態は、基板１０の支持層１１を構成する熱可塑性樹脂が、光を透過する材料であることが前提となる。しかし、本実施の形態を変形して、基板１０の支持層１１を不透明な熱可塑性樹脂によって構成し、光硬化性樹脂５３に対する光の照射を電子部品２０の側面または周囲から行って光硬化性樹脂５３を硬化させてもよい。ただし、この方法よりは、図５に示した本実施の形態の方が実用的である。
［第３の実施の形態］
次に、図６を参照して本発明の第３の実施の形態に係る電子装置およびその製造方法について説明する。図６は、本実施の形態に係る電子装置の断面図である。
本実施の形態に係る電子装置１では、第１または第２の実施の形態における基板１０の代わりに基板６０が用いられている。基板６０は、電子部品２０の本体２１に対向する第１の面１１ａおよびこの第１の面１１ａとは反対側の第２の面１１ｂを有する絶縁性の支持層６１と、支持層６１の第２の面１１ｂに配置されたパターン化された導体層１２とを含んでいる。
支持層６１は、少なくとも電子部品２０の電極２２を囲う領域に配置された第１の部分６２と、支持層６１における第１の部分６２以外の部分を構成する第２の部分６３とを有している。第１の部分６２は、熱可塑性樹脂、例えば液晶ポリマーによって構成されている。第２の部分６３は、第１の部分６２とは異なる材料によって形成されている。本実施の形態では、第１の部分６２は、特に、電子部品２０の本体２１の基板対向面２１ａよりも広い領域に配置されている。
本実施の形態によれば、支持層６１の第２の部分６３を構成する材料として、第１の部分６２を構成する材料に比べて硬度が大きい材料や、第１の部分６２を構成する材料に比べて融点が高い材料等を用いることにより、基板６０の全体の強度や耐熱性を向上させることが可能になる。
本実施の形態におけるその他の構成、作用および効果は、第１または第２の実施の形態と同様である。
［第４の実施の形態］
次に、図７を参照して本発明の第４の実施の形態に係る電子装置およびその製造方法について説明する。図７は、本実施の形態に係る電子装置の断面図である。
本実施の形態に係る電子装置１では、第１または第２の実施の形態における基板１０の代わりに基板７０が用いられている。基板７０は、電子部品２０の本体２１に対向する第１の面７１ａおよびこの第１の面７１ａとは反対側の第２の面７１ｂを有する絶縁性の支持層７１と、支持層７１の第２の面７１ｂに配置されたパターン化された導体層１２とを含んでいる。支持層７１の材料は、第１の実施の形態における支持層１１と同様である。
支持層７１の第１の面７１ａには、電子部品２０の本体２１の基板対向面２１ａよりも広い領域において、凹部７２が形成されている。その結果、支持層７１において、凹部７２が形成された部分は他の部分よりも薄くなっている。これにより、本実施の形態では、電子部品２０の電極２２が支持層７１を貫通しやすくなり、電子装置１の製造が容易になると共に、電子装置１の製造に要する時間を短縮することが可能になる。
本実施の形態におけるその他の構成、作用および効果は、第１または第２の実施の形態と同様である。
なお、本発明は上記各実施の形態に限定されず、種々の変更が可能である。例えば、加熱・加圧工程では、電子部品を加熱する代わりに、基板を加熱してもよい。また、基板の導体層は、基板に電子部品を実装した後にパターニングしてもよい。
［実施例］
以下、第１の実施の形態における実施例を示すが、本発明は以下の実施例に限定されるものではない。
この実施例では、電子部品２０として、縦１０ｍｍ、横１０ｍｍ、厚さ３８０μｍのシリコンチップを準備した。準備したシリコンチップは、基板対向面２１ａに、高さ６０μｍ、直径８０μｍの電極（バンプ）２２を２９６個有している。また、実施例では、電子部品２０とは別に、厚さ１８μｍのパターン化された導体層１２と絶縁性の支持層１１とを有する基板１０を準備した。支持層１１は、厚さ２５μｍの液晶ポリマー層で構成されている。実施例では、基板１０に電子部品２０を実装するために、まず、基板１０をボンディング装置（松下電器産業（株）製ＦＣＢ−２Ｍ（製品名））上に、導体層１２が下になるように、すなわち、基板１０における液晶ポリマー層が電子部品２０における基板対向面２１ａと対向するように載置した。次に、基板１０における液晶ポリマー層上に熱硬化性樹脂３２を所定量塗布した。ここで、熱硬化性樹脂３２としては、新日鐵化学（株）製ＮＥＸ−１５１（製品名）を用いた。
次に、電子部品２０としてのシリコンチップを、温度が２２０℃に設定された加熱・加圧ツール４０によって保持し、基板１０の導体層１２との接続のための位置合わせを行なった後、上記熱硬化性樹脂３２を介して液晶ポリマー層上に配置し、シリコンチップおよび基板１０を加熱・加圧した。その際の圧力は８×１０７Ｐａとした。また、加熱・加圧時間は５秒とした。これにより、シリコンチップの電極２２が基板１０の液晶ポリマー層を貫通して、導体層１２に電気的に接続され、且つ熱硬化性樹脂３２が硬化して封止用樹脂層３３となった。このようにして、電子装置１としての半導体装置を製造することができた。
本発明の第１の実施の形態に係る電子装置の断面図である。 本発明の第１の実施の形態に係る電子装置の製造方法における一工程を説明するための説明図である。 図２に示した工程に続く工程を説明するための説明図である。 図３に示した工程に続く工程を説明するための説明図である。 本発明の第２の実施の形態に係る電子装置の製造方法における加熱・加圧工程を説明するため説明図である。 本発明の第３の実施の形態に係る電子装置の断面図である。 本発明の第４の実施の形態に係る電子装置の断面図である。
符号の説明
１…電子装置、１０…基板、１１…支持層、１１ａ…第１の面、１１ｂ…第２の面、１２…導体層、１２ａ…接続部、２０…電子部品、２１…本体、２１ａ…基板対向面、２２…電極、３２…熱硬化性樹脂、３３…封止用樹脂層、４０…加熱・加圧ツール。

Claims (5)

  1. 基板と、この基板に実装された電子部品とを備えた電子装置であって、
    前記電子部品は、前記基板に対向する基板対向面を有する本体と、この本体の前記基板対向面に設けられた電極とを含み、
    前記基板は、前記電子部品の本体に対向する第１の面およびこの第１の面とは反対側の第２の面を有する絶縁性の支持層と、前記支持層の第２の面に配置された導体層とを含み、
    前記電極は、前記支持層を貫通して前記導体層に接続され、
    前記支持層のうち、少なくとも、前記電極を囲う部分は、熱可塑性樹脂によって構成され、
    電子装置は、更に、前記支持層の第１の面の上に配置され、且つ熱硬化性または光硬化性の樹脂を硬化させることによって形成され、前記基板と前記電子部品とを接合すると共に前記基板と前記電子部品との間の隙間を封止する封止用樹脂層を備えたことを特徴とする電子装置。
  2. 前記熱可塑性樹脂は液晶ポリマーであることを特徴とする請求項１記載の電子装置。
  3. 基板と、この基板に実装された電子部品とを備え、前記電子部品は、前記基板に対向する基板対向面を有する本体と、この本体の前記基板対向面に設けられた電極とを含み、前記基板は、前記電子部品の本体に対向する第１の面およびこの第１の面とは反対側の第２の面を有する絶縁性の支持層と、前記支持層の第２の面に配置された導体層とを含み、前記電極は、前記支持層を貫通して前記導体層に接続され、前記支持層のうち、少なくとも、前記電極を囲う部分は、熱可塑性樹脂によって構成された電子装置を製造する方法であって、
    前記支持層の第１の面と前記電子部品との間に、硬化前の絶縁性の熱硬化性または光硬化性の樹脂を介在させて、前記電極が前記第１の面と対向するように前記基板上に前記電子部品を配置する工程と、
    前記電極が前記支持層を貫通して前記導体層に接続されるように、前記支持層のうち、少なくとも、熱可塑性樹脂によって構成された部分を加熱すると共に、前記基板および電子部品を加圧する加熱・加圧工程と、
    前記硬化前の樹脂を加熱または光の照射によって硬化させる硬化工程と
    を備えたことを特徴とする電子装置の製造方法。
  4. 前記熱可塑性樹脂は液晶ポリマーであることを特徴とする請求項３記載の電子装置の製造方法。
  5. 前記加熱・加圧工程と前記硬化工程は同時に行なわれることを特徴とする請求項３または４記載の電子装置の製造方法。
JP2004052833A 2004-02-27 2004-02-27 電子装置およびその製造方法 Expired - Fee Related JP4087344B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004052833A JP4087344B2 (ja) 2004-02-27 2004-02-27 電子装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004052833A JP4087344B2 (ja) 2004-02-27 2004-02-27 電子装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005243989A JP2005243989A (ja) 2005-09-08
JP4087344B2 true JP4087344B2 (ja) 2008-05-21

Family

ID=35025391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004052833A Expired - Fee Related JP4087344B2 (ja) 2004-02-27 2004-02-27 電子装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4087344B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101614449B1 (ko) 2009-01-22 2016-04-21 삼성전자주식회사 전이 금속/탄소 나노튜브 복합체 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2005243989A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
JP4345598B2 (ja) 回路基板の接続構造体とその製造方法
JP2598152B2 (ja) タッチパネル
US8692968B2 (en) Chip component mounting structure, chip component mounting method and liquid crystal display device
JP4087344B2 (ja) 電子装置およびその製造方法
JP2006235295A (ja) 液晶表示パネル
JPH08146451A (ja) 回路装置の製造装置
JP3855774B2 (ja) 多層基板の製造方法
US6458236B2 (en) Apparatus and method for mounting electrical parts
TWI420995B (zh) 電氣元件之構裝方法
JP2007258483A (ja) 熱圧着ツール
WO1998004000A1 (en) Plug-in type electronic control unit, connecting structure between wiring board and plug member, connecting unit between electronic parts and wiring board, and electronic parts mounting method
JP4768188B2 (ja) チップ実装方法および装置
JP2008076930A (ja) 表示装置とその製造方法
JP2004363167A (ja) 配線板の相互接続方法
JP2008282978A (ja) 半導体素子の実装方法及び液晶表示パネルの製造方法
JP2011199138A (ja) 電子部品相互の接続方法及び接続構造
JPH08320498A (ja) 液晶表示パネルの端子接続構造
JP2009032845A (ja) 熱圧着装置及び電気部品の実装方法
JPH10112584A (ja) 回路基板の接続方法、回路基板の接続構造及びその構造を用いた液晶装置
JP3361583B2 (ja) 半導体素子接続方法
JP3729813B2 (ja) アウターリードボンディング装置
GB2576524A (en) Profiled Thermode
JP2005129757A (ja) 半導体装置の接続方法
JP2013048300A (ja) 熱圧着装置及び電気部品の実装方法
JP5485510B2 (ja) 電子デバイス、電子機器、及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140228

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees