CN102931067A - 一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法 - Google Patents

一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法 Download PDF

Info

Publication number
CN102931067A
CN102931067A CN2012104247305A CN201210424730A CN102931067A CN 102931067 A CN102931067 A CN 102931067A CN 2012104247305 A CN2012104247305 A CN 2012104247305A CN 201210424730 A CN201210424730 A CN 201210424730A CN 102931067 A CN102931067 A CN 102931067A
Authority
CN
China
Prior art keywords
silicon carbide
steps
etching
photoresist
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104247305A
Other languages
English (en)
Other versions
CN102931067B (zh
Inventor
陈刚
柏松
李理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201210424730.5A priority Critical patent/CN102931067B/zh
Publication of CN102931067A publication Critical patent/CN102931067A/zh
Application granted granted Critical
Publication of CN102931067B publication Critical patent/CN102931067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法,该方法包括以第一光刻胶层(3)作为阻挡层,采用三氟化氮作为刻蚀气体刻蚀碳化硅外延层(2)以形成栅凹槽(5);和对所述碳化硅外延层(2)的表面进行高温氧化处理以形成牺牲氧化层(6)并进一步去除所述牺牲氧化层(6)。本发明的减小碳化硅凹槽损伤提高肖特基栅可靠性的方法可以有效地减少刻蚀表面的碳残余物,从而获得光滑的刻蚀表面,并且通过高温氧化的方法对轻损伤的碳化硅表面进行氧化处理,进一步减小了栅凹槽因刻蚀产生的损伤和粗糙,提高了肖特基栅金属与碳化硅之间接触的性能。

Description

一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法
技术领域
本发明涉及的一种半导体器件的制造方法,具体涉及的是一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法。
背景技术
碳化硅(SiC)具有宽禁带宽度、高临界场强、高热导率、高载流子饱和速率等特性。SiC衬底上的SiC外延是制造高温、高频、大功率等器件最重要的半导体材料,它具有超强的性能和广阔的应用前景。在SiC微波器件中,肖特基栅凹槽结构是金属场效应晶体管常用的提高器件性能的结构。由于肖特基栅金属与碳化硅之间的接触好坏直接影响器件的直流及微波性能,所以如何制作平滑的、低损伤层的栅凹槽底部从而便于形成覆盖及接触良好的栅肖特基金属是提高器件性能及可靠性的关键点。
在SiC器件制作中,制作凹槽的常用方法是:采用光刻方法形成凹槽图形,然后再采用大面积电子束垂直蒸发Ni、Al等金属掩膜层,通过湿法剥离工艺形成台面金属掩膜,采用反应离子刻蚀或者感应耦合等离子体刻蚀工艺,通过调节功率高低和气体流量、腔压等条件控制刻蚀得到凹槽。
但是,当前的这种工艺会使凹槽底部和边缘出现毛刺、金属污染等问题,后期形成的肖特基栅与碳化硅之间的接触会因此受到严重影响。而且由于碳化硅材料的化学稳定性很好,其只能在高温下才能熔于磷酸或碱性溶液,腐蚀速率慢,无法简易地采用湿法工艺进行处理。
发明内容
本发明要解决的技术问题在于,针对现有技术的上述缺陷,提供一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法。
为实现本上述发明目的,本发明可采用的技术方案是:
一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法,该方法包括以下步骤A:
步骤A1、采用第一种干法刻蚀方法对碳化硅外延层进行表面处理;
步骤A2、在所述碳化硅外延层的表面涂覆第一光刻胶层;
步骤A3、对所述第一光刻胶层进行光刻处理,露出栅凹槽光刻图形;
步骤A4、以所述第一光刻胶层作为阻挡层,采用第二种干法刻蚀方法刻蚀碳化硅外延层以形成栅凹槽;所述第二种干法刻蚀方法采用三氟化氮作为刻蚀气体;
步骤A5、去除所述第一光刻胶层;
步骤A6、清洗碳化硅半导体;
步骤A7、对所述碳化硅外延层的表面进行高温氧化处理以形成牺牲氧化层;
步骤A8、去除所述牺牲氧化层;
步骤A9、在所述碳化硅外延层的表面涂覆第二光刻胶层;
步骤A10、对所述第二光刻胶层进行光刻工艺处理,以露出肖特基栅区域;
步骤A11、处理位于所述肖特基栅区域的碳化硅外延层;
步骤A12、蒸发肖特基金属,以形成肖特基金属层;
步骤A13、去除所述第二光刻胶层及位于所述第二光刻胶层上的肖特基金属层,形成肖特基金属与所述碳化硅外延层接触的肖特基栅。
优选地,在所述步骤A4中,刻蚀气体的流量为10sccm~80sccm;反应时腔体的压力为0.6Pa~1.2Pa;刻蚀时,采用循环水冷却控制底板温度;刻蚀时上电极功率为150W~350W,下电极功率为10W~30W;刻蚀速率为10nm/min~50nm/min;光刻胶与碳化硅的刻蚀比为1:0.1~0.5。
优选地,在所述步骤A7中,高温氧化是在氧气氛围中,于1000~1200℃下高温干氧氧化1~3小时,升降温时间为30~60分钟,把表面损伤的碳化硅层通过高温形成可以去除的牺牲氧化层。
优选地,在所述步骤A1中,所述第一种干法刻蚀方法的工艺条件为:采用四氟化碳气体与氧气的混合气体;氧气与四氟化碳气体的流量比例为1:10~25;反应时腔体压力为0.6Pa~1.2Pa;刻蚀时底板温度采用循环水冷却控制;上电极的功率150W~350W,下电极的功率为10W~30W。
优选地,在所述步骤A1中,所述碳化硅外延层为在碳化硅衬底上生长的一层或者多层碳化硅薄膜;在所述步骤A2中,第一光刻胶层为正性光刻胶或负性光刻胶,所述第一光刻胶层的厚度为0.9μm~3μm。
优选地,在所述步骤A5中,采用湿法和/或干法工艺去除所述第一光刻胶层,其中湿法工艺去光刻胶的过程为:采用丙酮作为处理液,在60~100W的功率下超声2~5分钟,进行1~5次;更换溶液,采用乙醇作为处理液,在60~100W的功率下超声2~5分钟,进行1~5次;用纯水过浴1~3次清洗后,在氮气加热的环境下,以1500~4500转每分钟的转速甩干;干法工艺为等离子体刻蚀打胶;
优选地,在所述步骤A6中,湿法定制程序的工艺条件和流程为:将碳化硅半导体放在双氧水:硫酸=1:1~3的酸性混合溶液的环境中,将所述煮沸至双氧水挥发耗尽;取出碳化硅,待降温后,采用纯水过浴3~9次清洗后,在氮气加热的氛围下,以1500~4500转每分的转速甩干;用王水煮沸5~10min;取出碳化硅半导体,采用纯水过浴3~9次清洗后,在氮气加热的氛围下,以1500~4500转每分钟的转速甩干。
优选地,在所述步骤A8中,湿法腐蚀酸性溶液采用的是:针对氧化层,配方为HF:H2O=1:1~5,腐蚀温度为18~30摄氏度,腐蚀时间5~20分钟。
优选地,在所述步骤A9中,所述第二光刻胶层的厚度为0.9μm~1.3μm,所述第二光刻胶层的光刻胶为正性光刻胶。
优选地,在所述步骤A11中,所述酸性溶液是盐酸与纯水的体积配比1:5~10的溶液,处理时间为0.5~3分钟;在所述步骤A12中,所述肖特基金属为钛金属,蒸发方式为电子束蒸发,肖特基金属层厚度为30~80nm。
优选地,在步骤A13中,采用剥离方法去除所述第二光刻胶层及位于其上的肖特基金属层,其工艺过程包括:采用丙酮溶液浸泡至大面积金属出现脱落;更换丙酮溶液后,在80W~140W的条件下超声2~5分钟,进行1~3次,更换溶液,在乙醇溶液中,在80W~140W的条件下超声2~5分钟,进行1~3次;纯水过浴1~5次清洗,在氮气加热的氛围下,以1500~4500转每分钟的转速甩干。
本发明的有益效果:本发明采用NF3气体结合光刻胶对碳化硅进行栅凹槽刻蚀,有效的减少了刻蚀表面的碳残余物,从而获得光滑的刻蚀表面;其次,通过高温氧化的方法对轻损伤的碳化硅表面进行氧化处理,进一步减小了栅凹槽因刻蚀产生的损伤和粗糙,提高了肖特基栅金属与碳化硅之间接触的性能,也解决了金属掩膜的边缘毛刺、底部尖峰及高温时金属离子污染等问题;另外,通过光刻胶掩膜刻蚀栅凹槽保证了碳化硅栅凹槽底部区域表面平滑,增大了剥离工艺形成栅肖特基金属的工艺窗口,提高了肖特基栅金属与碳化硅的接触效果。
附图说明
下面将结合附图及实施例对本发明减小碳化硅凹槽损伤提高肖特基栅可靠性的方法作进一步说明,附图中:
图1是本发明减小碳化硅凹槽损伤提高肖特基栅可靠性的方法的流程图;
图2是在碳化硅外延层上涂光刻胶后的示意图;
图3是通过光刻工艺形成栅凹槽光刻图形的示意图;
图4是光刻胶掩膜下干法刻蚀碳化硅外延层形成栅凹槽的示意图;
图5是去除光刻胶后碳化硅外延层上栅凹槽的示意图;
图6是碳化硅外延层上经高温氧化形成一层牺牲氧化层的示意图;
图7是湿法腐蚀去除碳化硅外延层上的牺牲氧化层后的示意图;
图8是形成栅凹槽后的碳化硅外延层上涂光刻胶后示意图;
图9是采用光刻工艺露出肖特基栅区域的示意图;
图10是电子束蒸发肖特基金属后的示意图;
图11是剥离光刻胶后形成肖特基栅的示意图;
图12是现有技术的肖特基栅的电镜照片;
图13是本发明的肖特基栅一个实施例的电镜照片;
图14是图13中的肖特基栅一个实施例的局部放大的电镜照片。
具体实施方式
下面结合附图和具体实施方式,进一步阐明本发明,应理解这些实施方式仅用于说明本发明而不用于限制本发明的范围,在阅读本发明之后,本领域的技术人员对本发明的各种等价形式的修改均落于本申请的权利要求所限定的范围。在不脱离本发明的设计思想的范围内,本领域的技术人员可以对技术细节,例如工艺条件进行优化,这些优化应视为等同。结合图1的工艺流程图和图2~11的结构示意图及下面的实施例来描述本发明的方法。
实施例1:
工艺步骤A1,采用第一种干法刻蚀方法进行碳化硅半导体的碳化硅外延层2表面处理,去除表面的自然氧化层等物质。第一种干法刻蚀方法具体工艺为:①采用了四氟化碳(CF4)气体与氧气(O2)的混合气体;②氧气(O2)与四氟化碳(CF4)气体的流量比例为1:10;③反应时腔体压力为0.6Pa;④干法刻蚀时底板温度为循环水冷却控制;⑤干法刻蚀时上电极功率150W,下电极功率为10W;碳化硅外延层2为碳化硅晶体,或碳化硅衬底1上生长了一层或者多层碳化硅薄膜的外延层。
工艺步骤A2,在碳化硅外延层2表面涂覆光刻胶3,光刻胶3为正性光刻胶或者负性光刻胶,光刻胶3厚度在0.9um。如图2所示。
工艺步骤A3,采用光刻工艺形成栅凹槽光刻图形4,光刻工艺包括常规的前烘、涂胶、曝光、显影、坚膜工艺,采用的曝光方法为手动式光刻、步进式光刻。如图3所示。
工艺步骤A4,光刻胶3作为阻挡层,第二种干法刻蚀方法刻蚀碳化硅外延层2形成栅凹槽5。第二种条件干法刻蚀方法的工艺包括:①采用了三氟化氮(NF3)气体;②气体流量为10sccm;③反应时腔体压力为0.6Pa;④干法刻蚀时底板温度为循环水冷却控制;⑤干法刻蚀时上电极功率150W,下电极功率为10W;⑥刻蚀采用光刻胶阻挡,速率在10nm/min;⑦刻蚀光刻胶与碳化硅的刻蚀比在1:0.1。如图4所示。
工艺步骤A5,采用湿法结合干法工艺进行去光刻胶3,1)湿法去光刻胶3为采用丙酮在80W的功率下超声5分钟,进行2次;更换溶液,采用乙醇溶液在80W的功率下超声5分钟,进行1次,纯水过浴3次清洗后,在氮气加热的环境下以1500转每分钟的转速转动甩干;2)干法去光刻胶3为等离子体刻蚀(PE)打胶。如图5所示。
工艺步骤A6,采用湿法定制程序清洗,1)双氧水:硫酸=1:1的酸混合溶液煮沸至双氧水挥发耗尽;2)取出碳化硅半导体降温后,采用纯水过浴3次清洗后,氮气加热3千转高速转动甩干;3)王水煮沸5min;4)取出碳化硅半导体,采用纯水过浴3次清洗后,在氮气加热的环境下以3千转每分的转速转动甩干。
工艺步骤A7,进行碳化硅外延层表面高温氧化形成牺牲氧化层6,在氧气氛围中,1100℃高温干氧氧化2小时,升降温时间为30min。如图6所示。
工艺步骤A8,使用酸性溶液去除氧化层,针对氧化层6,配方为HF:H2O=1:1,腐蚀温度室温,腐蚀时间5min。如图7所示。
工艺步骤A9,在碳化硅外延层2表面涂覆边缘垂直性好的正性光刻胶7,厚度在0.9um,栅凹槽5被边缘垂直性好的正性光刻胶7基本填平。如图8所示。
工艺步骤A10,采用光刻工艺露出肖特基栅区域8,光刻工艺包括常规的前烘、涂胶、曝光、显影、坚膜工艺,采用的曝光方法为手动式光刻、步进式光刻。如图9所示。
工艺步骤A11,使用酸性溶液处理肖特基栅区域8碳化硅外延层2,酸性溶液盐酸与纯水的体积配比1:5的溶液,处理时间为0.5min。
工艺步骤A12,大面积蒸发肖特基金属9,肖特基金属采用Ti金属,厚度为30nm,采用电子束蒸发方式。如图10所示。
工艺步骤A13,去除光刻胶掩膜层7及其上的金属层9,形成肖特基金属9与碳化硅外延层2良好接触的肖特基栅。去除光刻胶掩膜层7及其上的金属层9采用剥离方法去除,具体包括1)采用丙酮溶液浸泡至大面积金属出现脱落现象;2)更换丙酮溶液后,在80W的功率下,超声5分钟,进行2次;更换溶液,在乙醇溶液中,以80W的功率下超声5分钟,进行1次;用纯水过浴3次,清洗后,在氮气加热的环境下,以3千转每分钟的转速转动甩干;3)显微镜检查,肖特基金属图形边缘整齐,没有肖特基金属脱落现象,并且肖特基栅区域外大面积没有金属黏附现象。如图11、13-14所示。
实施例2:
工艺步骤A1,采用第一种干法刻蚀方法进行碳化硅半导体的碳化硅外延层2表面处理,去除表面的自然氧化层等物质。第一种干法刻蚀方法具体工艺为:①采用了四氟化碳(CF4)气体与氧气(O2)的混合气体;②氧气(O2)与四氟化碳(CF4)气体的流量比例为1:15;③反应时腔体压力为0.8Pa;④干法刻蚀时底板温度为循环水冷却控制;⑤干法刻蚀时上电极功率220W,下电极功率为20W;碳化硅外延层2为碳化硅半导体,或碳化硅衬底1上生长了一层或者多层碳化硅薄膜的外延层。
工艺步骤A2,在碳化硅外延层2表面涂覆光刻胶3,光刻胶3为正性光刻胶或者负性光刻胶,光刻胶3厚度在1.5um。
工艺步骤A3,采用光刻工艺形成栅凹槽光刻图形4,光刻工艺包括常规的前烘、涂胶、曝光、显影、坚膜工艺,采用的曝光方法为手动式光刻、步进式光刻。
工艺步骤A4,光刻胶3作为阻挡层,第二种干法刻蚀方法刻蚀碳化硅外延层2形成栅凹槽5。第二种条件干法刻蚀方法的工艺包括:①采用了三氟化氮(NF3)气体;②气体流量为30sccm;③反应时腔体压力为1.0Pa;④干法刻蚀时底板温度为循环水冷却控制;⑤干法刻蚀时上电极功率230W,下电极功率为20W;⑥刻蚀采用光刻胶阻挡,速率在30nm/min;⑦刻蚀光刻胶与碳化硅的刻蚀比在1:0.3。
工艺步骤A5,采用湿法结合干法工艺进行去光刻胶3,1)湿法去光刻胶3为:采用丙酮,在100W的功率下超声3分钟,进行2次;更换溶液,采用乙醇,在60W的功率下超声5分钟,进行5次,用纯水过浴2次,清洗后,在氮气加热的环境下,以3千转每分钟的转速转动甩干;2)干法去除光刻胶3为等离子体刻蚀(PE)打胶。
工艺步骤A6,采用湿法定制程序清洗,1)双氧水:硫酸=1:2的酸混合溶液煮沸至双氧水挥发耗尽;2)取出碳化硅半导体降温后,采用纯水过浴7次清洗后,在氮气加热的环境中,以3千转每分钟的转速转动甩干;3)用王水煮沸8min;4)取出片子,采用纯水过浴6次清洗后,在氮气加热的环境中,以4千转每分钟的转速转动甩干。
工艺步骤A7,进行碳化硅外延层表面高温氧化形成牺牲氧化层6,在氧气氛围中,1200℃高温干氧氧化1.5小时,升降温时间为40min。
工艺步骤A8,使用酸性溶液去除氧化层,针对氧化层6,配方为HF:H2O=1:2,腐蚀温度室温,腐蚀时间10min。
工艺步骤A9,在碳化硅外延层2表面涂覆边缘垂直性好的正性光刻胶7,厚度在1.1um,栅凹槽5被边缘垂直性好的正性光刻胶7基本填平。
工艺步骤A10,采用光刻工艺露出肖特基栅区域8,光刻工艺包括常规的前烘、涂胶、曝光、显影、坚膜工艺,采用的曝光方法为手动式光刻、步进式光刻。
工艺步骤A11,使用酸性溶液处理肖特基栅区域8碳化硅外延层2,酸性溶液盐酸与纯水的体积配比1:8的溶液,处理时间为1min。
工艺步骤A12,大面积蒸发肖特基金属9,肖特基金属采用Ti金属,厚度为40nm,采用电子束蒸发方式。
工艺步骤A13,去除光刻胶掩膜层7及其上的金属层9,形成肖特基金属9与碳化硅外延层2良好接触的肖特基栅。去除光刻胶掩膜层7及其上的金属层9采用剥离方法去除,具体包括1)采用丙酮溶液浸泡至大面积金属出现脱落现象;2)更换丙酮溶液后,在100W的功率下超声5分钟,进行3次,更换溶液,采用乙醇溶液,在110W的功率下,超声5分钟,进行3次;纯水过浴3次清洗后,在氮气加热的环境中,以3500转每分钟的转速转动甩干;3)显微镜检查,肖特基金属图形边缘整齐,没有肖特基金属脱落现象,并且肖特基栅区域外大面积没有金属黏附现象。
实施例3:
工艺步骤A1,采用第一种干法刻蚀方法进行碳化硅半导体的碳化硅外延层2表面处理,去除表面的自然氧化层等物质。第一种干法刻蚀方法具体工艺为:①采用了四氟化碳(CF4)气体与氧气(O2)的混合气体;②氧气(O2)与四氟化碳(CF4)气体的流量比例为1:20;③反应时腔体压力为1.0Pa;④干法刻蚀时底板温度为循环水冷却控制;⑤干法刻蚀时上电极功率260W,下电极功率为25W;碳化硅外延层2为碳化硅半导体,或碳化硅衬底1上生长了一层或者多层碳化硅薄膜的外延层。
工艺步骤A2,在碳化硅外延层2表面涂覆光刻胶3,光刻胶3为正性光刻胶或者负性光刻胶,光刻胶3厚度在2.0um。
工艺步骤A3,采用光刻工艺形成栅凹槽光刻图形4,光刻工艺包括常规的前烘、涂胶、曝光、显影、坚膜工艺,采用的曝光方法为手动式光刻、步进式光刻。
工艺步骤A4,光刻胶3作为阻挡层,第二种干法刻蚀方法刻蚀碳化硅外延层2形成栅凹槽5。第二种条件干法刻蚀方法的工艺包括:①采用了三氟化氮(NF3)气体;②气体流量为50sccm;③反应时腔体压力为0.9Pa;④干法刻蚀时底板温度为循环水冷却控制;⑤干法刻蚀时上电极功率300W,下电极功率为25W;⑥刻蚀采用光刻胶阻挡,速率在40nm/min;⑦刻蚀光刻胶与碳化硅的刻蚀比在1:0.4。
工艺步骤A5,采用湿法结合干法工艺进行去光刻胶3,1)湿法去光刻胶3为采用丙酮溶液,在60W的功率下超声5分钟,进行3次;更换溶液,采用乙醇溶液,在80W的功率下超声5分钟,进行1次;经纯水过浴3次后,在氮气加热的环境下,以1500转每分钟的转速转动甩干;2)干法去光刻胶3为等离子体刻蚀(PE)打胶。
工艺步骤A6,采用湿法定制程序清洗,1)双氧水:硫酸=1:2.5的酸混合溶液煮沸至双氧水挥发耗尽;2)取出碳化硅半导体降温后,采用纯水过浴8次清洗后,在氮气加热的环境中,以1500转每分钟的转速转动甩干;3)用王水煮沸6min;4)取出碳化硅半导体,采用纯水过浴8次清洗后,在氮气加热的环境中,以2000转每分钟的转速转动甩干。
工艺步骤A7,进行碳化硅外延层表面高温氧化形成牺牲氧化层6,在氧气氛围中,1000℃高温干氧氧化3小时,升降温时间为50min。
工艺步骤A8,使用酸性溶液去除氧化层,针对氧化层6,配方为HF:H2O=1:3,腐蚀温度室温,腐蚀时间15min。
工艺步骤A9,在碳化硅外延层2表面涂覆边缘垂直性好的正性光刻胶7,厚度为1.2um,栅凹槽5被边缘垂直性好的正性光刻胶7基本填平。
工艺步骤A10,采用光刻工艺露出肖特基栅区域8,光刻工艺包括常规的前烘、涂胶、曝光、显影、坚膜工艺,采用的曝光方法为手动式光刻、步进式光刻。
工艺步骤A11,使用酸性溶液处理肖特基栅区域8碳化硅外延层2,酸性溶液盐酸与纯水的体积配比1:9的溶液,处理时间为2min。
工艺步骤A12,大面积蒸发肖特基金属9,肖特基金属采用钛(Ti)金属,厚度为60nm,采用电子束蒸发方式。
工艺步骤A13,去除光刻胶掩膜层7及其上的金属层9,形成肖特基金属9与碳化硅外延层2良好接触的肖特基栅。去除光刻胶掩膜层7及其上的金属层9采用剥离方法去除,具体包括1)采用丙酮溶液浸泡至大面积金属出现脱落现象;2)更换丙酮溶液后,在120W的功率下超声5分钟,进行2次,更换溶液,用乙醇溶液,在120W的功率下超声5分钟,进行1次,经纯水过浴3次清洗后,在氮气加热的环境中,以4000转每分钟的转速转动甩干;3)显微镜检查,肖特基金属图形边缘整齐,没有肖特基金属脱落现象,并且肖特基栅区域外大面积没有金属黏附现象。
实施例4:
工艺步骤A1,采用第一种干法刻蚀方法进行碳化硅半导体的碳化硅外延层2表面处理,去除表面的自然氧化层等物质。第一种干法刻蚀方法具体工艺为:①采用了四氟化碳(CF4)气体与氧气(O2)的混合气体;②氧气(O2)与四氟化碳(CF4)气体的流量比例为1:25;③反应时腔体压力为1.2Pa;④干法刻蚀时底板温度为循环水冷却控制;⑤干法刻蚀时上电极功率350W,下电极功率为30W;碳化硅外延层2为碳化硅晶片,或碳化硅衬底1上生长了一层或者多层碳化硅薄膜的外延层。
工艺步骤A2,在碳化硅外延层2表面涂覆光刻胶3,光刻胶3为正性光刻胶或者负性光刻胶,光刻胶3厚度在3μm。
工艺步骤A3,采用光刻工艺形成栅凹槽光刻图形4,光刻工艺包括常规的前烘、涂胶、曝光、显影、坚膜工艺,采用的曝光方法为手动式光刻、步进式光刻。
工艺步骤A4,光刻胶3作为阻挡层,第二种干法刻蚀方法刻蚀碳化硅外延层2形成栅凹槽5。第二种条件干法刻蚀方法的工艺包括:①采用了三氟化氮(NF3)气体;②气体流量为80sccm;③反应时腔体压力为1.2Pa;④干法刻蚀时底板温度为循环水冷却控制;⑤干法刻蚀时上电极功率350W,下电极功率为30W;⑥刻蚀采用光刻胶阻挡,速率在50nm/min;⑦刻蚀光刻胶与碳化硅的刻蚀比在1:0.5。
工艺步骤A5,采用湿法结合干法工艺进行去光刻胶3,1)湿法去光刻胶3:采用丙酮80W超声5分钟,进行2次;更换溶液,采用乙醇溶液,在80W的功率下超声5分钟,进行1次,用纯水过浴3次清洗,在氮气加热的环境下,以3千转每分钟的转速转动甩干;2)干法去光刻胶3为等离子体刻蚀(PE)打胶。
工艺步骤A6,采用湿法定制程序清洗,1)双氧水:硫酸=1:3的酸混合溶液煮沸至双氧水挥发耗尽;2)取出碳化硅半导体降温后,采用纯水过浴9次清洗后,在氮气加热的环境下,以3千转每分钟的转速转动甩干;3)用王水煮沸10min;4)取出碳化硅半导体,采用纯水过浴9次清洗后,氮气加热3千转高速转动甩干。
工艺步骤A7,进行碳化硅外延层表面高温氧化形成牺牲氧化层6,在氧气氛围中,1100℃高温干氧氧化2小时,升降温时间为60min。
工艺步骤A8,使用酸性溶液去除氧化层,针对氧化层6,配方为HF:H2O=1:1~5,腐蚀温度室温,腐蚀时间为20min。
工艺步骤A9,在碳化硅外延层2表面涂覆边缘垂直性好的正性光刻胶7,厚度在0.9um~1.3um,栅凹槽5被边缘垂直性好的正性光刻胶7基本填平。
工艺步骤A10,采用光刻工艺露出肖特基栅区域8,光刻工艺包括常规的前烘、涂胶、曝光、显影、坚膜工艺,采用的曝光方法为手动式光刻、步进式光刻。
工艺步骤A11,使用酸性溶液处理肖特基栅区域8碳化硅外延层2,酸性溶液盐酸与纯水的体积配比1:5~10的溶液,处理时间为3min。
工艺步骤A12,大面积蒸发肖特基金属9,肖特基金属采用钛(Ti)金属,厚度为80nm,采用电子束蒸发方式。
工艺步骤A13,去除光刻胶掩膜层7及其上的金属层9,形成肖特基金属9与碳化硅外延层2良好接触的肖特基栅。去除光刻胶掩膜层7及其上的金属层9采用剥离方法去除,具体包括1)采用丙酮溶液浸泡至大面积金属出现脱落现象;2)更换丙酮溶液后,在140W的功率下超声5分钟,进行2次,更换溶液,采用乙醇溶液,在140W的功率下超声5分钟,进行1次;用纯水过浴3次清洗,在氮气加热的环境下,以3千转每分钟的转速转动甩干;3)显微镜检查,肖特基金属图形边缘整齐,没有肖特基金属脱落现象,并且肖特基栅区域外大面积没有金属黏附现象。
需要注意的是,图2至图11中,各层的厚度或两层之间的厚度比仅为示意性的,不能理解为限制本发明的结构关系。
结合图12至图14描述采用本发明的方法制造的碳化硅半导体。从图12中可见,凹槽的底部和边缘存在亮线,即现有技术制造的凹槽的底部和边缘可能有毛刺或金属污染现象。而图13中没有突出的亮线,说明采用本发明的方法制作的凹槽的底部和边缘没有出现毛刺或金属污染现象。进一步放大后如图14所示,图中也没有出现亮线,说明本发明的方法能够有效地避免凹槽底部出现毛刺现象。
在不改变腔体压强、气体流量的条件下,通过降低刻蚀功率来降低刻蚀损伤。不同功率刻蚀后肖特基栅的理想因子(表征器件的可靠性的参数。正向偏置下,若少数载流子在p-n结中性区复合,则理想因子1,若载流子在空间电荷区复合,则理想因子为2。)测试结果表明,理想因子随着刻蚀功率的降低而减小,当刻蚀功率为30W时,理想因子为1.5。而经过高温氧化碳化硅外延层损伤层再去除后,肖特基栅的理想因子降低到接近1.1,有效的提高了肖特基栅特性,并且通过可靠性测试结果,肖特基栅的可靠性得到很大提升,微波测试时的栅稳定性得到提高,保证了微波特性的稳定。

Claims (10)

1.一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法,其特征在于,该方法包括以下步骤A:
步骤A1、采用第一种干法刻蚀方法对碳化硅外延层(2)进行表面处理;
步骤A2、在所述碳化硅外延层(2)的表面涂覆第一光刻胶层(3);
步骤A3、对所述第一光刻胶层(3)进行光刻处理,露出栅凹槽光刻图形(4);
步骤A4、以所述第一光刻胶层(3)作为阻挡层,采用第二种干法刻蚀方法刻蚀碳化硅外延层(2)以形成栅凹槽(5);所述第二种干法刻蚀方法采用三氟化氮作为刻蚀气体;
步骤A5、去除所述第一光刻胶层(3);
步骤A6、清洗碳化硅半导体;
步骤A7、对所述碳化硅外延层(2)的表面进行高温氧化处理以形成牺牲氧化层(6);
步骤A8、去除所述牺牲氧化层(6);
步骤A9、在所述碳化硅外延层(2)的表面涂覆第二光刻胶层(7);
步骤A10、对所述第二光刻胶层(7)进行光刻工艺处理,以露出肖特基栅区域(8);
步骤A11、处理位于所述肖特基栅区域(8)的碳化硅外延层(2);
步骤A12、蒸发肖特基金属,以形成肖特基金属层(9);
步骤A13、去除所述第二光刻胶层(7)及位于所述第二光刻胶层上的肖特基金属层(9),形成肖特基金属与所述碳化硅外延层接触的肖特基栅。
2.根据权利要求1所述的一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法,其特征是:在所述步骤A4中,刻蚀气体的流量为10sccm~80sccm;反应时腔体的压力为0.6Pa~1.2Pa;刻蚀时,采用循环水冷却控制底板温度;刻蚀时上电极功率为150W~350W,下电极功率为10W~30W;刻蚀速率为10nm/min~50nm/min;光刻胶与碳化硅的刻蚀比为1:0.1~0.5。
3.根据权利要求1或2所述的一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法,其特征是:在所述步骤A7中,高温氧化是在氧气氛围中,于1000~1200℃下高温干氧氧化1~3小时,升降温时间为30~60分钟,把表面损伤的碳化硅层通过高温形成可以去除的牺牲氧化层。
4.根据权利要求1或3所述的一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法,其特征是:在所述步骤A1中,所述第一种干法刻蚀方法的工艺条件为:采用四氟化碳气体与氧气的混合气体;氧气与四氟化碳气体的流量比例为1:10~25;反应时腔体压力为0.6Pa~1.2Pa;刻蚀时底板温度采用循环水冷却控制;上电极的功率150W~350W,下电极的功率为10W~30W。
5.根据权利要求1或3所述的一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法,其特征是:在所述步骤A1中,所述碳化硅外延层(2)为在碳化硅衬底(1)上生长的一层或者多层碳化硅薄膜;在所述步骤A2中,第一光刻胶层(3)为正性光刻胶或负性光刻胶,所述第一光刻胶层(3)的厚度为0.9μm~3μm。
6.根据权利要求1所述的一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法,其特征是:
在所述步骤A5中,采用湿法和/或干法工艺去除所述第一光刻胶层,其中湿法工艺去光刻胶的过程为:采用丙酮作为处理液,在60~100W的功率下超声2~5分钟,进行1~5次;更换溶液,采用乙醇作为处理液,在60~100W的功率下超声2~5分钟,进行1~5次;用纯水过浴1~3次清洗后,在氮气加热的环境下,以1500~4500转每分钟的转速甩干;干法工艺为等离子体刻蚀打胶;
在所述步骤A6中,湿法定制程序的工艺条件和流程为:将碳化硅半导体放在双氧水:硫酸=1:1~3的酸性混合溶液的环境中,将所述煮沸至双氧水挥发耗尽;取出碳化硅,待降温后,采用纯水过浴3~9次清洗后,在氮气加热的氛围下,以1500~4500转每分的转速甩干;用王水煮沸5~10min;取出碳化硅半导体,采用纯水过浴3~9次清洗后,在氮气加热的氛围下,以1500~4500转每分钟的转速甩干。
7.根据权利要求1所述的一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法,其特征是:在所述步骤A8中,湿法腐蚀酸性溶液采用的是:针对氧化层,配方为HF:H2O=1:1~5,腐蚀温度为18~30摄氏度,腐蚀时间5~20分钟。
8.根据权利要求1所述的一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法,其特征是:在所述步骤A9中,所述第二光刻胶层的厚度为0.9μm~1.3μm,所述第二光刻胶层的光刻胶为正性光刻胶。
9.根据权利要求1所述的一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法,其特征是:在所述步骤A11中,所述酸性溶液是盐酸与纯水的体积配比1:5~10的溶液,处理时间为0.5~3分钟;在所述步骤A12中,所述肖特基金属为钛金属,蒸发方式为电子束蒸发,肖特基金属层厚度为30~80nm。
10.根据权利要求1所述的一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法,其特征是:在步骤A13中,采用剥离方法去除所述第二光刻胶层及位于其上的肖特基金属层,其工艺过程包括:采用丙酮溶液浸泡至大面积金属出现脱落;更换丙酮溶液后,在80W~140W的条件下超声2~5分钟,进行1~3次,更换溶液,在乙醇溶液中,在80W~140W的条件下超声2~5分钟,进行1~3次;纯水过浴1~5次清洗,在氮气加热的氛围下,以1500~4500转每分钟的转速甩干。
CN201210424730.5A 2012-10-30 2012-10-30 一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法 Active CN102931067B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210424730.5A CN102931067B (zh) 2012-10-30 2012-10-30 一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210424730.5A CN102931067B (zh) 2012-10-30 2012-10-30 一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法

Publications (2)

Publication Number Publication Date
CN102931067A true CN102931067A (zh) 2013-02-13
CN102931067B CN102931067B (zh) 2015-01-28

Family

ID=47645841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210424730.5A Active CN102931067B (zh) 2012-10-30 2012-10-30 一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法

Country Status (1)

Country Link
CN (1) CN102931067B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599952A (zh) * 2015-01-22 2015-05-06 中国科学院半导体研究所 一种去除碳化硅等离子体刻蚀形成的刻蚀损伤层的方法
CN109560020A (zh) * 2018-09-27 2019-04-02 厦门市三安集成电路有限公司 一种使用nmp蒸汽剥离晶圆金属膜的结构和方法
CN110060919A (zh) * 2018-01-18 2019-07-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110277315A (zh) * 2019-05-13 2019-09-24 全球能源互联网研究院有限公司 一种碳化硅浅沟槽刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115472A (ja) * 2001-10-03 2003-04-18 Denso Corp 半導体装置の製造方法
KR20040004986A (ko) * 2002-07-08 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
CN101030602A (zh) * 2007-04-06 2007-09-05 上海集成电路研发中心有限公司 一种可减小短沟道效应的mos晶体管及其制作方法
CN101807527A (zh) * 2010-03-23 2010-08-18 中国电子科技集团公司第十三研究所 一种SiC MESFET栅极制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115472A (ja) * 2001-10-03 2003-04-18 Denso Corp 半導体装置の製造方法
KR20040004986A (ko) * 2002-07-08 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
CN101030602A (zh) * 2007-04-06 2007-09-05 上海集成电路研发中心有限公司 一种可减小短沟道效应的mos晶体管及其制作方法
CN101807527A (zh) * 2010-03-23 2010-08-18 中国电子科技集团公司第十三研究所 一种SiC MESFET栅极制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599952A (zh) * 2015-01-22 2015-05-06 中国科学院半导体研究所 一种去除碳化硅等离子体刻蚀形成的刻蚀损伤层的方法
CN110060919A (zh) * 2018-01-18 2019-07-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110060919B (zh) * 2018-01-18 2021-08-06 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109560020A (zh) * 2018-09-27 2019-04-02 厦门市三安集成电路有限公司 一种使用nmp蒸汽剥离晶圆金属膜的结构和方法
CN109560020B (zh) * 2018-09-27 2022-12-16 厦门市三安集成电路有限公司 一种使用nmp蒸汽剥离晶圆金属膜的结构和方法
CN110277315A (zh) * 2019-05-13 2019-09-24 全球能源互联网研究院有限公司 一种碳化硅浅沟槽刻蚀方法

Also Published As

Publication number Publication date
CN102931067B (zh) 2015-01-28

Similar Documents

Publication Publication Date Title
US9991116B1 (en) Method for forming high aspect ratio patterning structure
CN102931067B (zh) 一种减小碳化硅凹槽损伤提高肖特基栅可靠性的方法
CN102629559B (zh) 叠栅SiC-MIS电容的制作方法
CN108389796A (zh) 半导体结构及其形成方法
CN106128942A (zh) 一种消除碳化硅器件终端刻蚀中微掩膜的方法
CN115274999B (zh) 一种约瑟夫森结及其制备方法和应用
CN100334693C (zh) 15-50纳米线宽多晶硅栅的刻蚀方法
CN107275196A (zh) 一种利用金属/氧化物双层掩膜结构刻蚀SiC的方法
CN102915911A (zh) 一种改善碳化硅台面底部的刻蚀方法
CN106328513B (zh) 半导体结构的形成方法
CN103715065A (zh) 一种平缓光滑侧壁形貌的SiC刻蚀方法
KR100194789B1 (ko) 반도체 소자의 폴리머 제거 방법
CN109411342A (zh) 一种碳化硅沟槽刻蚀方法
JP3160961B2 (ja) ドライエッチング方法
CN104637793A (zh) 一种碳化硅器件终端结构的制作方法
CN105702569A (zh) 刻蚀方法
CN104701242B (zh) 接触孔的刻蚀方法
CN109326519A (zh) 一种倾角硅槽刻蚀工艺
CN106960816B (zh) 双重图形化的方法
CN105336602A (zh) 控制多晶硅刻蚀侧壁角度的方法
CN104064474B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN106298494B (zh) 一种多晶硅刻蚀方法
CN113410382B (zh) 一种铬硅系薄膜电阻及其制备方法
CN104347378A (zh) 一种应用于沟槽型mos器件的沟槽栅的制备方法
KR100209637B1 (ko) 백금 식각방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant