CN105304465B - 工艺室、制备工艺室的方法和操作工艺室的方法 - Google Patents

工艺室、制备工艺室的方法和操作工艺室的方法 Download PDF

Info

Publication number
CN105304465B
CN105304465B CN201410406169.7A CN201410406169A CN105304465B CN 105304465 B CN105304465 B CN 105304465B CN 201410406169 A CN201410406169 A CN 201410406169A CN 105304465 B CN105304465 B CN 105304465B
Authority
CN
China
Prior art keywords
process chamber
gas
barrier layer
processing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410406169.7A
Other languages
English (en)
Other versions
CN105304465A (zh
Inventor
林毓超
张铭庆
黄渊圣
陈瑞铭
陈昭成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105304465A publication Critical patent/CN105304465A/zh
Application granted granted Critical
Publication of CN105304465B publication Critical patent/CN105304465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32871—Means for trapping or directing unwanted particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了工艺室以及制备和操作工艺室的方法。在一些实施例中，制备用于处理衬底的工艺室的方法包括：在工艺室的腔内设置的元件上方形成第一阻挡层，元件包括排气材料；以及在工艺室内，在第一阻挡层上方形成第二阻挡层。本发明还涉及工艺室、制备工艺室的方法和操作工艺室的方法。

Description

工艺室、制备工艺室的方法和操作工艺室的方法
技术领域
本发明涉及工艺室、制备工艺室的方法和操作工艺室的方法。
背景技术
工艺室通常用于半导体处理。例如，可将衬底放置在工艺室内，并且随后对衬底进行各种半导体处理步骤，诸如沉积、蚀刻、图案化和退火。
随着将半导体器件按比例缩小到65nm以下的临界尺寸，对于从一个衬底到下一个衬底的实现恒定的蚀刻速率、沉积速率、蚀刻深度、临界尺寸、蚀刻轮廓、和金属栅极电阻而言，严格控制工艺室内的条件是重要的。
发明内容
为了解决现有技术中的问题，本发明提供了一种制备用于处理衬底的工艺室的方法，所述方法包括：在所述工艺室的腔内设置的元件上方形成第一阻挡层，所述元件包括排气材料；以及在所述工艺室内，在所述第一阻挡层上方形成第二阻挡层。
在上述方法中，其中，所述第一阻挡层包括硅，并且其中，形成所述第一阻挡层包括：使含硅第一工艺气体流入所述工艺室内；以及通过对所述工艺室的电极施加第一射频功率来由所述含硅第一工艺气体生成第一等离子体。
在上述方法中，其中，所述第一阻挡层包括硅，并且其中，形成所述第一阻挡层包括：使含硅第一工艺气体流入所述工艺室内；以及通过对所述工艺室的电极施加第一射频功率来由所述含硅第一工艺气体生成第一等离子体；其中，所述含硅第一工艺气体包括第一含硅气体、惰性气体和含氧气体的气体混合物。
在上述方法中，其中，所述第一阻挡层包括硅，并且其中，形成所述第一阻挡层包括：使含硅第一工艺气体流入所述工艺室内；以及通过对所述工艺室的电极施加第一射频功率来由所述含硅第一工艺气体生成第一等离子体；其中，所述工艺室内的所述含硅第一工艺气体的压力在从约20毫托至约30毫托的范围内。
在上述方法中，其中，所述第二阻挡层包括硼，并且其中，形成所述第二阻挡层包括：使含硼第二工艺气体流入所述工艺室内；以及通过对所述工艺室的电极施加第二射频功率来由所述含硼第二工艺气体生成第二等离子体。
在上述方法中，其中，所述第二阻挡层包括硼，并且其中，形成所述第二阻挡层包括：使含硼第二工艺气体流入所述工艺室内；以及通过对所述工艺室的电极施加第二射频功率来由所述含硼第二工艺气体生成第二等离子体；其中，所述含硼第二工艺气体包括含硼气体和含卤素气体的气体混合物。
在上述方法中，其中，所述第二阻挡层包括硼，并且其中，形成所述第二阻挡层包括：使含硼第二工艺气体流入所述工艺室内；以及通过对所述工艺室的电极施加第二射频功率来由所述含硼第二工艺气体生成第二等离子体；其中，所述含硼第二工艺气体包括含硼气体和含卤素气体的气体混合物；其中，所述气体混合物还包括含氧气体或含氮气体。
在上述方法中，其中，所述第二阻挡层包括硼，并且其中，形成所述第二阻挡层包括：使含硼第二工艺气体流入所述工艺室内；以及通过对所述工艺室的电极施加第二射频功率来由所述含硼第二工艺气体生成第二等离子体；其中，所述工艺室内的所述含硼第二工艺气体的压力在从约2毫托至约10毫托的范围内。
在上述方法中，其中，形成所述第一阻挡层包括：使所述元件的表面粗糙以形成粗糙的表面；以及在所述元件的粗糙的表面上方沉积所述第一阻挡层。
根据本发明的另一个方面，提供了一种制备用于处理衬底的工艺室的方法，所述方法包括：对在所述工艺室的腔内设置的含石英元件的表面进行处理以形成所述含石英元件的处理的表面；在所述含石英元件的处理的表面上方形成含硅第一阻挡层；以及在所述含硅第一阻挡层上方形成含硼第二阻挡层。
在上述方法中，其中，处理所述含石英元件的表面包括：使所述含石英元件的表面粗糙。
在上述方法中，其中，处理所述含石英元件的表面包括：使所述含石英元件的表面粗糙；其中，使所述含石英元件的表面粗糙包括：部分地蚀刻所述含石英元件的表面。
在上述方法中，其中，在所述含硅第一阻挡层上方形成所述含硼第二阻挡层包括：包含含硼等离子体的等离子体增强化学汽相沉积工艺。
在上述方法中，其中，所述含硼第二阻挡层还包含硅。
在上述方法中，其中，所述含硼第二阻挡层还包含氧或氮。
根据本发明的又一个方面，提供了一种操作工艺室的方法，所述方法包括：对在所述工艺室的腔内设置的排气元件的表面进行处理以形成处理的表面；将含硅第一阻挡层用作所述处理的表面的内衬；将含硼第二阻挡层用作所述含硅第一阻挡层的内衬；将衬底引入具有所述含硅第一阻挡层和所述含硼第二阻挡层的所述工艺室内；使处理气体流入具有所述衬底的所述工艺室内；以及使用处理气体处理所述衬底。
在上述方法中，其中，使用所述处理气体处理所述衬底包括：使用所述处理气体蚀刻所述衬底。
在上述方法中，其中，使所述处理气体流入具有所述衬底的所述工艺室内包括：用所述处理气体均匀地填充所述工艺室，从而在所述工艺室内建立均匀的处理气体压力。
在上述方法中，其中，将所述含硼第二阻挡层用作所述含硅第一阻挡层的内衬包括：使含硼和卤素的气体混合物流入所述工艺室内；以及由所述气体混合物形成含硼等离子体。
在上述方法中，其中，将所述含硼第二阻挡层用作所述含硅第一阻挡层的内衬包括：使含硼和卤素的气体混合物流入所述工艺室内；以及由所述气体混合物形成含硼等离子体；其中，所述气体混合物还包括氧和氮中的一种。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各方面。应该注意，根据工业中的标准实践，没有按比例绘制各种部件。实际上，为了清楚的讨论，各种部件的尺寸可以任意地增大或减少。
图1A和图1B示出了根据一些实施例的制备用于处理衬底的工艺室的方法。
图2A至图2F示出了根据一些实施例的图1A中所示的方法和图1B中所示的方法的一些工艺步骤的工艺流程。
图3示出了根据一些实施例的操作工艺室的方法。
图4A至图4D示出了图3中所示的方法的一些工艺步骤的工艺流程。
具体实施方式
以下公开内容提供了用于实现所提供主题的不同特征的许多不同的实施例或实例。下面描述了部件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。另外，本发明可以在各种实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不表示所讨论的多个实施例和/或配置之间的关系。
此外，本文中可使用诸如“在…之下”、“在…下面”、“下面的”、“在…之上”、以及“上面的”等的空间相对术语，以便于描述如图中所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除图中所示的方位之外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且本文中使用的空间相对描述符可以同样地作出相应的解释。
图1A示出了根据一个或多个实施例制备用于处理衬底的工艺室的方法100。方法100可以包括：在工艺室的腔内设置的元件上方形成第一阻挡层，该元件包括排气材料(在步骤102中)；以及在工艺室内，在第一阻挡层上方形成第二阻挡层(在步骤104中)。
图1B示出了根据一个或多个实施例的制备用于处理衬底的工艺室的方法101。方法101可以包括：处理设置在工艺室的腔内的含石英元件的表面以形成处理的表面(在步骤106中)；在含石英元件的处理的表面上方形成含硅第一阻挡层(在步骤108中)；以及在含硅第一阻挡层上方形成含硼第二阻挡层(在步骤110中)。
图2A至图2F示出了根据一个或多个实施例的图1A中所示的方法100和图1B中所示的方法101的一些工艺步骤的工艺流程。作为实例，在将衬底(例如，晶圆)引入工艺室之前，可以发生图2A至图2F中所示的工艺步骤。
图2A示出了根据一个或多个实施例的工艺室200的截面示意图。工艺室200可以是在半导体处理中使用的装置。作为实例，工艺室200可以用于半导体器件制造中以蚀刻诸如半导体、金属和电介质的材料。由顶部200a、底部200b和在顶部200a和底部200b之间延伸的侧壁200c限定工艺室200。工艺室200的顶部200a、底部200b和侧壁200c可以围绕工艺室200内的腔200d。顶部200a、底部200b和侧壁200c的面向腔200d的表面可以称为工艺室200的内表面200e。在实施例中，工艺室200可以包括导电和/或导热材料或可以由导电和/或导热材料组成。作为实例，工艺室200的顶部200a、底部200b和侧壁200c可以包括金属或金属合金或可以由金属或金属合金组成，例如包括铝。
工艺室200可以包括设置在顶部200a之上的电极202以提供用于在工艺室200中(例如，在工艺室200的腔200d内)产生等离子体的能量。第一射频(RF)电源204电连接到电极202并向电极202提供必要的功率以用于工艺室200中的处理操作。第一RF电源204可以包括或可以是电子回旋共振电源、电感耦合等离子体电源或变压器耦合等离子体电源。
工艺室200包括为衬底提供支撑的静电卡盘(ESC)206，可以在后续工艺步骤中将衬底放置在其上。第二RF电源208向ESC206供电。ESC206可以是工艺室200的第二电极。第二RF电源208可以是直流(DC)偏压等离子体模式RF电源。在实施例中，由第二RF电源208施加的RF能量的频率可以在从约10MHz至约15MHz的范围内，例如，约13MHz。在另一实施例中，由第二RF电源208施加的RF能量的频率可以在从约200kHz至约600kHz的范围内，例如，约400kHz。
工艺室200包括入口209和与入口209连通的第一泵210。第一泵210和入口209相互合作以引入流体或使流体(例如，气体)流入工艺室200(例如，流入工艺室200的腔200d内)。工艺室200还包括通过第二泵214使流体(例如，气体)排出工艺室200的出口212。
如上所述，在后续工艺步骤中，可以将待处理的衬底(例如，晶圆)引入工艺室200内。可以将位于工艺室200内部的衬底暴露于等离子体、工艺气体(例如，蚀刻剂气体)和热循环中。在一些处理步骤中，工艺室200内的条件可以是高侵袭性的，使得各种室内部件受到侵蚀。实例包括使用含卤素等离子体的处理步骤。由于在工艺室200中引入或形成的等离子体和工艺气体的侵蚀特性，因此期望工艺室200的暴露于等离子体的部件是抵抗或被制成抵抗由这些气体和等离子体引起的侵蚀和腐蚀的。为此，工艺室200可以包括用作工艺室200的内表面200e的至少一部分的内衬或涂覆工艺室200的内表面200e的至少一部分的保护层216。换言之，保护层216可以用作面向腔200d的顶部200a、底部200b和侧壁200c的一些或所有表面的内衬，或可以涂覆面向腔200d的顶部200a、底部200b和侧壁200c的一些或所有表面。在图2A所示的实例中，保护层216形成在工艺室200的内表面200e的整个范围上。工艺室200内的其他元件和/或表面(例如，ESC206的表面)也可以以保护层216为内衬或涂覆有保护层216。在图2A中没有示出工艺室200内的其他元件和/或表面的涂层。
保护层216可以包括或可以由在各种工艺室环境中表现出高耐久性的材料组成。换句话说，保护层216可以包括能够承受由等离子体、工艺气体和热循环引起的侵蚀、蚀刻或劣化的材料。作为实例，保护层216可以包括或可以由氧化铝(例如，陶瓷氧化铝)或氧化钇(Y2O3)组成，但是也可以是其他材料。可以通过化学汽相沉积(CVD)工艺、物理汽相沉积(PVD)工艺、喷涂工艺(例如，热喷涂或等离子体喷涂)和烧结工艺中的至少一种来形成保护层216，但是也可以是其他合适的工艺。
工艺室200可以包括设置在工艺室200的腔200d中的含石英元件218。例如，含石英元件218可以是设置在工艺室200内的用于半导体制造工艺的部件或工具。在图2A所示的实例中，将含石英元件218简化，并且将其示出为用作由工艺室200的顶部200a和侧壁200c限定的内表面200e的一部分的内衬的层。含石英元件218可以具有不与工艺室200内的等离子体和工艺气体反应的内表面。此外，含石英元件218的石英材料(例如，硅酸盐或SiO2)可以具有高纯度特性以最小化工艺室200内的可能妨碍晶圆处理的部件和/或工具的污染。
虽然含石英元件218的石英材料可以最小化工艺室200的污染，但是来自在工艺室200内发生的处理(例如，蚀刻)的残留物不可避免地形成在含石英元件218中或上。随着时间的推移，残留物和副产物可以使在工艺室200内实施的工艺变得不可靠、从基线偏移、并且从一个衬底到下一个衬底不一致。例如，随着时间的推移，在相同衬底上实施的相同的工艺可能具有不同的蚀刻速率、沉积速率、蚀刻深度、临界尺寸、蚀刻轮廓和金属栅极电阻。这可能是由于工艺室200内的条件不一致。因此，在衬底的处理周期之间定期地清洗含石英元件218可以是必要的，以去除残留物和副产物从而恢复室条件。
即使定期清洗，工艺室200内的条件仍然可能随着时间而变化。内部条件的这种变化可能是在衬底的处理期间由先前溶解、捕获或吸附在含石英元件218中或上的气体副产物或残留物的排气或释放引起的。释放到工艺室200的腔200d内的气体残留物或副产物可能导致工艺室200内的条件不一致，并且这还可能导致，例如，对于相同工艺的不同的蚀刻速率、沉积速率、蚀刻深度、临界尺寸、蚀刻轮廓和金属栅极电阻，这可能导致相同的半导体器件上的均匀性、产量和性能较差。作为实例，在衬底的处理期间，氧可以溶解、捕获或吸附在含石英元件218中或上，并且随着时间的推移，氧可以从含石英元件218释放至工艺室200的腔200d内并且对工艺室200内的衬底的蚀刻产生不利影响。
气体副产物或残留物的排气可以是含石英元件218的一种或多种材料的结果。例如，包含在含石英元件218中的石英可以排气或将气体副产物或残留物释放到工艺室的腔200d内，例如，由于石英的多孔性。负责或能够使气体副产物或残留物排气的含石英元件218的一种或多种材料可以称为排气材料。
因此，如图2B至图2F所示，可以在含石英元件218(例如，包括排气材料)上方形成包括第一阻挡层220和第二阻挡层222的多个阻挡层。第一阻挡层220(在图2D中示出)和第二阻挡层222(在图2F中示出)抑制、防止或大幅减少气体副产物或残留物在工艺室200的腔200d内的释放或排气。这可以依次导致工艺室200内的内部条件一致，因此，这可以导致，例如，对于相同工艺的蚀刻速率、沉积速率、蚀刻深度、临界尺寸、蚀刻轮廓和金属栅极电阻的一致。这还可以导致在相同的半导体器件上的更好的均匀性、产量和性能。
如图2B中所示，第一蚀刻剂气体E1通过入口209流入工艺室200内。第一蚀刻剂气体E1用于处理含石英元件218的表面以改进第一阻挡层220(在图2D中示出)对含石英元件218的粘合性。例如，由第一蚀刻剂气体E1处理的含石英元件218的表面可以是面向工艺室200的腔200d的含石英元件218的表面。第一蚀刻剂气体E1可以部分地蚀刻含石英元件218的表面，从而使该表面粗糙。随后形成的第一阻挡层220(在图2D中示出)对含石英元件218的粗糙的或处理的表面具有更好的粘合性。
在实施例中，第一蚀刻剂气体E1可以包括含卤素气体(例如，NF3)和惰性气体(例如，Ar)的气体混合物。含卤素气体的流速可以在从约600标准立方厘米每分钟(sccm)至约800sccm的范围内，例如，约750sccm，但是也可以是其他流速。惰性气体的流速可以在从约40sccm至约80sccm的范围内，例如，约60sccm，但是也可以是其他流速。工艺室200内第一蚀刻剂气体E1的压力可以在从约100毫托至约500毫托的范围内，例如，约300毫托，但是也可以是其他压力。
在图2B所示的工艺步骤中，例如，当第一蚀刻剂气体E1正流入工艺室200内时，可以通过第一RF电源204和第二RF电源208中的至少一个施加RF电压。RF电压可以处于从约500瓦至约1500瓦的范围内的偏置功率电平，例如，约1000瓦，但是可以是其他偏置功率电平也。在处理和/或使含石英元件218的表面粗糙之后，第一蚀刻剂气体E1通过出口212从工艺室200排出。
如图2C所示，在处理含石英元件218之后，第一工艺气体P1通过入口209流入工艺室200内。除其他气体之外，第一工艺气体P1提供用于形成第一阻挡层220(在图2D中示出)的源气体。在实施例中，第一工艺气体P1包含硅并且可以包括第一含硅气体(例如，SiCl4)、惰性气体(例如，Ar)和含氧气体(例如，O2)的气体混合物。第一含硅气体的流速可以在从约150sccm至约400sccm的范围内，例如，约250sccm，但是也可以是其他流速。惰性气体的流速可以在从约10sccm至约30sccm的范围内，例如，约20sccm，但是也可以是其他流速。含氧气体的流速可以在从约50sccm至约150sccm的范围内，例如，约100sccm，但是也可以是其他流速。工艺室200内的第一工艺气体P1的压力可以在从约20毫托至约30毫托的范围内，例如，约23毫托，但是也可以是其他压力。
如图2D所示，可以由第一工艺气体P1生成(例如，点燃)第一等离子体PL1，从而在含石英元件218上方形成第一阻挡层220(例如，用作暴露于第一等离子体PL1的含石英元件218的表面的内衬)。因此，形成第一阻挡层220可以包括或可以是等离子体增强化学汽相沉积(PECVD)工艺。第一阻挡层220的厚度可以在从约0.5纳米到约2.0纳米的范围内。
通过对工艺室200的ESC206施加(例如，通过第二RF电源208)第一RF功率(例如，DCRF功率)，可以由第一工艺气体P1生成第一等离子体PL1。第一RF功率可以处于从约700瓦至约1200瓦的范围内(例如，约700瓦)的偏置功率电平，但是其他偏置功率电平也是可以的。
第一含硅气体可以是SiCl4，惰性气体可以是Ar，并且含氧气体可以是O2。在这样的实例中，用于形成第一阻挡层220的化学反应可以表示为：SiCl4+Ar+O2→SIClOx+Ar，其中x是实数，例如，大于或等于2且小于或等于4的实数。在这个实例中，第一阻挡层220包括SIClOx。x的精确值可以取决于含氧气体(例如，O2)和第一含硅气体SiCl4的气体比率。在其他实例中，含硅气体、惰性气体和含氧气体可以包括其他化合物。因此，在这样的实例中，第一阻挡层220可以包括其他含硅化合物，例如，SiOy，其中y是大于或等于1且小于或等于2的实数。在形成含硅第一阻挡层220后，工艺室200内的气体副产物(例如，Ar)通过出口212从工艺室200排出。
如图2E所示，在形成第一阻挡层220之后，第二工艺气体P2通过入口209流入具有第一阻挡层220的工艺室200内。除其他气体之外，第二工艺气体P2提供用于形成第二阻挡层222(在图2F中示出)的源气体。在一个实施例中，第二工艺气体P2包含硼并且可以包括含硼气体(例如，BCl3)和含卤素气体(例如，Cl2)的气体混合物。第二工艺气体P2可以额外地包括气体混合物中的含氧气体(例如，O2)或含氮气体(例如，N2)。含硼气体的流速可以在从约100sccm至约300sccm的范围内，例如，约200sccm，但是也可以是其他流速。含氧气体或含氮气体的流速可以在从约1sccm至约10sccm的范围内，例如，约5sccm，但是也可以是其他流速。含卤素气体的流速可以在从约1sccm至约20sccm的范围内，例如，约10sccm，但是也可以是其他流速。工艺室200内的第二工艺气体P2的压力可以在从约2毫托至约10毫托的范围内，例如，约5毫托，但是也可以是其他压力。
如图2F所示，可以由第二工艺气体P2生成(例如，点燃)第二等离子体PL2，从而在第一阻挡层220上方形成第二阻挡层222(例如，用作暴露于第二等离子体PL2的第一阻挡层220的表面的内衬)。因此，形成第二阻挡层222可以包括或可以是等离子体增强化学汽相沉积(PECVD)工艺。第二阻挡层222的厚度可以在从约1.0纳米到约3.0纳米的范围内。
通过对工艺室200的ESC206施加(例如，通过第二RF电源208)第二RF功率(例如，DCRF功率)可以由第二工艺气体P2生成第二等离子体PL2。第二RF功率可以处于从约100瓦至约1000瓦的范围内(例如，约500瓦)的偏置功率电平，但是其他偏置功率电平也是可以的。此外，可以通过第一RF电源204对电极202施加电压。该电压可以在从约5伏至约15伏的范围内，例如，约10伏，但是也可以是其他电压。
第二工艺气体P2可以包括BCl3、Cl2和O2的气体混合物。在这样的实例中，用于形成第二阻挡层222的化学反应可以表示为：Si+Cl2+BCl3+O2→SiClOw+SiBOz，其中w和z是实数，例如，大于或等于2且小于或等于4的实数。可以由含硅第一阻挡层220提供化学反应中的硅Si。在示出的实例中，第二阻挡层222包括SiBOz。z的精确值可以取决于含硼气体BCl3和含卤素气体Cl2的气体比率。在其他实例中，含硼气体和含卤素气体可以包括其他化合物。而且，第二工艺气体P2可以包括含氮气体而不是含氧气体。因此，在这样的实例中，第二阻挡层222可以包括其他含硼化合物，例如，SiBNv，其中v是大于或等于2且小于或等于4的实数。在形成含硼第二阻挡层222后，工艺室200内的气体副产物通过出口212从工艺室200排出。
第一阻挡层220和第二阻挡层222抑制、防止或大幅减少气体残留物或副产物通过含石英元件218在工艺室200的腔200d内的释放或排气。这依次可以导致工艺室200内的内部条件一致，因此，这可以导致，例如，对于相同工艺的蚀刻速率、沉积速率、蚀刻深度、临界尺寸、蚀刻轮廓和金属栅极电阻的一致。这还可以导致在相同的半导体器件上的更好的均匀性、产量和性能。此外，例如，可以通过光学发射光谱(OES)或原子发射光谱(AES)容易地检测第二阻挡层222和/或第一阻挡层220的任何劣化。因此，在早期阶段，OES或AES信号可以用来表明工艺室200的内部条件是否已经改变，例如，由于气体残留物或副产物通过含石英元件218的排气导致的工艺室200的内部条件的改变。
图3示出了根据一个或多个实施例的用于操作工艺室的方法300。方法300可以包括：对设置在工艺室的腔内的排气元件的表面进行处理(在步骤302中)；将含硅第一阻挡层用作处理的表面的内衬(在步骤304中)；将含硼第二阻挡层用作含硅第一阻挡层的内衬(在步骤306中)；将衬底引入具有含硅第一阻挡层和含硼第二阻挡层的工艺室内(在步骤308中)；使处理气体流入具有衬底的工艺室内(在步骤310中)；以及使用处理气体处理衬底(在步骤312中)。
图4A至图4D示出了根据一个或多个实施例的说明图3中所示的方法300的一些工艺步骤的工艺流程。图4A示出了形成在含石英元件218上的含硅第一阻挡层220和含硼第二阻挡层222。例如，图4A中示出的布置可以通过图2A至图2F中示出的工艺流程实现。
如图4B所示，可以将衬底400(例如，晶圆)引入具有含硅第一阻挡层220和含硼第二阻挡层222的工艺室200内。衬底400可以放置在ESC206上，并且可以通过衬底400上的由ESC206施加的静电力保持在适当的位置处。衬底400可以包括多晶硅层、金属层、介电层和半导体层中的至少一个以用于工艺室200内的处理。
如图4C所示，处理气体E2通过入口209流入工艺室200内。使处理气体E2流入工艺室200内足够量的时间，以均匀地填充工艺室200。例如，处理气体E2流入工艺室200的持续时间可以为从约25秒至约30秒。这可以是用于在工艺室200内也建立均匀的处理气体压力的足够量的时间。
在一个实施例中，例如，处理气体E2可以包括或可以是用于蚀刻工艺的蚀刻剂气体。在另一实施例中，例如，处理气体E2可以包括或可以是用于沉积工艺的源气体。在又另一个实施例中，处理气体E2可以包括或可以是用于另一半导体制造工艺的气体。以下说明书在蚀刻工艺的具体环境中描述了处理气体E2。然而，这仅仅是为了说明的目的，并且不旨在限制本发明。
如图4D所示，例如，处理气体E2通过由第一RF电源204对电极202施加的电压可以生成蚀刻等离子体PL3。电压可以在从约5伏到约15伏的范围内，例如，约10伏，但是也可以是其他电压。蚀刻等离子体PL3用于蚀刻衬底400。例如，可以通过蚀刻等离子体PL3蚀刻衬底400的多晶硅层、金属层、介电层和半导体层中的至少一个。
第一阻挡层220和第二阻挡层222抑制、防止或大幅减少气体残留物或副产物通过含石英元件218在工艺室200的腔200d内的释放或排气。这又可以导致工艺室200内的一致的内部条件，因此，这可以导致，例如，对于施加至可与衬底400相同的其他衬底的相同蚀刻工艺的一致的蚀刻速率、沉积速率、蚀刻深度、临界尺寸、蚀刻轮廓和金属栅极电阻。这还导致可制造的相同的半导体器件上的更好的均匀性、产量和性能。此外，例如，可以通过光学发射光谱(OES)或原子发射光谱(AES)容易地检测第二阻挡层222和/或第一阻挡层220的任何劣化。因此，在早期阶段，OES或AES信号可以用来表明工艺室200的内部条件是否已经改变，例如，由于气体残留物或副产物通过含石英元件218的排气导致的工艺室200的内部条件的改变。
根据本文中呈现的各个实施例，可以提供一种制备用于处理衬底的工艺室的方法，该方法可以包括：在设置在工艺室的腔内的元件上方形成第一阻挡层，元件包括排气材料；以及在工艺室内，在第一阻挡层上方形成第二阻挡层。
根据本文中呈现的各个实施例，可以提供一种制备用于处理衬底的工艺室的方法，该方法可以包括：对设置在工艺室的腔内的含石英元件的表面进行处理以形成处理的表面；在含石英元件的处理的表面上方形成含硅第一阻挡层；以及在含硅第一阻挡层上方形成含硼第二阻挡层。
根据本文中呈现的各个实施例，可以提供一种操作工艺室的方法，该方法可以包括：对设置在工艺室的腔内的元件的表面进行处理以形成处理的表面；将含硅第一阻挡层用作处理的表面的内衬；将含硼第二阻挡层用作含硅第一阻挡层的内衬；将衬底引入具有含硅第一阻挡层和含硼第二阻挡层的工艺室内；使处理气体流入具有衬底的工艺室内；以及使用处理气体处理衬底。
上面概述了若干实施例的特征，使得本领域的普通技术人员可以更好地理解本发明的各个方面。本领域的普通技术人员应该理解，他们可以容易地使用本发明作为基础来设计或更改用于达到与这里所介绍实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域的普通技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (20)

1.一种制备用于处理衬底的工艺室的方法，所述方法包括：
在所述工艺室的腔内设置的元件上方形成第一阻挡层，所述元件包括排气材料；以及
在所述工艺室内，在所述第一阻挡层上方形成第二阻挡层；
其中，所述第一阻挡层包括硅，所述第二阻挡层包括硼，并且通过与所述第一阻挡层中的硅反应形成所述第二阻挡层。
2.根据权利要求1所述的制备用于处理衬底的工艺室的方法，其中，形成所述第一阻挡层包括：
使含硅第一工艺气体流入所述工艺室内；以及
通过对所述工艺室的电极施加第一射频功率来由所述含硅第一工艺气体生成第一等离子体。
3.根据权利要求2所述的制备用于处理衬底的工艺室的方法，其中，所述含硅第一工艺气体包括第一含硅气体、惰性气体和含氧气体的气体混合物。
4.根据权利要求2所述的制备用于处理衬底的工艺室的方法，其中，所述工艺室内的所述含硅第一工艺气体的压力在从20毫托至30毫托的范围内。
5.根据权利要求1所述的制备用于处理衬底的工艺室的方法，其中，形成所述第二阻挡层包括：
使含硼第二工艺气体流入所述工艺室内；以及
通过对所述工艺室的电极施加第二射频功率来由所述含硼第二工艺气体生成第二等离子体。
6.根据权利要求5所述的制备用于处理衬底的工艺室的方法，其中，所述含硼第二工艺气体包括含硼气体和含卤素气体的气体混合物。
7.根据权利要求6所述的制备用于处理衬底的工艺室的方法，其中，所述气体混合物还包括含氧气体或含氮气体。
8.根据权利要求5所述的制备用于处理衬底的工艺室的方法，其中，所述工艺室内的所述含硼第二工艺气体的压力在从2毫托至10毫托的范围内。
9.根据权利要求1所述的制备用于处理衬底的工艺室的方法，其中，形成所述第一阻挡层包括：
使所述元件的表面粗糙以形成粗糙的表面；以及
在所述元件的粗糙的表面上方沉积所述第一阻挡层。
10.一种制备用于处理衬底的工艺室的方法，所述方法包括：
对在所述工艺室的腔内设置的含石英元件的表面进行处理以形成所述含石英元件的处理的表面；
在所述含石英元件的处理的表面上方形成含硅第一阻挡层；以及
在所述含硅第一阻挡层上方形成含硼第二阻挡层，通过与所述第一阻挡层中的硅反应形成所述第二阻挡层。
11.根据权利要求10所述的方法，其中，处理所述含石英元件的表面包括：使所述含石英元件的表面粗糙。
12.根据权利要求11所述的制备用于处理衬底的工艺室的方法，其中，使所述含石英元件的表面粗糙包括：部分地蚀刻所述含石英元件的表面。
13.根据权利要求10所述的制备用于处理衬底的工艺室的方法，其中，在所述含硅第一阻挡层上方形成所述含硼第二阻挡层包括：包含含硼等离子体的等离子体增强化学汽相沉积工艺。
14.根据权利要求10所述的制备用于处理衬底的工艺室的方法，其中，所述含硼第二阻挡层还包含硅。
15.根据权利要求10所述的制备用于处理衬底的工艺室的方法，其中，所述含硼第二阻挡层还包含氧或氮。
16.一种操作工艺室的方法，所述方法包括：
对在所述工艺室的腔内设置的排气元件的表面进行处理以形成处理的表面；
将含硅第一阻挡层用作所述处理的表面的内衬；
将含硼第二阻挡层用作所述含硅第一阻挡层的内衬，其中，通过与所述第一阻挡层中的硅反应形成所述第二阻挡层；
将衬底引入具有所述含硅第一阻挡层和所述含硼第二阻挡层的所述工艺室内；
使处理气体流入具有所述衬底的所述工艺室内；以及
使用处理气体处理所述衬底。
17.根据权利要求16所述的操作工艺室的方法，其中，使用所述处理气体处理所述衬底包括：使用所述处理气体蚀刻所述衬底。
18.根据权利要求16所述的操作工艺室的方法，其中，使所述处理气体流入具有所述衬底的所述工艺室内包括：用所述处理气体均匀地填充所述工艺室，从而在所述工艺室内建立均匀的处理气体压力。
19.根据权利要求16所述的操作工艺室的方法，其中，将所述含硼第二阻挡层用作所述含硅第一阻挡层的内衬包括：
使含硼和卤素的气体混合物流入所述工艺室内；以及
由所述气体混合物形成含硼等离子体。
20.根据权利要求19所述的操作工艺室的方法，其中，所述气体混合物还包括氧和氮中的一种。
CN201410406169.7A 2014-06-06 2014-08-18 工艺室、制备工艺室的方法和操作工艺室的方法 Active CN105304465B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/297,918 US9613819B2 (en) 2014-06-06 2014-06-06 Process chamber, method of preparing a process chamber, and method of operating a process chamber
US14/297,918 2014-06-06

Publications (2)

Publication Number Publication Date
CN105304465A CN105304465A (zh) 2016-02-03
CN105304465B true CN105304465B (zh) 2018-06-08

Family

ID=54770149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410406169.7A Active CN105304465B (zh) 2014-06-06 2014-08-18 工艺室、制备工艺室的方法和操作工艺室的方法

Country Status (2)

Country Link
US (1) US9613819B2 (zh)
CN (1) CN105304465B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121161A (en) * 1997-06-11 2000-09-19 Applied Materials, Inc. Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions
CN101015047A (zh) * 2004-07-20 2007-08-08 应用材料股份有限公司 以钽前驱物taimata进行含钽材料的原子层沉积
CN101764084A (zh) * 2008-12-24 2010-06-30 北京北方微电子基地设备工艺研究中心有限责任公司 铜阻挡层-籽晶层薄膜制备的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350697B1 (en) * 1999-12-22 2002-02-26 Lam Research Corporation Method of cleaning and conditioning plasma reaction chamber
US6830622B2 (en) * 2001-03-30 2004-12-14 Lam Research Corporation Cerium oxide containing ceramic components and coatings in semiconductor processing equipment and methods of manufacture thereof
US7204913B1 (en) * 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
US20050221020A1 (en) * 2004-03-30 2005-10-06 Tokyo Electron Limited Method of improving the wafer to wafer uniformity and defectivity of a deposited dielectric film
US20050274396A1 (en) * 2004-06-09 2005-12-15 Hong Shih Methods for wet cleaning quartz surfaces of components for plasma processing chambers
US20080216958A1 (en) * 2007-03-07 2008-09-11 Novellus Systems, Inc. Plasma Reaction Apparatus Having Pre-Seasoned Showerheads and Methods for Manufacturing the Same
US7691755B2 (en) * 2007-05-15 2010-04-06 Applied Materials, Inc. Plasma immersion ion implantation with highly uniform chamber seasoning process for a toroidal source reactor
US8084105B2 (en) * 2007-05-23 2011-12-27 Applied Materials, Inc. Method of depositing boron nitride and boron nitride-derived materials
JP2010109245A (ja) * 2008-10-31 2010-05-13 Toshiba Corp 半導体装置の製造方法
US8206829B2 (en) * 2008-11-10 2012-06-26 Applied Materials, Inc. Plasma resistant coatings for plasma chamber components
JP5710591B2 (ja) * 2009-04-20 2015-04-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ プロセスチャンバ壁上にシリコンコーティングを使用した残留フッ素ラジカルの除去の促進
JP5450187B2 (ja) * 2010-03-16 2014-03-26 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP5699980B2 (ja) * 2011-06-16 2015-04-15 東京エレクトロン株式会社 成膜方法及び成膜装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121161A (en) * 1997-06-11 2000-09-19 Applied Materials, Inc. Reduction of mobile ion and metal contamination in HDP-CVD chambers using chamber seasoning film depositions
CN101015047A (zh) * 2004-07-20 2007-08-08 应用材料股份有限公司 以钽前驱物taimata进行含钽材料的原子层沉积
CN101764084A (zh) * 2008-12-24 2010-06-30 北京北方微电子基地设备工艺研究中心有限责任公司 铜阻挡层-籽晶层薄膜制备的方法

Also Published As

Publication number Publication date
US9613819B2 (en) 2017-04-04
US20150357164A1 (en) 2015-12-10
CN105304465A (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
JP7408273B2 (ja) チャンバコンポーネント用金属オキシフッ化物膜
TWI680510B (zh) 用於高深寬比圓筒狀物蝕刻的含金屬側壁鈍化層之沉積技術
US10431458B2 (en) Mask shrink layer for high aspect ratio dielectric etch
TWI764982B (zh) 自限制原子熱蝕刻系統及方法
CN109075030B (zh) 用于在等离子体处理腔室中的原位腔室清洁效率提高的等离子体处理工艺
JP6653577B2 (ja) プラスマエンハンスト原子層エッチングの方法
US10170324B2 (en) Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
CN106206286B (zh) 蚀刻方法
CN112154534A (zh) 控制金属污染的腔室的原位cvd和ald涂布
KR20160067743A (ko) 고종횡비 실린더 에칭을 위해 측벽 패시베이션을 증착하기 위한 기법
TWI682461B (zh) 被處理體之處理方法
KR20160067742A (ko) 고 종횡비 실린더 에칭을 위해 측벽 패시베이션을 증착하기 위한 기법
CN112640064A (zh) 用于高深宽比蚀刻的含金属钝化
JP2007516921A (ja) 半導体材料処理装置におけるイットリアでコーティングされたセラミック部品及びその部品を製造する方法
TW201543567A (zh) 無鹵素之氣相矽蝕刻
TW202039906A (zh) 蝕刻腔室中的方向性沉積
JP2006265724A (ja) 中性ビームを利用した原子層蒸着装置及びこの装置を利用した原子層蒸着方法
TWI766866B (zh) 蝕刻方法
TWI694531B (zh) 蝕刻方法
CN105914144A (zh) 蚀刻方法
TW201724252A (zh) 蝕刻方法
TW202249116A (zh) 用於高縱橫比電漿蝕刻之基於金屬的襯墊保護
CN105304465B (zh) 工艺室、制备工艺室的方法和操作工艺室的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant