JPS5810837A - 配線層の形成方法 - Google Patents

配線層の形成方法

Info

Publication number
JPS5810837A
JPS5810837A JP10980281A JP10980281A JPS5810837A JP S5810837 A JPS5810837 A JP S5810837A JP 10980281 A JP10980281 A JP 10980281A JP 10980281 A JP10980281 A JP 10980281A JP S5810837 A JPS5810837 A JP S5810837A
Authority
JP
Japan
Prior art keywords
layer
wiring layer
heat
etching
resistant resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10980281A
Other languages
English (en)
Inventor
Atsushi Endo
厚志 遠藤
Toshio Yada
矢田 俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10980281A priority Critical patent/JPS5810837A/ja
Publication of JPS5810837A publication Critical patent/JPS5810837A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体集積回路装置などの電極配線層のよう
な微細な配線層を形成する方法に関するものである。
以下、半導体装置の電極配線層の形成を例にとって説明
する。電極配線層を形成するにあたり。
広く採用されている方法として、電極配線層となる層た
とえば金属層の所定部分を直接エツチングすることによ
り所望の電極配線パターンを得る方法、および、電極配
線層を形成すべき基板上の特定域に溶解除去がOT能な
ような被覆層を形成した後に、この被覆層を含む基板上
の全域に金属層を形成し、ついで、基体上の特定域に形
成された被覆層を除去しうる溶剤を作用させ、被4II
層の除去と同時にこの上にある金属層を浮かしてとり去
ることにより所−の電極配線パターンを得るリフトオフ
法が挙げられる。
ところで、前者のエツチング法は、作業性の面で優れて
いるものの、湿式法でエツチングするため、バク−71
1111が悪い。乾式法にょるエッチ7グ(ドライエツ
チング)も検討さ°hているが、これについては後述す
る。一方、後者のり7トオフ法は、被膜層を形成する写
真製版精度で全体の精度が決まるため、微細なバター7
を有する電極配線層の形成に適しているが、この方法で
は、金属層の厚みが増すと、被膜上の金属層の除去が困
礫になるため、金属層を極力薄くする必要があり、殊に
、基板表面に段差があると、この部分で電極配線層が断
線する危険性がある。
以下、ドライエツチング法について検討する。
#I1図体)〜Φ)は従来のドライエツチング法によっ
て電極配線層を形成する際の各主要段階での状況を示す
断面図である。まず、第1図(4)に示すように、基板
(1)の表面全域に電極配線層用金属薄膜(2)を、次
いで、この上にポジ形ホトレジスト膜+31を形成する
。ホトレジスト[(33に破線矢印で示すように紫外光
を選択的に照射した後、現像処理によってホトレジスト
パターン(3a)を形成する〔第1図(E) )。次い
で、レジストバターノ(3a) ヲマスクとして、電極
配線層用金属薄膜(2)を選択的にドライエツチングす
る〔#I1図(C)〕。その後に、ホトレジストパター
ンマスク(3a)を除iする。41図(D)は、以上の
処理を完了した状態を示し、基板(1)上には、電極配
mJfl (2a)が形成される。
ところで、この従来の方法では電極配amを微細かつ高
精度に形成するには、ホトレジストバター7と電極配線
パターンとのずれ(いわゆるサイドエツチング)が生じ
ないこと、電極配線パターンを形成中に、ホトレジスト
パター/の変化(エツチング中のパターンだれ)がない
こと、ホトレジストそのものが、なくならないこと(4
極配縁用金属薄膜とホトレジストとのエツチング選択比
が高いこと)などの条件を−足しなければならない。こ
れらは、エッチ7グ法、エッチフグ装置並びにホトレジ
ストの耐熱性、および耐エツチング性に依存するが、現
在広く用いられているグラズマエツチ/グ法9円藺形の
ドライエツチング装置および市販のホトレジストを用い
た場合、王妃の要求を満足することはできない。すなわ
ち、サイドエツチング2よびホトレジストのパターンだ
れが生じ、また、エツチング選択比がかせげない等の現
象が発生し、結果上して微°細かつ高精度な電極配線層
を形成することができなかった。
この発明は以上のような点に―みてなされたもので、ま
ず、耐ドライエツチング性および熱安定性にすぐれた樹
脂膜を所望パターンに形成し、これをマスクとして配線
層用金、属薄膜をドライエツチングするよ″うにするこ
とによって、微細で、かつ4111度な配線層を形成で
きる方法を提供することを目的としている。
第2図体)〜体)はこの発明の一実施例の各主要段階で
の状況を示す断f7J図で、第3図は第2図(Q)に一
点鎖線の円■で囲む部分の拡大図である。まず、第2図
(A)に示すように、シリコン(81) 基板(1)の
上表面全面に蒸着、スパッタリング等により、アルキニ
ウム(ムt)等の電極配線層用の金属薄膜(2)を約1
/jmの厚さに形成する。その上に耐熱性樹脂としての
ポリイミド樹脂、例えば4子絶縁コーデイング剤8P5
10 (東し社@ニー品名)を回転塗布機を用い300
0rpmの1転数で塗布して、耐熱性情脂層(4)ヲ形
成し約10Cfcテ1時間、約200℃(FlI1間V
4雰囲気中eベーキングする。この時の樹脂層(4)の
厚さは約2.4μmである。次いで、その上にポジ形電
子線レジストとしてのPMMA (ポリメチルメタクリ
レート)を回転迩布械で約2.4μmの厚さに迩布して
レジスト層(Fl)を形成し約80℃で30分間、窒素
雰囲気中でベーキングする。次いで、電子ビーム蕗光!
&!装置を用いて破線矢印e示すように電子ビームを照
射する。この時のm射喝荷瀘は約フXl0−”クローン
/ cm’lであった。次いで、第2図φ)に示すよう
に、現像液としてイングロパノール(工PAJとメチル
イソブチルケトy (MよりKJとの混合溶媒を用いて
攪拌しながら120秒間次漬して現像を行、う。これに
より、電子ビームが照射した部分が除去されレジストバ
ター/(マスクJ(5a)が形成される。次いで、1j
Ic3図(C)の段階で、平行平板形ドライエツチング
装置DIliM451 (日電アネルバ社製:商品名)
を用い、耐熱性樹脂層(41のエツチングを行う。エッ
チャントとして酸素(Os)を20800M (8ta
nlard Cubic Centimeter pe
rMinute )流−し、印加電力300W、圧力0
.115 ’rorrにて4分間行った。これにより、
−下地金属薄膜(2)を選択エツチノグするための樹脂
パターンマスク(4a)が形成された。次いで、同装置
を用い、電極配線層用金属薄膜であるムt 11(2)
のエツチングを、5 X lO= TOrrに排気後、
エッチャントとして四環化炭@ (COム)と塩素(O
t*)との混合ガスを用い、印加電力200W、圧力0
−I TOrrにて10分間行った。
これによって、第2図中)に示すように、ムを膜(2)
が選択的にエツチングされた。そして、その後、直ちに
、同装置を用い0■ガスによりAA膜上の耐熱性樹脂マ
スク(4a)をエツチング除去し、第3図(至))に示
すムを膜の配線パターン(laa)を形成した。
さて、第4図には、本発明の看眼点である。耐熱性樹脂
としてのポリイミド樹脂(8P510東し社製:商品名
)の平行平板形ドライエツチング装置によるエツチング
速度と、ベーキング温度との関係を示した。同図から、
わかるように、ボリミイド樹脂は、ベーキング温度によ
ってエツチング速度が大きく変わる。実験結果として、
図中の丸印で示すように、エツチング速度は約0.6μ
m/minから1.1μ@/minの値が得られた。一
方、電子線レジストの場合、エツチング速度はベーキン
グ温度にはあまり依存せず約0.5〜0.6μm/mt
nの値を示す(IIIJ示せず)。この結果から予想さ
れる1ように、耐熱性樹脂およびレジストの厚みを適当
に選び、同時に、耐熱性樹脂のベーキング温度を適当に
選択すると、耐熱性樹脂およびレジストのエツチングを
同時に行うことができる。また、レジストの厚さを原因
とするパターンの解像力の低下を防止することができ、
結果として、耐熱性樹脂パター7、ひいては、下地金属
パターンを薇細かっ高精度に形成することができる。
本実施例では、耐熱性樹脂層(4)およびレジスト層(
5)をいずれも2.4μmの厚さとした結果、@2fl
lJ(0)で示すように、耐熱性−脂層(4)のエツチ
ング処理で同時に、レジストパター/マスク(5a)の
除去を行った。この時に得られた耐熱性樹脂のパターン
マスク(4a)はこの部分を拡大、して示す$3gJG
)角度−で定義される断面角度がほぼ90°であり、極
めて高精度のものであった。そして、この耐熱性樹脂パ
ターン(4a、)をムt III (2)のエツチング
マスクとして用いるので、ムt III(2)のエツチ
ング性は精度、微細化という点で、優れた結果を得た0
エツチング装置として、平行平板形を用いたので。
1μmのtin+s/5pace ノ:ター7を再現性
よ(形成することができた。更に、エツチングならびに
レジストおよび耐熱性樹脂の除去にドライ処理を用いて
いるので形成された電極配線パターン表面は清浄に保た
れ配線の多層化などの場合、プロセスの簡素化ができる
なお、上記実施例では、耐熱性樹脂のベーキング温度を
aocrcとしたが、この温度は、200℃以下で62
00’C以上でも良く、樹脂の凹凸パターンは、実施例
と同様に高精度で得られる。(実験ではベーキング温度
が80℃から460℃までの範囲で確認した。) また、電極配線層を形成することが本発明の目的である
が、電極配線層用金属薄膜をエツチング中においても、
耐熱性樹脂は、パターンだれがなく、下地金属とのエツ
チング選択比に優れ、下地金属をエツチング中の耐プラ
ズマ性に優れていることを確認した。結果として、レジ
ストパターンとの寸法ずれのない配線パター7を得るこ
とができることを確認した。
また、上記実施例では、ポジ形電子線レジストを用いた
が、ネガ形を用いても耐熱性樹脂上の成膜性・パターニ
ノグ性に何ら影響を与えず、同様に微細かつ嶋精度な配
線パター/を得ることができる。他の電子線レジストと
1しては、例えばPGMム(日立製作所開発品:商品名
) 、 all−N (ンマール工業開尭品)などがあ
る。同様に、!!i像液についても、適宜、各レジスト
に適合するものを選んでよい。また、上記実施例では、
基板として81を用いたが、Gaム8等でも何ら問題は
ない。また、電極配線用金属としてムtを挙げたが、チ
タ/(Ti)。
金(Au)などの金属もよ(、特に制限はない。耐熱性
樹脂として5P510をあげたがP工Q(日立化成社製
:y#J品名) 、 PYLAI、IN(米国: Du
pOnt社裂:商品名)等のポリイミド樹脂、Hエーロ
00(日立化成社製:商品名)等のポリアミ1′樹脂ま
たはポリアミドイミド樹脂でも構わない。
以上詳述したように、この発明の方法では、基板上に形
成された金I14薄膜上に耐熱性樹脂層を形成し電子線
レジストを用いた電子線リトグラフィ技術を用いて上記
耐熱性樹脂層、にパター二/グを織し、これをマスクと
して上記金属薄膜に選択ドライエツチングを施して配線
層を得るようにしたので、微細でかつ高精度な配線パタ
ーンが得られ、これらの個々の技術は生産現場に容易に
導入できるもので、実用上効果は大きい。
【図面の簡単な説明】
#!1図(A)〜(D)は従来のドライエッチノブ法に
よって電極配線層を形成する際の各主要段階での状況を
示す断rjiJc11J、第2図体)〜(ト))はこの
発明の一実施例の谷主要段階での状況を示す断面図、第
3図は第2図(0)の部分■の拡大図、第4図は耐熱性
樹脂のドライエッチフグにおけるエツチング速度とベー
キング温度との関係を示す図である。 図において、+11は基板、(2)は金属薄膜、(2a
)は配線層、(4)は耐熱性樹脂層、(4a)は耐熱性
樹脂マスク、(5)は電子線レジスト膜、(5a)はV
シストマスクである。 なお、図中、同一符号は同一または相当部分を示す。 代理人 葛折 信 −(外1名) 第2図 第3図 第4図 ワ 丈− ベーベシ2”温ノ斐CC)

Claims (1)

  1. 【特許請求の範囲】 (11基板上に配線層用の金属薄膜を形成する工程、上
    記金属薄膜上に耐熱性樹脂層を塗布形成する工程、上記
    耐熱性11脂層の上に電子線レジスト膜を塗布形成する
    工程、上記電子線レジスト膜に所望パターンの電子線を
    照射し現像処理を施して上記所望パターンに対応するパ
    ターンのレジストマスクを形成する工程、上記レジスト
    マスクを介して上記耐熱性樹脂層に選択的ドライエツチ
    ングを施し、耐熱性樹脂マスクを形成する工程、上記耐
    熱性樹脂マスクを介して上記金属薄膜に選択的ドライエ
    ツチングを織し配線層を形成する工程、および上記配線
    層上の上記耐熱性樹脂マスクを除去する工程を備えたこ
    とを特徴とする配線層の形成方法。 (2)  耐熱性樹脂としてポリイミド樹脂を用いるこ
    とを特徴とする特許請求の範囲第1項記載の配線層の形
    成方法。 (31ドライエツチングに平行平板形ドライエツチング
    装置を用いることを特徴とする特許請求の範囲第1項ま
    たは第2項記載の配線層の形成方法。
JP10980281A 1981-07-13 1981-07-13 配線層の形成方法 Pending JPS5810837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10980281A JPS5810837A (ja) 1981-07-13 1981-07-13 配線層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10980281A JPS5810837A (ja) 1981-07-13 1981-07-13 配線層の形成方法

Publications (1)

Publication Number Publication Date
JPS5810837A true JPS5810837A (ja) 1983-01-21

Family

ID=14519580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10980281A Pending JPS5810837A (ja) 1981-07-13 1981-07-13 配線層の形成方法

Country Status (1)

Country Link
JP (1) JPS5810837A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239757A (ja) * 2010-07-12 2013-11-28 Spp Technologies Co Ltd エッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239757A (ja) * 2010-07-12 2013-11-28 Spp Technologies Co Ltd エッチング方法

Similar Documents

Publication Publication Date Title
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
EP0102281B1 (en) Adhesion bond-breaking of lift-off regions on semiconductor structures
JPS5810837A (ja) 配線層の形成方法
JPS604221A (ja) 半導体装置の製造方法
JPS5816545A (ja) 半導体装置の製造方法
JPS62167869A (ja) 金属膜のパタ−ン化方法
JPS59232423A (ja) パタ−ン形成方法
JPS5823441A (ja) 樹脂層パタ−ンの形成方法
JPS62221119A (ja) 透孔形成方法
JPS6295856A (ja) 金属パタ−ン形成方法
JPS58114428A (ja) 微細パタ−ン形成方法
JPH06237136A (ja) 電子部品素子の製造方法
JPS6116527A (ja) 金属電極の製造方法
JPS5842237A (ja) 凹凸パタ−ンの形成方法
JPH01125996A (ja) パターン形成方法
JPS6255693B2 (ja)
JPH01128528A (ja) 配線パターンの形成方法
JPS5984550A (ja) 半導体装置の製法
JPS5892224A (ja) パタ−ン形成方法
JPS58170014A (ja) 半導体装置の製造方法
JPS59155934A (ja) 微細パタ−ンの形成方法
JPH0363734B2 (ja)
JPS6030100B2 (ja) パタ−ン形成方法
JPH11145280A (ja) 半導体装置の製造方法
JPH03241835A (ja) 配線膜の形成方法