JPS5823441A - 樹脂層パタ−ンの形成方法 - Google Patents

樹脂層パタ−ンの形成方法

Info

Publication number
JPS5823441A
JPS5823441A JP12264881A JP12264881A JPS5823441A JP S5823441 A JPS5823441 A JP S5823441A JP 12264881 A JP12264881 A JP 12264881A JP 12264881 A JP12264881 A JP 12264881A JP S5823441 A JPS5823441 A JP S5823441A
Authority
JP
Japan
Prior art keywords
resin layer
resist
heat resisting
heat
resisting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12264881A
Other languages
English (en)
Inventor
Atsushi Endo
厚志 遠藤
Toshio Yada
矢田 俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12264881A priority Critical patent/JPS5823441A/ja
Publication of JPS5823441A publication Critical patent/JPS5823441A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は基体上に形成された樹脂層を所望パターンに
整形する樹脂層パターンの形成方法に関するものである
以下、半導体集積回路装置の分野罠適用した場合を例に
挙げて説明する。半導体集積回路装置においては回路の
集積度を高めるために多層配線が広く用いられている。
この多層配線では第1の所望のパターンを有する下層配
線層の上に絶縁層を介して上層配線層を第2の所望パタ
ーンに形成するのであるが、この層間絶縁層に従来は王
として無機絶縁物が使用され、適当なパターンのマスク
を用いてスパッタリング、イオンブレーティング、cv
nなどの方法で形成されていた。
しかし、これらの従来の方法は相当大規模な真空装置を
必要とするなどその形成プルセスは厄介であった。
この発明は以上のよう碌点に鑑みてなされたもので、樹
脂層を用い、これを通常のレジストハターンを介してド
ライエツチングを施すことによって所望パターンの樹脂
層を簡単なプロセスで得る方法を提供することを目的と
している。
以下、この発明を半導体装置の製造に適用した実施例に
ついて説明する。第1図(萄〜(0)はこの発明の一実
施例の各主要段階での状況を示す断面図である。まず、
第2図(ARK示すように、シリコン(81)基板11
)の上表面全面に蒸着スパッタリングなどK“より、ア
ルミニウム(A/)などの金属薄II (21を約20
00 Aの厚さに形成しその上に耐熱性樹脂としてのポ
リイミド樹脂、例えば、電子絶縁コーティング剤8P5
10(東し社製:商品名゛)を回転塗布機を用い、30
00rpmの回転数で塗布して、□耐熱性樹脂層(3)
を形成し約100℃で1時間、約200℃で1時間窒素
雰囲気中でベーキングする。この時の樹脂層(3)の厚
さは約2.4μmである。次いでその上にポジ形電子線
レジストとしてのPMMム(ポリメチルメタクリレート
)を回転塗布機で約2.4μmの厚さに塗布してレジス
ト層(4)を形成し約80℃で30分間、窒素雰囲気中
で哀−キングする。次いで電子ビーム露光装置を用いて
破線矢印で示すように電子ビームを照射する。この時の
照射電荷量は約7XIO16クーロン/CIo2であっ
た。次いで、第1図(B)に示すように、現偉液として
インプロパツール(工Pム)とメチルイソブチルケトン
(MIBK)との混合溶媒を用いて攪拌しながら120
秒間浸漬して現像を行う。これKより電子ビームが照射
した部分が除去されレジストパターンマスク(4a)が
形成される。次いで、第1図(0)の段階で、平行平板
形ドライエツチング装置DKM451(日電アネルバ社
製:商品名)を用い、耐熱性樹脂層(4)のエツチング
を行う0エツチヤントとして酸素(0□)を2080 
CM (8tan4arl cubta Centim
eter per Minute)流し、印加電力30
0W、圧力0.115 TOrrにて4分間行った。こ
のとき、耐熱性樹脂はレジストと同様に有機物であるの
で、0□ガス圧よって同時にエツチングされる。
さて、第2図には、本発明の着眼点である。耐熱性樹脂
としてのポリイミド樹脂・(EI F 510東し社製
:商品名)の平行平板形ドライエツチング装置によるエ
ツチング速度と、ベーキング温度との関係を示した。同
図かられかるよにポリイミド樹脂は、ベーキング温度に
よってエツチング速度が大きく変わる。実験結果として
、図中の丸印で示すように、エツチング速度は約0.6
μm/n+inから1.1μn7m1 nの値が得られ
た。一方、電子線レジストの場合、エツチング速度はベ
ーキング温度にはあまり依存せず約0.5〜0.6μm
/’minの値を示す(図示せず)。この結果から予想
されるように、耐熱性樹脂およびレジストの厚みを適当
に選び、同時に、耐熱性樹脂のベーキング温度を適当に
選択すると、耐熱性樹脂お゛よびレジストのエツチング
を同時に行うことができる。
この実施例では、耐熱性樹脂層(3)およびレジスト層
(4)をいずれも2.4μmの厚さとした結果、第1図
(C)で示すように、耐熱性樹脂層(3)のエツチング
処理で同時に、レジストパターンマスク(4a)の除去
が行われた。また、耐熱性樹脂層(3)のエツチングを
丁度完了する時間(この実施例では3分40秒間)より
やや長めに行うことによって、第1図(Qにおける耐熱
性樹脂パターン層(3a)および金属薄膜(2)の表面
を同時に清浄化することができた。更に、得られた耐熱
性樹脂パターン層(3a)は第1図(0)の角度θで定
義される断面角度がほぼ9θであシ、極めて高精度のも
のであると同時に、レジストマス、り(4a)のパター
ンとの寸法ずれは全くないことを確認した。
なお、上記実施例では耐熱性樹脂のベーキング温度を2
00℃としたが、この温度扛200℃以下でも200℃
以上でもよく、樹脂パターンは実施例と同様に為精度で
得られる。(実験では、ベーキング塩度が80℃から4
60℃までの範囲で確認した。)また、この発明で拡耐
熱性樹脂のパターンを形成することが目的であるが、上
述の工程でパターンを形成後、再度ベーキング処理をし
ても、断面角度θなどに悪影響な与えることなく、(実
皺では、460℃の温度の窒素ガス中に1時間放置の条
件まで確認。)安定なパターンを維持し、熱的信頼性に
も優れていることを確認した。
また、上記実施例では耐熱性樹脂層上のマスク材として
、ホラ形電子線レジストを用いたが、ネガ形レジストを
用いてもよく、耐熱性樹脂層上での成膜性、パターニン
グ性についても変化はなく、また、得られる耐熱性樹脂
パターンにも何勢影蕃はない。
そして、その耐熱性樹脂パターンの解像度は耐熱性樹脂
層自身の厚さには依存せず、使用する電子線レジストの
解偉力の影響を受ける。ポジ形電子線レジストであるP
MMAを用い、ライン幅0.5声m、厚さ3μmのアス
ペクト比(パターン幅/膜厚)が6のパターンを上述の
方法で得ることができた0 上記実施例では基板としてSlを用いた場合で、この耐
熱性樹脂パターン層に前述のように多層配線の層間絶縁
層として用いる場合もあるが、この耐熱性樹脂パターン
層をマスクにして下地の金属層のエツチングにも使用で
き、従来のホトレジストバタンマスクのみを直接用いて
金属層をエツチングするより良好な結果が得られる。
このように耐熱性樹脂パタ一層は多用性があり、その用
途に応じて基体は、例えばガラス板、セラミック板もし
くはプラスチック板またはその上に、アルミニウム、ク
ロム、ニッケル、鉄、金、白金。
タングステン等の導電体もしくはクロム酸化物、酸化鉄
などの遮光体を蒸着またはスパッタリングで被着させた
ものでよい。
なお、電子線レジストの他の例としては、例えばPGM
A(日立製作所開発品:商品名)、8KL−N(ソマー
ル工業開発品:商品名)などのネガ形のものがある。同
様に、現像液についてもそれぞれのレジストに適合し九
ものを選べばよい。耐熱性樹脂についても5P510を
挙げたが、その他のポリイミド樹脂またはポリアミド樹
脂もしくはポリアミドイミド樹脂でもよい。
以上のように、この発明では基体上の耐熱性樹脂層を電
子線用レジストマスクとしてドライエツチング整形する
に際して、耐熱性樹脂層のベーキング温度および耐熱性
樹脂層とレジスト膜との膜厚比を適当に選んで耐熱性樹
脂層の所望エツチンフイ技術によるものであり、生産現
場への導入が容易なのは勿論、エツチング整形完了後の
レジストマスク除去の工程を要せずに樹脂ノ(ターン層
表面は清浄にされ次工程へ直ちに投入でき工程の簡素化
が可能となる0
【図面の簡単な説明】
第1図(萄〜(C)はこの発明の一実施例の各主要段階
での状況を示す断面図、第2図は耐熱性樹脂のドライエ
ツチングにおけるエツチング速度とベーキング温度との
関係の一例を示す図である0図において、(l)は基板
(基体の一部) 、+21は金属薄膜(基体の一部)、
(3)は耐熱性樹脂層、(4)はレジスト層、(4N)
 1ルジストマスクである0代理人   葛 野 伯 
−(外1名)第1図

Claims (4)

    【特許請求の範囲】
  1. (1)基体上に形成された樹脂層に、その表面上に所望
    パターンに対応するパターンに形成された電子線レジス
    ト膜管マスクとして選択的ドライエツチングを施し上記
    樹脂層を上記所望パターンに整形するに際して、上記樹
    脂層のベーキング温度、および上記樹脂層と上記電子線
    レジスト族との膜厚比を適当に選んで、上記樹脂層の選
    択的ドライエツチングが完了し九時点に上記電子線レジ
    スト膜もエツチング除去を完了するようにすることを特
    徴とする樹脂層パターンの形成方法。
  2. (2)樹脂層が耐熱性樹脂層であることを特徴とする特
    許請求の範囲第1項記載の樹脂層パターンの形成方法。
  3. (3)耐熱性樹脂層がポリイミド樹脂層であることを特
    徴とする特許請求の範囲第2項記載の樹脂層パターンの
    形成方法。
  4. (4) ドライエツチングに平行平板形ドライエツチン
    グ装置を用いることを特徴とする特許請求の範囲第1項
    ないし籐3項のいずれかに記載の樹脂層パターンの形成
    方法。
JP12264881A 1981-08-04 1981-08-04 樹脂層パタ−ンの形成方法 Pending JPS5823441A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12264881A JPS5823441A (ja) 1981-08-04 1981-08-04 樹脂層パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12264881A JPS5823441A (ja) 1981-08-04 1981-08-04 樹脂層パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS5823441A true JPS5823441A (ja) 1983-02-12

Family

ID=14841165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12264881A Pending JPS5823441A (ja) 1981-08-04 1981-08-04 樹脂層パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS5823441A (ja)

Similar Documents

Publication Publication Date Title
JPH0210362A (ja) 微細パターン形成方法
JPS59211231A (ja) パタ−ン形成方法
JPS5823441A (ja) 樹脂層パタ−ンの形成方法
JPH0795509B2 (ja) レジストパタ−ンの形成方法
JPS6137774B2 (ja)
JPH02156244A (ja) パターン形成方法
JPS5898931A (ja) 半導体装置の製造方法
JPS63181428A (ja) レジストパタ−ンの形成方法
JPS63299253A (ja) 半導体装置の製造方法
JPS63254728A (ja) レジストパタ−ンの形成方法
JPS58132927A (ja) パタ−ン形成方法
JPS5810837A (ja) 配線層の形成方法
JP2005084312A (ja) レジストパターニング方法及び半導体装置の製造方法
JPS6386434A (ja) レジストパタ−ン形成方法
JPS62221119A (ja) 透孔形成方法
JPH11119431A (ja) 金属パターンの形成方法
JPS62200732A (ja) 半導体装置の製造方法
JPS6295856A (ja) 金属パタ−ン形成方法
JPS6151414B2 (ja)
JPS60120526A (ja) 微細パタン形成法
JPH01137634A (ja) 半導体装置の製造方法
JPH0812842B2 (ja) レジストパターンの形成方法
JPH04116954A (ja) 半導体装置の製造方法
JPS5842237A (ja) 凹凸パタ−ンの形成方法
JPS6153726A (ja) パタ−ン形成法