CN107316807B - 半导体器件的制备方法 - Google Patents
半导体器件的制备方法 Download PDFInfo
- Publication number
- CN107316807B CN107316807B CN201610256886.5A CN201610256886A CN107316807B CN 107316807 B CN107316807 B CN 107316807B CN 201610256886 A CN201610256886 A CN 201610256886A CN 107316807 B CN107316807 B CN 107316807B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- layer
- semiconductor device
- channel
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 134
- 238000000034 method Methods 0.000 title claims description 81
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 238000005530 etching Methods 0.000 claims abstract description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 83
- 230000008569 process Effects 0.000 claims description 52
- 239000007789 gas Substances 0.000 claims description 41
- 230000015654 memory Effects 0.000 claims description 22
- 239000011241 protective layer Substances 0.000 claims description 20
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 18
- 238000004140 cleaning Methods 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 11
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 239000004215 Carbon black (E152) Substances 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- YPDSOAPSWYHANB-UHFFFAOYSA-N [N].[F] Chemical compound [N].[F] YPDSOAPSWYHANB-UHFFFAOYSA-N 0.000 claims description 3
- 229930195733 hydrocarbon Natural products 0.000 claims description 3
- 150000002430 hydrocarbons Chemical class 0.000 claims description 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 3
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 3
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 18
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 9
- 239000012212 insulator Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000695274 Processa Species 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- NWLLPIVESIULPG-UHFFFAOYSA-N dysprosium indium Chemical compound [In].[Dy] NWLLPIVESIULPG-UHFFFAOYSA-N 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种半导体器件的制备方法，先在一半导体衬底上通过交替沉积氧化层和氮化层而形成至少一层ONO叠层结构，然后对所述ONO叠层结构中的氧化层进行硅掺杂，而后刻蚀ONO叠层结构形成沟道通孔，由于所述硅掺杂改变了沟道通孔侧壁的氧化物和沟道通孔底部半导体衬底表面上的自然氧化物之间的刻蚀选择比，使得在之后湿法清洗沟道通孔底部的半导体衬底表面的自然氧化物过程中，沟道通孔侧壁暴露的氧化物不被腐蚀，由此保证了获得的沟道通孔的最终宽度及其侧壁表面的平整度，提高器件的性能和良率。
Description
技术领域
本发明涉及半导体器件制造技术领域，尤其涉及一种半导体器件的制备方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NAND闪存存储器。3D NAND闪存存储器是一种基于平面NAND闪存的新型产品，这种产品的主要特色是垂直堆叠了多层数据存储单元，将平面结果转化为立体结构，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大程度的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。
业界目前典型的3D NAND存储器件，通常其排列在行方向上的存储器单元垂直于半导体衬底而堆叠，所以其结构包括基本上垂直于半导体衬底的垂直沟道，其具体制造方法包括以下：
请参考图1A，首先，在半导体衬底10上通过交替沉积介电常数不同的两种电介质而形成多层叠层结构11(例如氧化物111和氮化物112交替的多个ONO结构)，所述多层叠层结构11可以用于后续形成3D NAND存储器件存储器阵列中的各个存储器晶体管的电荷存储层；
然后，通过各向异性的干法刻蚀工艺对半导体衬底10上的多层叠层结构11刻蚀而形成沿着存储器单元字线(WL)延伸方向分布、垂直于半导体衬底10表面的多个沟道通孔12，沟道通孔12底部直达半导体衬底10表面或者具有一定过刻蚀，各个沟道通孔12可以用于形成3D NAND存储器件存储器阵列中的各个存储器晶体管的管道栅极以及多晶硅栅；
接着，在各个沟道通孔12底部的半导体衬底10表面上形成一定厚度的外延硅层以填充在各个沟道通孔12中，所述外延硅层用作3D NAND存储器件存储器阵列中的各个存储器晶体管的管道栅极。通常在沟道通孔12底部的半导体衬底10表面进行外延硅生长之前，需要采用稀释的HF酸等腐蚀液来湿法去除沟道通孔12底部的半导体衬底10表面上的自然氧化物。
由于在上述过程中，采用HF酸液等湿法清洗去除沟道通孔12底部暴露出的半导体衬底10上的自然氧化物的同时，如图1B所示，沟道通孔12侧壁暴露出的叠层结构11中的氧化物111也会被部分腐蚀掉，这会引起沟道通孔的宽度变大，同时引起沟道通孔12侧壁表面不平整，进而影响后续沟道通孔12中填充物的填充效果，造成器件性能和良率下降。
因此，需要对目前的例如3D NAND等具有多层叠层结构的半导体器件的制备方法作进一步的改进，以便消除上述问题。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，能够保证获得的沟道通孔的宽度及其侧壁表面的平整度，提高器件的性能和良率。
为解决上述问题，本发明提出一种半导体器件的制备方法，包括以下步骤：
提供一半导体衬底，在所述半导体衬底上通过交替沉积氧化层和氮化层而形成至少一层ONO叠层结构；
对所述ONO叠层结构中的氧化层进行硅掺杂；
对所述半导体衬底上的ONO叠层结构进行刻蚀，以形成沿半导体衬底横向分布且垂直于所述半导体衬底表面的多个沟道通孔；
对所述沟道通孔底部进行湿法清洗，以完全暴露出所述沟道通孔底部的所述半导体衬底表面；以及
在各个所述沟道通孔底部的半导体衬底表面上形成一定厚度的外延导电层。
进一步的，在所述半导体衬底上形成所述ONO叠层结构之前，先在所述半导体衬底表面上形成一层刻蚀阻挡层。
进一步的，所述刻蚀阻挡层为氮化硅层或者氮氧化硅层。
进一步的，对所述半导体衬底上的ONO叠层结构进行刻蚀时，所述刻蚀直达所述半导体衬底表面或者具有一定过刻蚀。
进一步的，对所述半导体衬底上的ONO叠层结构进行刻蚀时，所述刻蚀直达所述半导体衬底表面或者具有一定过刻蚀。
进一步的，采用等离子体干法刻蚀工艺对所述半导体衬底上的多层叠层结构进行刻蚀。
进一步的，所述等离子体干法刻蚀工艺中，采用氟烃气体、氮气以及氟氮气体生成刻蚀所需的等离子体。
进一步的，所述等离子体干法刻蚀工艺中，采用氢气、溴化氢气体和三氟化氮气体以及包含烃气体、氟烃气体和碳氟化合物气体中的至少任一种来生成刻蚀所需的等离子体。
进一步的，所述氟烃气体为CH2F2气体、CH3F气体或者CHF3气体。
进一步的，所述碳氟化合物气体为C4F6气体、C4F8气体或CF4气体。
进一步的，对所述沟道通孔底部进行湿法清洗之前，采用原子层沉积工艺或化学气相沉积工艺在包含所述沟道通孔的整个半导体器件表面形成一层保护层。
进一步的，所述保护层为氮化硅层或氮氧化硅层，形成时的工艺温度为100℃～600℃，厚度为
进一步的，对所述沟道通孔底部进行湿法腐蚀的过程包括：
首先，用热HPO(磷酸)湿法腐蚀工艺或者SiCoNi预清洗工艺湿法去除所述沟道通孔底部中半导体衬底表面的所述保护层；
接着，用HF湿法腐蚀工艺去除所述沟道通孔底部的半导体衬底表面的自然氧化物。
进一步的，在去除所述沟道通孔底部的半导体衬底表面的自然氧化物之后，在各个所述沟道通孔底部的半导体衬底表面上形成所述外延导电层之前，还进一步去除剩余的所述保护层。
进一步的，采用化学气相沉积工艺在包含所述沟道通孔的整个器件表面形成一层外延导电层，并刻蚀去除多余的外延导电层以保留填充在所述沟道通孔中的外延导电层。
进一步的，采用选择性外延生长工艺在各个所述沟道通孔底部的半导体衬底表面上形成一定厚度的外延导电层。
进一步的，所述外延导电层为纯硅层、锗硅层或碳硅层。
进一步的，所述半导体器件为3D NAND闪存器。
进一步的，所述外延导电层为所述3D NAND闪存器的管道栅极。
与现有技术相比，本发明的半导体器件的制备方法，在刻蚀一半导体衬底上的ONO叠层结构而形成沟道通孔之前，先对所述ONO叠层结构中的氧化层进行硅掺杂，改变了沟道通孔侧壁的氧化物和沟道通孔底部半导体衬底表面上的自然氧化物之间的刻蚀选择比，使得之后湿法清洗沟道通孔底部的半导体衬底表面的自然氧化物过程中，所述沟道通孔侧壁暴露的氧化物不被腐蚀，由此保证了获得的沟道通孔的最终宽度及其侧壁表面的平整度，提高器件的性能和良率。
附图说明
图1A至1B是现有技术中一种3D NAND存储器制造过程中的器件结构剖面示意图；
图2是本发明实施例一的半导体器件的制备方法流程图；
图3A至图3E是本发明实施例一的半导体器件的制备方法中的器件结构剖面示意图；
图4是本发明实施例二的半导体器件的制备方法流程图；
图5A至图5E是本发明实施例二的半导体器件的制备方法中的器件结构剖面示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
实施例一
请参考图2，本实施例提出一种半导体器件的制备方法，包括以下步骤：
S21，提供一半导体衬底，在所述半导体衬底上通过交替沉积氧化层和氮化层而形成至少一层ONO叠层结构；
S22，对所述ONO叠层结构中的氧化层进行硅掺杂；
S23，对所述半导体衬底上的ONO叠层结构进行刻蚀，以形成沿半导体衬底横向分布且垂直于所述半导体衬底表面的多个沟道通孔；
S24，对所述沟道通孔底部进行湿法清洗，以完全暴露出所述沟道通孔底部的所述半导体衬底表面；
S25，在各个所述沟道通孔底部的半导体衬底表面上形成一定厚度的外延导电层。
请参考图3A，在步骤S21中提供的半导体衬底30可为硅单晶衬底、锗单晶衬底或硅锗单晶衬底。可替换地，半导体衬底30还可为绝缘体上硅(SOI)衬底、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)、绝缘体上锗(GeOI)、硅上外延层结构的衬底、化合物半导体衬底或合金半导体衬底，所述化合物半导体衬底包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟，所述合金半导体衬底包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或者它们的组合，所述SOI衬底包括设置在绝缘层上的半导体层(例如硅层、锗硅层、碳硅层或锗层)，所述绝缘层保护设置在半导体层上的晶体管。通过化学气相沉积(Chemical Vapor Deposition，CVD)工艺在所述半导体衬底30上交替沉积氧化物(O)311、氮化物(N)312，从而形成至少一层氧化物(O)-氮化物(N)-氧化物(O)叠层结构31，即ONO叠层结构31，图3A中示出了在半导体衬底30上形成的三层ONO叠层结构31。本实施例中，为了后续刻蚀精度的监控，在半导体衬底30上形成ONO叠层结构31之前，先在半导体衬底30表面上形成一层刻蚀阻挡层310，所述刻蚀阻挡层310可以为氮化硅或者氮氧化硅，通过化学气相沉积工艺形成。
请参考图3B，在步骤S22中，对半导体衬底30上的ONO叠层结构31中的氧化物311进行硅掺杂，以提高氧化物311的致密度，实现对后续湿法清洗过程中氧化物311腐蚀速度的控制。本步骤中硅掺杂的工艺能量、浓度等参数均取决于ONO叠层结构31中氧化物311的厚度，本步骤中硅掺杂的可以通过在ONO叠层结构31的氧化物311形成后对氧化物311进行离子注入或者在ONO叠层结构31的氧化物311沉积过程中进行原位掺杂形成。
请参考图3C，在步骤S23中，首先，在ONO叠层结构31上形成一图案化掩膜层(未图示)，该图案化掩膜层可以是光刻胶或者氮化硅等，其定义出了各个待形成的沟道通孔的位置及尺寸；然后，以该图案化掩膜层为掩膜，采用等离子体干法刻蚀工艺对所述半导体衬底30上的ONO叠层结构31沿垂直于半导体衬底30的方向进行高深宽比(High Aspect RatioProcess，HARP)刻蚀，该刻蚀直达所述半导体衬底30表面或者具有一定过刻蚀，从而在ONO叠层结构31中形成沿半导体衬底30横向(即图3C中的字线WL方向)分布且垂直于所述半导体衬底30表面的多个沟道通孔32。其中，所述等离子体干法刻蚀工艺中，可以采用氟烃气体、氮气以及氟氮气体生成刻蚀所需的等离子体，还可以采用氢气、溴化氢气体和三氟化氮气体以及包含烃气体、氟烃气体和碳氟化合物气体中的至少任一种来生成刻蚀所需的等离子体，所述氟烃气体为CH2F2气体、CH3F气体或者CHF3气体，所述碳氟化合物气体为C4F6气体、C4F8气体或CF4气体。所述沟道通孔32的直径范围，即宽度为20nm～100nm。
请参考图3D，在步骤S24中，采用HF湿法腐蚀工艺去除所述沟道通孔32底部的半导体衬底30表面的自然氧化物，该自然氧化物是在步骤S23之后由于暴露出的半导体衬底30表面的硅等半导体材料与所处氛围中的氧发生反应而形成。所述HF湿法腐蚀工艺采用的溶液包括稀氢氟酸，所述氢氟酸的质量浓度为0.1％～50％，所述稀氢氟酸的温度范围为5℃～80℃。该步骤中，由于沟道通孔32侧壁中的氧化物311是步骤S22中硅掺杂改良后的致密氧化物，在相同的湿法腐蚀液环境中，其腐蚀速度会远小于所述沟道通孔32底部的半导体衬底30表面的自然氧化物，因此在去除所述沟道通孔32底部的半导体衬底30表面的自然氧化物的过程中，所述沟道通孔32的侧壁不会受太大影响，平整度较高，且沟道通孔32的宽度(即直径)基本不变，从而可以达到器件制造要求。
请参考图3E，在步骤S25中，可以采用化学气相沉积工艺在包含所述沟道通孔32的整个器件表面形成一层外延导电层34，然后刻蚀去除多余的外延导电层34，以仅保留填充在所述沟道通孔32中的外延导电层。所述化学气相沉积工艺中可以使用甲硅烷(SiH4)、二氯二氢硅(DCS)及乙硅烷(Si2H6)中的一种或多种作为硅源，来形成所述外延导电层34。在步骤S25中，还可以采用选择性外延生长工艺，直接在各个所述沟道通孔32底部的半导体衬底30表面上形成一定厚度的外延导电层34，所述选择性外延生长工艺中，可以在工艺温度为500℃～900℃条件下，使用SiH4、DCS及Si2H6中的一种或多种作为硅源，使用甲锗烷(GeH4)作为锗源，以及使用乙硼烷(B2H6)作为硼源，来形成锗硅层来作为所述外延导电层34。
本实施例制备的半导体器件可以是3D NAND闪存器，而步骤S25中形成的外延导电层34可以作为该3D NAND闪存器的管道栅极。
本实施例的半导体器件的制备方法，在刻蚀半导体衬底30上的ONO叠层结构31而形成沟道通孔32之前，先对所述ONO叠层结构31中的氧化物进行硅掺杂，改变了沟道通孔32侧壁的氧化物和沟道通孔32底部半导体衬底30表面上的自然氧化物之间的刻蚀选择比，使得之后在湿法清洗沟道通孔32底部的半导体衬底30表面的自然氧化物过程中，保证沟道通孔32侧壁暴露的氧化物不被腐蚀，由此能够保证沟道通孔32最终的宽度及其侧壁表面的平整度，提高器件的性能和良率。
实施例二
请参考图4，本实施例提出一种半导体器件的制备方法，包括以下步骤：
S41，提供一半导体衬底，在所述半导体衬底上通过交替沉积氧化层和氮化层而形成至少一层ONO叠层结构；
S42，对所述ONO叠层结构中的氧化层进行硅掺杂；
S43，对所述半导体衬底上的ONO叠层结构进行刻蚀，以形成沿半导体衬底横向分布且垂直于所述半导体衬底表面的多个沟道通孔；
S44，采用原子层沉积工艺或化学气相沉积工艺在包含所述沟道通孔的整个器件表面形成一层保护层；
S45，对所述沟道通孔底部进行湿法清洗，以完全暴露出所述沟道通孔底部的所述半导体衬底表面；
S46，在各个所述沟道通孔底部的半导体衬底表面上形成一定厚度的外延导电层。
请参考图5A至5C，在图5A至图5B所示的本实施例的半导体器件的制备方法中的步骤S41至S43与实施例一的半导体器件的制备方法中的步骤S21至S23相同，在此不再赘述。
请继续参考图5C，在步骤S44中，采用原子层沉积工艺(Atomic LayerDeposition，ALD)或化学气相沉积(CVD)工艺在包含所述沟道通孔32的整个半导体器件表面形成一层保护层33。所述保护层33可以为氮化硅层或氮氧化硅层，沉积工艺温度为100℃～600℃，厚度为
该保护层33用于后续步骤S45的湿法清洗过程中对沟道通孔32侧壁的进一步保护，且该保护层33为氮化物时，其致密性比ONO叠层结构31低。
请参考图5D，在步骤S45中，首先，采用等离子体干法刻蚀工艺刻蚀沟道通孔32底部的保护层33，以暴露出沟道通孔32底部的半导体衬底30表面，沟道通孔32侧壁上还保留有保护层33以保护ONO叠层结构31。该等离子干法刻蚀工艺中的采用的工艺气体包括碳氟基气体、氧化性气体以及稀释性气体，所述碳氟基气体可以选自CHF3、CH2F2及CH3F中至少其一；所述氧化性气体可以选自CO、O2中至少其一；所述稀释性气体为Ar；接着，采用HF湿法腐蚀工艺去除所述沟道通孔32底部的半导体衬底30表面的自然氧化物，该自然氧化物是在步骤S43之后由于暴露出的半导体衬底30表面的硅等半导体材料与所处氛围中的氧发生反应而形成，所述HF湿法腐蚀工艺中采用的腐蚀液为BOE或者BHF等，所述BOE和BHF均是包含氟化铵(NH4F)和氟化氢(HF)的含氟化合物溶液，BOE和BHF中氟化铵(NH4F)和氟化氢(HF)的含量比不同，但具体含量比均可以根据步骤S42中硅掺杂的浓度进行选取；然后，进一步采用HPO(磷酸)湿法腐蚀工艺或者SiCoNi预清洗工艺湿法去除所述沟道通孔32侧壁上剩余的所述保护层3，此时，由于所述保护层33的致密性比ONO叠层结构31中的氮化物312低，因此在热磷酸湿法腐蚀液环境中，所述保护层33相比ONO叠层结构31中的氧化物311和氮化物312均具有较高的刻蚀比，容易从沟道通孔32侧壁剥离，且不会对沟道通孔32侧壁造成侵蚀，从而保证了最终获得的沟道通孔32的侧壁表面平整度以及沟道通孔32的宽度(即直径)。
请参考图3E和5E，步骤S46和实施例一的步骤S25基本相同，在此步骤赘述。
本实施例的半导体器件的制备方法，在刻蚀半导体衬底30上的ONO叠层结构31而形成沟道通孔32之前，先对所述ONO叠层结构31中的氧化物进行硅掺杂，改变了沟道通孔32侧壁的氧化物和沟道通孔32底部半导体衬底30表面上的自然氧化物之间的刻蚀选择比，然后在沟道通孔表面通过ALD工艺形成了保护层33，且后续通过沟道通孔侧壁剩余的保护层和沟道通孔底部暴露出的自然氧化物之间的刻蚀选择比，使得之后在湿法清洗沟道通孔32底部的半导体衬底30表面的自然氧化物过程中，能保证沟道通孔32侧壁被保护层33覆盖的ONO叠层结构31中的氧化物不被腐蚀，并进一步利用沟道通孔侧壁的氧化物与沟道通孔侧壁剩余的保护层之间的刻蚀比，来保证沟道通孔侧壁剩余的保护层的剥离效果，由此能够保证沟道通孔32最终的宽度及其侧壁表面的平整度，提高器件的性能和良率。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
提供一半导体衬底，在所述半导体衬底上通过交替沉积氧化层和氮化层而形成至少一层ONO叠层结构；
对所述ONO叠层结构中的氧化层进行硅掺杂；
对所述半导体衬底上的ONO叠层结构进行刻蚀，以形成沿半导体衬底横向分布且垂直于所述半导体衬底表面的多个沟道通孔，所述沟道通孔的底部上形成有自然氧化物；
在包含所述沟道通孔的整个半导体器件表面形成一层保护层，所述保护层的致密性比所述ONO叠层结构中的氮化层低；
采用干法刻蚀工艺去除所述沟道通孔底部中的所述保护层，以暴露出所述沟道通孔底部上的自然氧化物，并在所述沟道通孔的侧壁上保留所述保护层；
对所述沟道通孔底部进行湿法清洗，以完全暴露出所述沟道通孔底部的所述半导体衬底表面；以及
去除所述沟道通孔的侧壁上剩余的所述保护层，并在各个所述沟道通孔底部的半导体衬底表面上形成一定厚度的外延导电层。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，在所述半导体衬底上形成所述ONO叠层结构之前，先在所述半导体衬底表面上形成一层刻蚀阻挡层。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述刻蚀阻挡层为氮化硅层或者氮氧化硅层。
4.如权利要求1至3中任一项所述的半导体器件的制备方法，其特征在于，对所述半导体衬底上的ONO叠层结构进行刻蚀时，所述刻蚀直达所述半导体衬底表面或者具有一定过刻蚀。
5.如权利要求1所述的半导体器件的制备方法，其特征在于，采用等离子体干法刻蚀工艺对所述半导体衬底上的ONO叠层结构进行刻蚀。
6.如权利要求5所述的半导体器件的制备方法，其特征在于，所述等离子体干法刻蚀工艺中，采用氟烃气体、氮气以及氟氮气体生成刻蚀所需的等离子体；或者采用氢气、溴化氢气体和三氟化氮气体以及包含烃气体、氟烃气体和碳氟化合物气体中的至少任一种来生成刻蚀所需的等离子体。
7.如权利要求6所述的半导体器件的制备方法，其特征在于，所述氟烃气体为CH2F2气体、CH3F气体或者CHF3气体；所述碳氟化合物气体为C4F6气体、C4F8气体或CF4气体。
8.如权利要求1所述的半导体器件的制备方法，其特征在于，对所述沟道通孔底部进行湿法清洗之前，采用原子层沉积工艺或化学气相沉积工艺在包含所述沟道通孔的整个半导体器件表面形成一层保护层。
9.如权利要求8所述的半导体器件的制备方法，其特征在于，所述保护层为氮化硅层或氮氧化硅层，形成所述保护层的工艺温度为100℃～600℃，厚度为
10.如权利要求1所述的半导体器件的制备方法，其特征在于，用HF湿法腐蚀工艺对所述沟道通孔底部进行湿法清洗，以去除所述沟道通孔底部中半导体衬底表面的自然氧化物；用热磷酸湿法腐蚀工艺或者SiCoNi预清洗工艺湿法去除所述沟道通孔的侧壁上剩余的所述保护层。
11.如权利要求1所述的半导体器件的制备方法，其特征在于，采用化学气相沉积工艺在包含所述沟道通孔的整个器件表面形成一层外延导电层，并刻蚀去除多余的外延导电层，以保留填充在所述沟道通孔中的外延导电层。
12.如权利要求1所述的半导体器件的制备方法，其特征在于，采用选择性外延生长工艺在各个所述沟道通孔底部的半导体衬底表面上形成一定厚度的外延导电层。
13.如权利要求1所述的半导体器件的制备方法，其特征在于，所述外延导电层为纯硅层、锗硅层或碳硅层。
14.如权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体器件为3DNAND闪存器。
15.如权利要求14所述的半导体器件的制备方法，其特征在于，所述外延导电层为所述3D NAND闪存器的管道栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610256886.5A CN107316807B (zh) | 2016-04-22 | 2016-04-22 | 半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610256886.5A CN107316807B (zh) | 2016-04-22 | 2016-04-22 | 半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107316807A CN107316807A (zh) | 2017-11-03 |
| CN107316807B true CN107316807B (zh) | 2020-06-26 |
Family
ID=60184393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610256886.5A Active CN107316807B (zh) | 2016-04-22 | 2016-04-22 | 半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107316807B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107994026B (zh) * | 2017-11-16 | 2020-07-10 | 长江存储科技有限责任公司 | 一种在高深宽比沟道孔刻蚀中保护侧壁的工艺 |
| CN108630527B (zh) * | 2018-06-20 | 2020-08-14 | 矽力杰半导体技术(杭州)有限公司 | 一种接触孔的清洗方法 |
| WO2020258224A1 (en) | 2019-06-28 | 2020-12-30 | Yangtze Memory Technologies Co., Ltd. | Methods of semiconductor device fabrication |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623319A (zh) * | 2012-03-22 | 2012-08-01 | 上海华力微电子有限公司 | 一种制备浮栅的方法 |
| US8962414B1 (en) * | 2013-07-30 | 2015-02-24 | Globalfoundries Inc. | Reduced spacer thickness in semiconductor device fabrication |
| CN105374826B (zh) * | 2015-10-20 | 2019-01-15 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
-
2016
- 2016-04-22 CN CN201610256886.5A patent/CN107316807B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107316807A (zh) | 2017-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11621277B2 (en) | Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof | |
| US9576967B1 (en) | Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings | |
| US10553599B1 (en) | Three-dimensional memory device containing drain select isolation structures and on-pitch channels and methods of making the same without an etch stop layer | |
| CN107305896B (zh) | 半导体器件的制备方法 | |
| US10868025B2 (en) | Three-dimensional memory device including replacement crystalline channels and methods of making the same | |
| US9768192B1 (en) | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof | |
| KR102031182B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| US9780182B2 (en) | Molybdenum-containing conductive layers for control gate electrodes in a memory structure | |
| CN111599815A (zh) | 用于在3-d nand应用中沉积插塞填充物的装置和方法 | |
| US20170287926A1 (en) | Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure | |
| CN108140645A (zh) | 具有凹陷的非活性的半导体沟道截面的3d半圆形垂直nand串 | |
| US10685972B2 (en) | Semiconductor memory devices and methods for fabricating the same | |
| US9985045B2 (en) | Semiconductor structure | |
| US10658377B2 (en) | Three-dimensional memory device with reduced etch damage to memory films and methods of making the same | |
| CN103594423B (zh) | 制造非易失性存储器件的方法 | |
| US10804291B1 (en) | Three-dimensional memory device using epitaxial semiconductor channels and a buried source line and method of making the same | |
| KR102423884B1 (ko) | 실리콘 전구체, 이를 이용한 박막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 | |
| US10916556B1 (en) | Three-dimensional memory device using a buried source line with a thin semiconductor oxide tunneling layer | |
| US20220102217A1 (en) | Semiconductor device | |
| US8697519B2 (en) | Method of manufacturing a semiconductor device which includes forming a silicon layer without void and cutting on a silicon monolayer | |
| CN107316807B (zh) | 半导体器件的制备方法 | |
| US20110129992A1 (en) | Method for fabricating vertical channel type non-volatile memory device | |
| CN109192731A (zh) | 三维存储器的制造方法及三维存储器 | |
| US11239111B1 (en) | Method of fabricating semiconductor device | |
| US20200357815A1 (en) | A three-dimensional memory device having a backside contact via structure with a laterally bulging portion at a level of source contact layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |