CN111370419A - 一种半导体器件及其制作方法 - Google Patents
一种半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN111370419A CN111370419A CN202010182413.1A CN202010182413A CN111370419A CN 111370419 A CN111370419 A CN 111370419A CN 202010182413 A CN202010182413 A CN 202010182413A CN 111370419 A CN111370419 A CN 111370419A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- channel hole
- functional structure
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 213
- 239000011241 protective layer Substances 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 30
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000007788 liquid Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 284
- 239000000463 material Substances 0.000 claims description 61
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 230000000149 penetrating effect Effects 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 10
- 230000009286 beneficial effect Effects 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000002355 dual-layer Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请公开了一种半导体器件及其制作方法，所述半导体器件的制作方法包括以下步骤：提供一衬底，所述衬底具有顶表面、底表面、及连接所述顶表面与所述底表面的侧表面；在所述衬底的顶表面上形成半导体功能结构；所述衬底的顶表面的外围留有未被所述半导体功能结构覆盖的边缘区；形成保护层，所述保护层至少覆盖在所述衬底的顶表面的所述边缘区上，以及所述半导体功能结构的侧表面上；以及，对所述半导体功能结构进行处理。本申请可以有效的避免衬底的边缘在制作工艺中被TMAH刻蚀液损坏，有利于提高产品良率，并且形成上述保护层的工具不需要重新开发，节省了成本。
Description
技术领域
本申请涉及半导体器件技术领域，尤其涉及一种半导体器件及其制作方法。
背景技术
现有的双层三维存储器件，例如双层三维计算机闪存设备(3D NAND)存储器件，其上叠层和下叠层均采用垂直堆叠多层存储单元的方式，实现堆叠式的3D NAND存储器件。其中，堆叠式的存储器件的下叠层和上叠层均由栅极层和绝缘层交替堆叠形成，且下堆叠层和上堆叠层依次堆叠设置在晶圆衬底上。
在生产和使用过程中发现，存储器件中的晶圆边缘容易被损伤，如果晶圆边缘损伤严重，将导致晶圆破裂或诱导工具警报，严重影响产品良率。
发明内容
本申请提供一种半导体器件及其制作方法，可以有效的保护衬底，避免衬底的边缘被损坏，有利于提高产品良率。
一方面，本申请提供一种半导体器件的制作方法，包括以下步骤：
提供一衬底，所述衬底具有顶表面、底表面、及连接所述顶表面与所述底表面的侧表面；
在所述衬底的顶表面上形成半导体功能结构；所述衬底的顶表面的外围留有未被所述半导体功能结构覆盖的边缘区；
形成保护层，所述保护层至少覆盖在所述衬底的顶表面的所述边缘区上，以及所述半导体功能结构的侧表面上；以及
对所述半导体功能结构进行处理。
进一步优选的，所述保护层的材料包括二氧化硅、氮化硅和氮氧化硅中的其中一种。
进一步优选的，所述保护层的厚度大于或等于100纳米。
进一步优选的，所述保护层还形成在所述衬底的底表面与所述衬底的侧表面上。
进一步优选的，所述形成保护层的步骤，包括以下步骤：
在所述半导体功能结构远离所述衬底的一侧覆盖掩膜层；
在所述衬底的顶表面的所述边缘区、所述衬底的底表面、所述衬底的侧表面以及所述半导体功能结构的侧表面沉积保护层；
去除所述掩膜层。
进一步优选的，所述在所述衬底的顶表面的所述边缘区、所述衬底的底表面、所述衬底的侧表面以及所述半导体功能结构的侧表面沉积保护层，包括以下步骤：
将形成有所述半导体功能结构和所述掩膜层的所述衬底翻转，以使所述衬底的底表面朝上；
在所述衬底的底表面上沉积保护层，同时，所述保护层还被沉积在所述衬底的侧表面、所述衬底的顶表面的所述边缘区、以及所述半导体功能结构的侧表面上。
进一步优选的，所述在所述衬底的底表面上沉积保护层，包括以下步骤：
采用化学气相沉积法在所述衬底的底表面上沉积保护层。
进一步优选的，所述半导体器件为三维存储器；
所述在所述衬底的顶表面上形成半导体功能结构，包括以下步骤：
在所述衬底的顶表面上形成所述第一堆栈层，并在垂直于所述衬底方向上形成贯穿所述第一堆栈层的第一沟道孔；
在所述第一沟道孔中填充牺牲层；
在所述第一堆栈层远离所述衬底的一侧形成第二堆栈层，并在垂直于所述衬底方向上形成贯穿所述第二堆栈层的第二沟道孔；所述第二沟道孔位于所述第一沟道孔上，且裸露出所述牺牲层；以及
所述对所述半导体功能结构进行处理，包括以下步骤：
移除所述第一沟道孔中的所述牺牲层；
在所述第一沟道孔和所述第二沟道孔中形成存储串。
进一步优选的，所述第一堆栈层和所述第二堆栈层的同一侧为台阶状且覆盖有台阶状结构；所述台阶状结构上形成有平坦层；
在所述第一沟道孔形成的同时，在垂直于所述衬底方向上还形成有至少贯穿部分所述第一堆栈层且与所述第一沟道孔高度相同的第三沟道孔；所述第三沟道孔中填充有所述牺牲层；
在所述第二沟道孔形成的同时，在垂直于所述衬底方向上还形成有至少贯穿部分所述平坦层且与所述第二沟道孔高度相同的第四沟道孔；所述第四沟道孔位于所述第三沟道孔上，且裸露出所述第三沟道孔中的所述牺牲层；所述第一堆栈层、所述第二堆栈层、所述台阶状结构和所述平坦层构成所述半导体功能结构；以及
所述对所述半导体功能结构进行处理，还包括以下步骤：
移除所述第三沟道孔中的所述牺牲层；
在所述第三沟道孔和所述第四沟道孔中形成存储串。
进一步优选的，移除所述牺牲层的方法，包括以下步骤：
采用四甲基氢氧化铵刻蚀液对所述牺牲层进行刻蚀，以移除所述牺牲层。
另一方面，本申请还提供了一种半导体器件，包括：
衬底；所述衬底具有顶表面、底表面、及连接所述顶表面与所述底表面的侧表面；
半导体功能结构，覆盖在所述衬底的顶表面上，所述衬底的顶表面外围留有未被所述半导体功能结构覆盖的边缘区；
保护层，至少覆盖在所述衬底的顶表面的所述边缘区，以及所述半导体功能结构的侧表面上。
进一步优选的，所述保护层的材料包括二氧化硅、氮化硅和氮氧化硅中的其中一种。
进一步优选的，所述保护层的厚度大于或等于100纳米。
进一步优选的，所述保护层还形成在所述衬底的底表面与所述衬底的侧表面上。
进一步优选的，所述半导体器件为三维存储器；所述半导体功能结构包括至少一个堆栈层；每个所述堆栈层包括多个交替堆叠设置的第一材料层和第二材料层，以及至少形成于所述堆栈层中的沟道孔。
进一步优选的，所述至少一个堆栈层包括第一堆栈层和第二堆栈层；
所述沟道孔包括在垂直于所述衬底方向上贯穿所述第一堆栈层的第一沟道孔，以及在垂直于所述衬底方向上贯穿所述第二堆栈层的第二沟道孔；所述第二沟道孔位于所述第一沟道孔上，且所述第二沟道孔与所述第一沟道孔连通设置。
进一步优选的，所述半导体功能结构还包括形成在所述第一沟道孔和所述第二沟道孔中的存储串。
进一步优选的，所述第一堆栈层和所述第二堆栈层的同一侧为台阶状且覆盖有台阶状结构；所述台阶状结构上形成有平坦层；
所述沟道孔还包括在垂直于所述衬底方向上至少贯穿部分所述第一堆栈层且与所述第一沟道孔高度相同的第三沟道孔，以及在垂直于所述衬底方向上至少贯穿部分所述平坦层且与所述第二沟道孔高度相同的第四沟道孔；所述第四沟道孔位于所述第三沟道孔上，且所述第四沟道孔与所述第三沟道孔连通设置。
进一步优选的，所述半导体功能结构还包括形成在所述第一沟道孔、所述第二沟道孔、所述第三沟道孔和所述第四沟道孔中的存储串。
本申请实施例提供的半导体器件及其制作方法，至少在衬底的顶表面的边缘区以及半导体功能结构的侧表面形成保护层，可以有效的避免衬底的边缘在制作工艺中被TMAH刻蚀液损坏，有利于提高产品良率；并且，形成上述保护层的工具不需要重新开发，节省了成本。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的一种半导体器件的制作方法的流程示意图；
图2为本申请实施例提供的一种形成保护层之前的半导体器件的部分结构示意图；
图3为本申请实施例提供的覆盖有掩膜层的半导体器件的部分结构示意图；
图4为本申请实施例提供的一种形成有保护层的半导体器件的部分结构示意图；
图5为本申请实施例提供的另一种形成有保护层的半导体器件的部分结构示意图；
图6为本申请实施例提供的另一种形成有保护层的半导体器件的部分结构示意图；
图7为本申请实施例提供的第一沟道孔和第二沟道孔中存储串的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
对于双层三维存储器件，下叠层中具有下沟道孔(Low Channel Hole，LCH)，上叠层中具有与下叠层的下沟道孔对应的上沟道孔(Up Channel Hole，UCH)，在处理下沟道孔中的多晶硅填塞物(通常也被描述为牺牲层)时，通常采用四甲基氢氧化铵(Tetramethylammonium Hydroxide，简写为：TMAH)刻蚀液进行刻蚀。但是，经研究发现，TMAH刻蚀液在去除多晶硅填塞物过程中，还会对晶圆边缘上的硅造成损伤。
为了避免TMAH刻蚀液对衬底(例如硅材质的晶圆)造成损坏，示例性的方法有采用边缘沉积法或边缘氧化法在衬底的边缘形成保护层，但是上述两种方法均存在缺陷。其中，边缘沉积法需要开发新的工具以实现在衬底边缘沉积保护层，增大了生产成本；而采用边缘氧化法得到的二氧化硅保护层厚度太薄，无法有效的保护衬底边缘。本申请实施例提供了一种半导体器件的制作方法，可以解决上述两种方法的缺陷。
如图1所示，本申请实施例提供了一种半导体器件的制作方法，包括以下步骤：
步骤S101：提供一衬底，该衬底具有顶表面、底表面、及连接顶表面与底表面的侧表面。
具体的，衬底为半导体衬底，例如硅衬底(也称晶圆)；衬底的侧表面可以是弧面，也可以是倾斜面，还可以是与顶表面和底表面相互垂直的面，此处不做限制。
步骤S102：在衬底的顶表面上形成半导体功能结构；衬底的顶表面的外围留有未被半导体功能结构覆盖的边缘区。
在一实施例中，如图2所示，半导体器件1为三维存储器，对应的，半导体功能结构6包括至少一个堆栈层；每个堆栈层包括多个交替堆叠设置的第一材料层13和第二材料层14，以及至少形成于堆栈层中的沟道孔。其中，第一材料层13为层间绝缘层，第二材料层14为半导体层，例如第一材料层13的材料可以为氧化硅，第二材料层14的材料可以为氮化硅。需要说明的是，第二材料层14作为牺牲层在后期工艺中将被替换为栅极层，栅极层的材料包括但不限于钨、钴、铜、铝、掺杂硅或掺杂硅化物。
在一实施例中，如图2所示，所述至少一个堆栈层包括第一堆栈层11和第二堆栈层12，即半导体功能结构6为双堆栈存储结构；步骤S102中，半导体功能结构6的形成步骤，包括以下步骤：
在衬底2的顶表面3上形成第一堆栈层11，并在垂直于衬底2方向上形成贯穿第一堆栈层11的第一沟道孔16；
在第一沟道孔16中填充牺牲层17；其中，牺牲层17的材料包括多晶硅；
在第一堆栈层11远离衬底2的一侧形成第二堆栈层12，并在垂直于衬底2方向上形成贯穿第二堆栈层12的第二沟道孔18；第二沟道孔18位于第一沟道孔16上，且裸露出牺牲层17。
在一实施例中，如图2所示，第一堆栈层11和第二堆栈层12的同一侧为台阶状且覆盖有台阶状结构26；台阶状结构26上形成有平坦层27，平坦层27还覆盖在衬底2的顶表面3上；在第一沟道孔16形成的同时，在垂直于衬底2方向上还形成有至少贯穿部分第一堆栈层11(例如一部分位于第一堆栈层11中，另一部分位于台阶状结构26和平坦层27中)且与第一沟道孔16高度相同的第三沟道孔28；其中，第三沟道孔28中填充有牺牲层17；并且，在第二沟道孔18形成的同时，在垂直于衬底2方向上还形成有至少贯穿部分平坦层27且与第二沟道孔18高度相同的第四沟道孔29；第四沟道孔29位于第三沟道孔28上，且裸露出第三沟道孔28中的牺牲层17；第一堆栈层11、第二堆栈层12、台阶状结构26和平坦层27构成半导体功能结构6，当然，半导体功能结构6还包括其他功能结构，此处不做具体介绍。
具体的，第三沟道孔28和第一沟道孔16在同一制程中形成，且同时填充牺牲层17；第四沟道孔29和第二沟道孔18在同一制程中形成。
具体的，平坦层27的材料包括硅的氧化物，且平坦层27的材料和台阶状结构26的材料可以相同；平坦层27覆盖在台阶状结构26和衬底2的顶表面3上；台阶状结构26的厚度较小，覆盖在第一堆栈层11和第二堆栈层12呈台阶状的同一侧，即夹设于平坦层27和堆栈层之间，由于台阶状结构26与平坦层27的材料相同，仅厚度不同，台阶状结构26有利于增大与第一堆栈层11和第二堆栈层12的侧表面(台阶状的侧表面)的接触面积，减小半导体功能结构6坍塌的风险；而平坦层27的厚度较大，且平坦层27远离衬底2的一侧与第二堆栈层12远离衬底2的一侧在同一平面上，起到平坦化的作用，有利于在半导体功能结构6上堆叠其他功能结构。
具体的，平坦层27和第二堆栈层12远离衬底2的一侧还可以设置一绝缘层(图中未标出)，且第一堆栈层11靠近衬底2的一侧也可以设置一绝缘层(图中未标出)。
步骤S103：形成保护层，保护层至少覆盖在衬底的顶表面的边缘区上，以及半导体功能结构的侧表面上。
具体的，如图5所示，半导体功能结构6覆盖在衬底2的部分顶表面3上，且未覆盖在顶表面3的边缘区30，保护层7覆盖在顶表面3的边缘区30以及半导体功能结构6的侧表面31。当然，保护层7还可以形成在衬底2的底表面4上与衬底2的侧表面5上，以包覆衬底2的外围部位。在一实施例中，保护层7还可以从半导体功能结构6的侧表面31延伸至半导体功能结构6远离衬底2的一侧，即保护层7还可以部分覆盖在半导体功能结构6远离衬底2的一侧。
具体的，保护层7的材料包括二氧化硅、氮化硅和氮氧化硅中的其中一种；保护层7的厚度大于或等于100纳米，该厚度可以有效的保护衬底2，避免被损坏。
在一实施例中，步骤S103中，形成保护层7的步骤，包括以下步骤：
在半导体功能结构6远离衬底2的一侧覆盖掩膜层8，如图3所示；
在衬底2的顶表面3的边缘区30、衬底2的底表面4、衬底2的侧表面5以及半导体功能结构6的侧表面31沉积保护层7，以包覆衬底2的外围部位，如图4所示；以及
去除掩膜层8，如图5所示。
具体的，在半导体功能结构6远离衬底2的一侧覆盖掩膜层8后，将形成有半导体功能结构6和掩膜层8的衬底2翻转，以使衬底2的底表面4朝上，如图4所示；然后，可以采用化学气相沉积法(Chemical Vapor Deposition，CVD)或其他沉积法在衬底2的底表面4上沉积保护层7，在沉积的过程中，保护层7还被沉积在衬底2的侧表面5、衬底2的顶表面3的边缘区30、以及半导体功能结构6的侧表面31上；保护层7形成后，将形成有半导体功能结构6和掩膜层8的衬底2翻转，使衬底2的底表面4朝下，并将掩膜层8去除，如图5所示。
具体的，掩膜层8可以完全覆盖在半导体功能结构6远离衬底2的一侧，使得保护层7不会延伸至半导体功能结构6远离衬底2的一侧；当然，掩膜层8也可以部分覆盖在半导体功能结构6远离衬底2的一侧以露出这一侧的边缘，使得保护层7可以延伸至半导体功能结构6远离衬底2的一侧。
在一实施例中，沉积保护层7之前，可以在衬底2的底表面4形成一氮化层9，以避免衬底2的底表面4在保护层7形成之前裸露在外，降低了衬底2的底表面4被损坏的风险，起到了保护作用。
步骤S104：对半导体功能结构进行处理。
具体的，步骤S104，包括以下步骤：
移除第一沟道孔16和第三沟道孔28中的牺牲层17；
在第一沟道孔16、第二沟道孔18、第三沟道孔28和第四沟道孔29中形成存储串19，如图6所示。
具体的，采用TMAH刻蚀液移除第一沟道孔16中的牺牲层17，即采用四甲基氢氧化铵刻蚀液对第一沟道孔16和第三沟道孔28中的牺牲层17进行刻蚀，以移除牺牲层17。需要说明的是，移除牺牲层17后可以去除部分或全部保护层7，也可以保留部分或全部保护层7，此处不做限制。
需要说明的是，第一沟道孔16和第二沟道孔18中的存储串19用于存储功能，而第三沟道孔28和第四沟道孔29中的存储串19用作支撑作用，避免平坦层27坍塌，有利于提高产品结构的稳定性。
具体的，如图7所示，存储串19包括沿着第一沟道孔16和第二沟道孔18的侧壁由内至外依次形成的阻挡介质层20、电荷存储层21、隧穿介质层22和沟道层23。其中，阻挡介质层20的材料可以为氧化硅，电荷存储层21的材料可以为氮化硅，隧穿介质层22的材料可以为氧化硅，沟道层23的材料可以为多晶硅。当然存储串19还可以包括填充在沟道层23远离隧穿介质层22一侧的填充层24。在一实施例中，存储串19与衬底2之间还可以设置半导体插塞25。
本实施例中，在衬底2的顶表面3的边缘区30(未被半导体功能结构6覆盖的部分)、衬底2的底表面4、衬底2的侧表面5以及半导体功能结构6的侧表面31沉积保护层7，以包覆衬底2的外围部位，且形成的保护层7的厚度较厚，可以有效的避免衬底2的边缘在制作工艺中被TMAH刻蚀液损坏，有利于提高产品良率；并且，本申请实施例中的保护层7可以采用已有的沉积工具沉积形成，不需要重新开发新工具，节省了成本。
如图5所示，本申请实施例还提供了一种半导体器件1，包括衬底2、半导体功能结构6和保护层7；其中，衬底2具有顶表面3、底表面4、及连接顶表面3与底表面4的侧表面5；半导体功能结构6覆盖在衬底2的顶表面3上，衬底2的顶表面3外围留有未被半导体功能结构6覆盖的边缘区，且半导体功能结构6具有侧表面；保护层7形成在衬底2的顶表面3的边缘区30上，以及半导体功能结构6的侧表面31上。当然，保护层7还可以形成在衬底2的底表面4与衬底2的侧表面5上，以包覆衬底2的外围部位。
在一实施例中，保护层7还可以从半导体功能结构6的侧表面31延伸至半导体功能结构6远离衬底2的一侧，即保护层7还可以部分覆盖在半导体功能结构6远离衬底2的一侧。
在一实施例中，衬底2的底表面4和对应的保护层7之间还可以设置一氮化层9，以避免衬底2的底表面4在保护层7形成之前裸露在外，降低了衬底2被损坏的风险，起到了保护作用。
具体的，保护层7的材料包括二氧化硅、氮化硅和氮氧化硅中的其中一种；保护层7的厚度大于或等于100纳米，该厚度可以有效的保护衬底2，避免被损坏。保护层7可以采用化学气相沉积法或其他沉积法形成。
具体的，衬底2为半导体衬底2，例如硅衬底2；衬底2的侧表面5可以是弧面，也可以是倾斜面，还可以是与顶表面3和底表面4相互垂直的面，此处不做限制。
在一实施例中，半导体器件1为三维存储器，对应的，半导体功能结构6包括至少一个堆栈层；每个堆栈层包括多个交替堆叠设置的第一材料层13和第二材料层14，以及至少形成于堆栈层中的沟道孔。其中，第一材料层13为层间绝缘层，第二材料层14为半导体层，例如第一材料层13的材料可以为氧化硅，第二材料层14的材料可以为氮化硅。
在一实施例中，所述至少一个堆栈层包括第一堆栈层11和第二堆栈层12，即半导体功能结构6为双堆栈存储结构；沟道孔包括在垂直于衬底2方向上贯穿第一堆栈层11的第一沟道孔16，以及在垂直于衬底2方向上贯穿第二堆栈层12的第二沟道孔18；第二沟道孔18位于第一沟道孔16上，且第二沟道孔18与第一沟道孔16连通设置。
在一实施例中，第一沟道孔16中填充有牺牲层17，牺牲层17的材料包括多晶硅；第二沟道孔18裸露出第一沟道孔16中的牺牲层17。第一沟道孔16中的牺牲层17可以采用TMAH刻蚀液移除。
在一实施例中，第一堆栈层11和第二堆栈层12的同一侧为台阶状且覆盖有台阶状结构26；台阶状结构26上覆盖有平坦层27，平坦层27还覆盖在衬底2的顶表面3上；沟道孔还包括在垂直于衬底2方向上至少贯穿部分第一堆栈层11(例如一部分位于第一堆栈层11中，另一部分位于台阶状结构26和平坦层27中)且与第一沟道孔16高度相同的第三沟道孔28，以及在垂直于衬底2方向上至少贯穿部分平坦层27且与第二沟道孔18高度相同的第四沟道孔29；第四沟道孔29位于第三沟道孔28上，且第四沟道孔29与第三沟道孔28连通设置。第一堆栈层11、第二堆栈层12、台阶状结构26和平坦层27构成半导体功能结构6，当然，半导体功能结构6还包括其他功能结构，此处不做具体介绍。
具体的，第三沟道孔28和第一沟道孔16在同一制程中形成，且第三沟道孔28和第一沟道孔16同时填充牺牲层17；第四沟道孔29和第二沟道孔18在同一制程中形成；移出第一沟道孔16中的牺牲层17时，也将第三沟道孔28中的牺牲层17移出。
具体的，平坦层27的材料包括硅的氧化物，且平坦层27的材料和台阶状结构26的材料可以相同；平坦层27覆盖在台阶状结构26和衬底2的顶表面3上；台阶状结构26的厚度较小，覆盖在第一堆栈层11和第二堆栈层12呈台阶状的同一侧，即夹设于平坦层27和堆栈层之间，由于台阶状结构26与平坦层27的材料相同，仅厚度不同，台阶状结构26有利于增大与第一堆栈层11和第二堆栈层12的侧表面(台阶状的侧表面)的接触面积，减小半导体功能结构6坍塌的风险；而平坦层27的厚度较大，且平坦层27远离衬底2的一侧与第二堆栈层12远离衬底2的一侧在同一平面上，起到平坦化的作用，有利于堆叠其他功能结构。
在一实施例中，平坦层27和第二堆栈层12远离衬底2的一侧还可以设置一绝缘层，且第一堆栈层11靠近衬底2的一侧还可以设置一绝缘层。
本实施例中，在衬底2的顶表面3的边缘区30(未被半导体功能结构6覆盖的部分)、衬底2的底表面4、衬底2的侧表面5以及半导体功能结构6的侧表面31沉积保护层7，以包覆衬底2的外围部位，且形成的保护层7的厚度较厚，可以有效的避免衬底2的边缘在制作工艺中被TMAH刻蚀液损坏，有利于提高产品良率；并且，本申请实施例中的保护层7可以采用已有的沉积工具沉积形成，不需要重新开发新工具，节省了成本。
如图6和图7所示，本申请实施例还提供了一种半导体器件1，包括衬底2、半导体功能结构6和保护层7；其中，衬底2具有顶表面3、底表面4、及连接顶表面3与底表面4的侧表面5；半导体功能结构6，形成在衬底2的顶表面3上，衬底2的顶表面3外围留有未被半导体功能结构6覆盖的边缘区，且半导体功能结构6具有侧表面；保护层7形成在衬底2的顶表面3的边缘区30上，以及半导体功能结构6的侧表面31上。当然，保护层7还可以形成在衬底2的底表面4与衬底2的侧表面5上，以包覆衬底2的外围部位。
在一实施例中，保护层7还可以从半导体功能结构6的侧表面31延伸至半导体功能结构6远离衬底2的一侧，即保护层7还可以部分覆盖在半导体功能结构6远离衬底2的一侧。
在一实施例中，衬底2的底表面4和对应的保护层7之间还可以设置氮化层9，以避免衬底2的底表面4在保护层7形成之前裸露在外，降低了衬底2被损坏的风险，起到了保护作用。
具体的，保护层7的材料包括二氧化硅、氮化硅和氮氧化硅中的其中一种；保护层7的厚度大于或等于100纳米，该厚度可以有效的保护衬底2，避免被损坏。保护层7可以采用化学气相沉积法或其他沉积法形成。
具体的，衬底2为半导体衬底2，例如硅衬底2；衬底2的侧表面5可以是弧面，也可以是倾斜面，还可以是与顶表面3和底表面4相互垂直的面，此处不做限制。
在一实施例中，半导体器件1为三维存储器，对应的，半导体功能结构6包括至少一个堆栈层；每个堆栈层包括多个交替堆叠设置的第一材料层13和第二材料层14，以及至少形成于堆栈层中的沟道孔。其中，第一材料层13为层间绝缘层，第二材料层14为栅极层，例如第一材料层13的材料可以为氧化硅，第二材料层14的材料包括但不限于钨、钴、铜、铝、掺杂硅或掺杂硅化物。
在一实施例中，所述至少一个堆栈层包括第一堆栈层11和第二堆栈层12，即半导体功能结构6为双堆栈存储结构；沟道孔包括在垂直于衬底2方向上贯穿第一堆栈层11的第一沟道孔16，以及在垂直于衬底2方向上贯穿第二堆栈层12的第二沟道孔18；第二沟道孔18位于第一沟道孔16上，且第二沟道孔18与第一沟道孔16连通设置。
具体的，半导体功能结构6还包括形成在第一沟道孔16和第二沟道孔18中的存储串19。如图7所示，存储串19包括沿着第一沟道孔16和第二沟道孔18的侧壁由内至外依次形成的阻挡介质层20、电荷存储层21、隧穿介质层22和沟道层23。其中，阻挡介质层20的材料可以为氧化硅，电荷存储层21的材料可以为氮化硅，隧穿介质层22的材料可以为氧化硅，沟道层23的材料可以为多晶硅。当然存储串19还可以包括填充在沟道层23远离隧穿介质层22一侧的填充层24。在一实施例中，存储串19与衬底2之间还可以设置半导体插塞25。
在一实施例中，第一堆栈层11和第二堆栈层12的同一侧为台阶状且覆盖有台阶状结构26；台阶状结构26上形成有平坦层27，平坦层27还覆盖在衬底2的顶表面3上；沟道孔还包括在垂直于衬底2方向上至少贯穿部分第一堆栈层11且与第一沟道孔16高度相同的第三沟道孔28，以及在垂直于衬底2方向上至少贯穿部分平坦层27且与第二沟道孔18高度相同的第四沟道孔29；第四沟道孔29位于第三沟道孔28上，且第四沟道孔29与第三沟道孔28连通设置。第一堆栈层11、第二堆栈层12、台阶状结构26和平坦层27构成半导体功能结构6，当然，半导体功能结构6还包括其他功能结构，此处不做具体介绍。
具体的，第三沟道孔28和第一沟道孔16在同一制程中形成，第四沟道孔29和第二沟道孔18在同一制程中形成；且第三沟道孔28和第四沟道孔29中也形成有存储串19。其中，第一沟道孔16和第二沟道孔18中的存储串19用于存储功能，而第三沟道孔28和第四沟道孔29中的存储串19用作支撑作用，避免平坦层27坍塌，有利于提高产品结构的稳定性。
具体的，平坦层27的材料包括硅的氧化物，且平坦层27的材料和台阶状结构26的材料可以相同；平坦层27覆盖在台阶状结构26和衬底2的顶表面3上；台阶状结构26的厚度较小，覆盖在第一堆栈层11和第二堆栈层12呈台阶状的同一侧，即夹设于平坦层27和堆栈层之间，由于台阶状结构26与平坦层27的材料相同，仅厚度不同，台阶状结构26有利于增大与第一堆栈层11和第二堆栈层12的侧表面(台阶状的侧表面)的接触面积，减小半导体功能结构6坍塌的风险；而平坦层27的厚度较大，且平坦层27远离衬底2的一侧与第二堆栈层12远离衬底2的一侧在同一平面上，起到平坦化的作用，有利于堆叠其他功能结构。
在一实施例中，平坦层27和第二堆栈层12远离衬底2的一侧还可以设置一绝缘层，且第一堆栈层11靠近衬底2的一侧还可以设置一绝缘层。
本实施例中，在衬底2的顶表面3的边缘区30(未被半导体功能结构6覆盖的部分)、衬底2的底表面4、衬底2的侧表面5以及半导体功能结构6的侧表面31沉积保护层7，以包覆衬底2的外围部位，且形成的保护层7的厚度较厚，可以有效的避免衬底2的边缘在制作工艺中被TMAH刻蚀液损坏，有利于提高产品良率；并且，本申请实施例中的保护层7可以采用已有的沉积工具沉积形成，不需要重新开发新工具，节省了成本。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种半导体器件及其制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (19)
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底具有顶表面、底表面、及连接所述顶表面与所述底表面的侧表面；
在所述衬底的顶表面上形成半导体功能结构；所述衬底的顶表面的外围留有未被所述半导体功能结构覆盖的边缘区；
形成保护层，所述保护层至少覆盖在所述衬底的顶表面的所述边缘区上，以及所述半导体功能结构的侧表面上；以及
对所述半导体功能结构进行处理。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述保护层的材料包括二氧化硅、氮化硅和氮氧化硅中的其中一种。
3.如权利要求1所述的半导体器件的制作方法，其特征在于，所述保护层的厚度大于或等于100纳米。
4.如权利要求1至3任一项所述的半导体器件的制作方法，其特征在于，所述保护层还形成在所述衬底的底表面与所述衬底的侧表面上。
5.如权利要求4所述的半导体器件的制作方法，其特征在于，所述形成保护层的步骤，包括以下步骤：
在所述半导体功能结构远离所述衬底的一侧覆盖掩膜层；
在所述衬底的顶表面的所述边缘区、所述衬底的底表面、所述衬底的侧表面以及所述半导体功能结构的侧表面沉积保护层；
去除所述掩膜层。
6.如权利要求5所述的半导体器件的制作方法，其特征在于，所述在所述衬底的顶表面的所述边缘区、所述衬底的底表面、所述衬底的侧表面以及所述半导体功能结构的侧表面沉积保护层，包括以下步骤：
将形成有所述半导体功能结构和所述掩膜层的所述衬底翻转，以使所述衬底的底表面朝上；
在所述衬底的底表面上沉积保护层，同时，所述保护层还被沉积在所述衬底的侧表面、所述衬底的顶表面的所述边缘区、以及所述半导体功能结构的侧表面上。
7.如权利要求6所述的半导体器件的制作方法，其特征在于，所述在所述衬底的底表面上沉积保护层，包括以下步骤：
采用化学气相沉积法在所述衬底的底表面上沉积保护层。
8.如权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件为三维存储器；
所述在所述衬底的顶表面上形成半导体功能结构，包括以下步骤：
在所述衬底的顶表面上形成所述第一堆栈层，并在垂直于所述衬底方向上形成贯穿所述第一堆栈层的第一沟道孔；
在所述第一沟道孔中填充牺牲层；
在所述第一堆栈层远离所述衬底的一侧形成第二堆栈层，并在垂直于所述衬底方向上形成贯穿所述第二堆栈层的第二沟道孔；所述第二沟道孔位于所述第一沟道孔上，且裸露出所述牺牲层；以及
所述对所述半导体功能结构进行处理，包括以下步骤：
移除所述第一沟道孔中的所述牺牲层；
在所述第一沟道孔和所述第二沟道孔中形成存储串。
9.如权利要求8所述的半导体器件的制作方法，其特征在于，所述第一堆栈层和所述第二堆栈层的同一侧为台阶状且覆盖有台阶状结构；所述台阶状结构上形成有平坦层；
在所述第一沟道孔形成的同时，在垂直于所述衬底方向上还形成有至少贯穿部分所述第一堆栈层且与所述第一沟道孔高度相同的第三沟道孔；所述第三沟道孔中填充有所述牺牲层；
在所述第二沟道孔形成的同时，在垂直于所述衬底方向上还形成有至少贯穿部分所述平坦层且与所述第二沟道孔高度相同的第四沟道孔；所述第四沟道孔位于所述第三沟道孔上，且裸露出所述第三沟道孔中的所述牺牲层；所述第一堆栈层、所述第二堆栈层、所述台阶状结构和所述平坦层构成所述半导体功能结构；以及
所述对所述半导体功能结构进行处理，还包括以下步骤：
移除所述第三沟道孔中的所述牺牲层；
在所述第三沟道孔和所述第四沟道孔中形成存储串。
10.如权利要求8或9所述的半导体器件的制作方法，其特征在于，移除所述牺牲层的方法，包括以下步骤：
采用四甲基氢氧化铵刻蚀液对所述牺牲层进行刻蚀，以移除所述牺牲层。
11.一种半导体器件，其特征在于，包括：
衬底；所述衬底具有顶表面、底表面、及连接所述顶表面与所述底表面的侧表面；
半导体功能结构，覆盖在所述衬底的顶表面上，所述衬底的顶表面外围留有未被所述半导体功能结构覆盖的边缘区；
保护层，至少覆盖在所述衬底的顶表面的所述边缘区，以及所述半导体功能结构的侧表面上。
12.如权利要求11所述的半导体器件，其特征在于，所述保护层的材料包括二氧化硅、氮化硅和氮氧化硅中的其中一种。
13.如权利要求11所述的半导体器件，其特征在于，所述保护层的厚度大于或等于100纳米。
14.如权利要求11至13任一项所述的半导体器件，其特征在于，所述保护层还形成在所述衬底的底表面与所述衬底的侧表面上。
15.如权利要求11所述的半导体器件，其特征在于，所述半导体器件为三维存储器；所述半导体功能结构包括至少一个堆栈层；每个所述堆栈层包括多个交替堆叠设置的第一材料层和第二材料层，以及至少形成于所述堆栈层中的沟道孔。
16.如权利要求15所述的半导体器件，其特征在于，所述至少一个堆栈层包括第一堆栈层和第二堆栈层；
所述沟道孔包括在垂直于所述衬底方向上贯穿所述第一堆栈层的第一沟道孔，以及在垂直于所述衬底方向上贯穿所述第二堆栈层的第二沟道孔；所述第二沟道孔位于所述第一沟道孔上，且所述第二沟道孔与所述第一沟道孔连通设置。
17.如权利要求16所述的半导体器件，其特征在于，所述半导体功能结构还包括形成在所述第一沟道孔和所述第二沟道孔中的存储串。
18.如权利要求16所述的半导体器件，其特征在于，所述第一堆栈层和所述第二堆栈层的同一侧为台阶状且覆盖有台阶状结构；所述台阶状结构上形成有平坦层；
所述沟道孔还包括在垂直于所述衬底方向上至少贯穿部分所述第一堆栈层且与所述第一沟道孔高度相同的第三沟道孔，以及在垂直于所述衬底方向上至少贯穿部分所述平坦层且与所述第二沟道孔高度相同的第四沟道孔；所述第四沟道孔位于所述第三沟道孔上，且所述第四沟道孔与所述第三沟道孔连通设置。
19.如权利要求18所述的半导体器件，其特征在于，所述半导体功能结构还包括形成在所述第一沟道孔、所述第二沟道孔、所述第三沟道孔和所述第四沟道孔中的存储串。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010182413.1A CN111370419A (zh) | 2020-03-16 | 2020-03-16 | 一种半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010182413.1A CN111370419A (zh) | 2020-03-16 | 2020-03-16 | 一种半导体器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111370419A true CN111370419A (zh) | 2020-07-03 |
Family
ID=71208822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010182413.1A Pending CN111370419A (zh) | 2020-03-16 | 2020-03-16 | 一种半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111370419A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466889A (zh) * | 2020-11-26 | 2021-03-09 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| CN112466888A (zh) * | 2020-11-18 | 2021-03-09 | 长江存储科技有限责任公司 | 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140273480A1 (en) * | 2013-03-15 | 2014-09-18 | Stmicroelectronics Sa | Method for producing a substrate provided with edge protection |
| US20160322381A1 (en) * | 2015-04-30 | 2016-11-03 | Sandisk Technologies Inc. | Multilevel memory stack structure employing support pillar structures |
| US20180366487A1 (en) * | 2017-06-16 | 2018-12-20 | Sandisk Technologies Llc | Three-dimensional memory device having a buried source line extending to scribe line and method of making thereof |
| CN110349846A (zh) * | 2019-06-19 | 2019-10-18 | 长江存储科技有限责任公司 | 一种半导体器件的刻蚀方法以及三维存储器 |
-
2020
- 2020-03-16 CN CN202010182413.1A patent/CN111370419A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140273480A1 (en) * | 2013-03-15 | 2014-09-18 | Stmicroelectronics Sa | Method for producing a substrate provided with edge protection |
| US20160322381A1 (en) * | 2015-04-30 | 2016-11-03 | Sandisk Technologies Inc. | Multilevel memory stack structure employing support pillar structures |
| US20180366487A1 (en) * | 2017-06-16 | 2018-12-20 | Sandisk Technologies Llc | Three-dimensional memory device having a buried source line extending to scribe line and method of making thereof |
| CN110349846A (zh) * | 2019-06-19 | 2019-10-18 | 长江存储科技有限责任公司 | 一种半导体器件的刻蚀方法以及三维存储器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112466888A (zh) * | 2020-11-18 | 2021-03-09 | 长江存储科技有限责任公司 | 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法 |
| CN112466888B (zh) * | 2020-11-18 | 2024-05-14 | 长江存储科技有限责任公司 | 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法 |
| CN112466889A (zh) * | 2020-11-26 | 2021-03-09 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11101276B2 (en) | Word line contact structure for three-dimensional memory devices and fabrication methods thereof | |
| US10672780B1 (en) | Three-dimensional memory device having dual configuration support pillar structures and methods for making the same | |
| US20230369215A1 (en) | Semiconductor memory device | |
| WO2016064513A1 (en) | Bottom recess process for an outer blocking dielectric layer inside a memory opening | |
| KR20170030357A (ko) | 반도체 소자 및 이의 제조 방법 | |
| US20070281461A1 (en) | Semiconductor device having a contact structure with a contact spacer and method of fabricating the same | |
| TW201735269A (zh) | 半導體記憶裝置及其製造方法 | |
| US8846485B2 (en) | Method for fabricating bottom electrode of capacitors of DRAM | |
| CN109904165B (zh) | 三维存储器的制造方法及三维存储器 | |
| US20200328226A1 (en) | Vertical semiconductor device and method for fabricating the vertical semiconductor device | |
| CN111370419A (zh) | 一种半导体器件及其制作方法 | |
| US20120125879A1 (en) | Method for fabricating capacitor | |
| US10529726B2 (en) | Method of manufacturing memory structure | |
| CN111430357B (zh) | 三维存储器的形成方法 | |
| CN111540749B (zh) | 三维存储器及其形成方法 | |
| US10312253B2 (en) | Three-dimensional memory device and method of forming the same | |
| US11398392B2 (en) | Integrated circuit device and method of manufacturing the same | |
| US10825722B1 (en) | Method of manufacturing a semiconductor structure | |
| US20100127317A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN112310105B (zh) | 半导体器件的制作方法及半导体器件 | |
| CN112349729A (zh) | 垂直半导体器件 | |
| US20200185495A1 (en) | Semiconductor devices and methods for forming same | |
| EP3958293B1 (en) | Method for preparing a hole in a semiconductor device | |
| US11638377B2 (en) | Self-aligned select gate cut for 3D NAND | |
| US20230088149A1 (en) | Method of forming three-dimensional memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200703 |
|
| RJ01 | Rejection of invention patent application after publication |