KR20150085666A - 터널링 전계 효과 트랜지스터 - Google Patents
터널링 전계 효과 트랜지스터 Download PDFInfo
- Publication number
- KR20150085666A KR20150085666A KR1020140005601A KR20140005601A KR20150085666A KR 20150085666 A KR20150085666 A KR 20150085666A KR 1020140005601 A KR1020140005601 A KR 1020140005601A KR 20140005601 A KR20140005601 A KR 20140005601A KR 20150085666 A KR20150085666 A KR 20150085666A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- channel region
- channel
- drain
- source
- Prior art date
Links
- 230000005641 tunneling Effects 0.000 title abstract description 68
- 230000005669 field effect Effects 0.000 title abstract description 52
- 239000004065 semiconductor Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 22
- 230000007423 decrease Effects 0.000 claims description 14
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 13
- 229910005898 GeSn Inorganic materials 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 229910005542 GaSb Inorganic materials 0.000 claims description 6
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 6
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- -1 InGaSb Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 description 18
- 239000012535 impurity Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7311—Tunnel transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7376—Resonant tunnelling transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
터널링 전계 효과 트랜지스터가 제공된다. 소스 영역, 드레인 영역, 및 상기 소스 영역과 상기 드레인 영역 사이의 채널 영역이 제공된다. 상기 채널 영역은 상기 소스 영역에 인접하는 제 1 영역 및 상기 드레인 영역에 인접하는 제 2 영역을 포함하고, 상기 제 1 영역의 밴드갭은 상기 제 2 영역의 밴드갭보다 작고, 상기 제 1 영역은 직접 밴드갭을 가질 수 있다.
Description
본 발명은 반도체 소자에 관한 것으로, 보다 상세히는 터널링 전계 효과 트랜지스터에 관한 것이다.
소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 반도체 소자는 전자 산업에서 중요한 요소로 각광 받고 있다. 반도체 소자들은 논리 데이터를 저장하는 반도체 기억 소자, 논리 데이터를 연산 처리하는 반도체 논리 소자, 및 기억 요소와 논리 요소를 포함하는 하이브리드(hybrid) 반도체 소자 등으로 구분될 수 있다. 전자 산업이 고도로 발전함에 따라, 반도체 소자의 특성들에 대한 요구가 점점 증가되고 있다. 예컨대, 반도체 소자에 대한 고 신뢰성, 고속화 및/또는 다기능화 등에 대하여 요구가 점점 증가되고 있다. 이러한 요구 특성들을 충족시키기 위하여 반도체 소자 내 구조들은 점점 복잡해지고 있으며, 또한, 반도체 소자는 점점 고집적화 되고 있다.
본 발명이 해결하고자 하는 과제는 높은 온-전류 및 낮은 오프-전류를 갖는 터널링 전계 효과 트랜지스터를 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 터널링 전계 효과 트랜지스터는 소스 영역, 드레인 영역, 및 상기 소스 영역과 상기 드레인 영역 사이의 채널 영역을 포함하고, 상기 채널 영역은 상기 소스 영역에 인접하는 제 1 영역 및 상기 드레인 영역에 인접하는 제 2 영역을 포함하고, 상기 제 1 영역의 밴드갭은 상기 제 2 영역의 밴드갭보다 작고, 상기 제 1 영역은 직접 밴드갭을 가질 수 있다.
상기 채널 영역의 밴드갭은 상기 제 2 영역으로부터 상기 제 1 영역으로 갈수록 연속적으로 감소할 수 있다.
상기 채널 영역의 밴드갭은 상기 제 2 영역으로부터 상기 제 1 영역으로 갈수록 계단식으로 감소할 수 있다.
상기 소스 영역, 상기 드레인 영역, 및 상기 채널 영역은 3-5족 반도체 물질을 포함할 수 있다.
상기 제 2 영역은 직접 밴드갭을 가질 수 있다.
상기 채널 영역은 InGaAs, InGaSb, GaSb, InAs, 및 GaAsSb 중 적어도 하나를 포함할 수 있다.
상기 채널 영역은 InGaAs를 포함하고, 상기 채널 영역의 Ga 농도는 상기 제 2 영역으로부터 상기 제 1 영역으로 갈수록 감소할 수 있다.
상기 채널 영역은 InGaSb를 포함하고, 상기 채널 영역의 In 농도는 상기 제 2 영역으로부터 상기 제 1 영역으로 갈수록 증가할 수 있다.
상기 소스 영역, 상기 드레인 영역, 및 상기 채널 영역은 4족 반도체 물질을 포함할 수 있다.
상기 제 2 영역은 간접 밴드갭을 가질 수 있다.
상기 채널 영역은 GeSn, SiGe, Ge, Si, 및 GePb중 적어도 하나를 포함할 수 있다.
상기 채널 영역은 GeSn 또는 SiGeSn을 포함하고, 상기 제 1 영역의 Sn 농도는 상기 제 2 영역의 Sn 농도보다 높을 수 있다.
상기 제 1 영역의 Sn 농도는 약 11 atm% 이상일 수 있다.
상기 소스 영역, 상기 드레인 영역, 및 상기 채널 영역은 기판 상에 제공되고, 상기 소스 영역과 상기 드레인 영역은 상기 기판의 상면과 실질적으로 수직한 방향으로 이격될 수 있다.
상기 채널 영역의 측벽 상에 차례로 제공되는 게이트 절연막 및 게이트 전극을 더 포함할 수 있다.
평면적 관점에서 상기 채널 영역의 양측에 배치된 소자 분리막을 더 포함하고, 상기 게이트 절연막 및 상기 게이트 전극은 상기 소자 분리막의 상면과 접할 수 있다.
상기 게이트 절연막은 실리콘 산화막보다 유전 상수가 큰 고유전 물질을 포함할 수 있다.
상기 게이트 전극은 금속 물질을 포함할 수 있다.
기판 상에 차례로 적층된 드레인 영역, 채널 영역, 및 소스 영역을 포함하고, 상기 채널 영역의 밴드갭은 상기 드레인 영역으로부터 상기 소스 영역으로 갈수록 감소하고, 상기 소스 영역과 인접한 상기 채널 영역의 일부는 직접 밴드갭을 갖고, 상기 드레인 영역과 인접한 상기 채널 영역의 일부는 간접 밴드갭을 가질 수 있다.
상기 채널 영역은 GeSn을 포함하고, 상기 소스 영역과 인접한 상기 채널 영역의 Sn 농도는 상기 드레인 영역과 인접한 상기 채널 영역의 Sn 농도보다 높을 수 있다.
상기 소스 영역과 인접한 상기 채널 영역의 Sn 농도는 약 11 atm% 이상일 수 있다.
상기 채널 영역의 밴드갭은 상기 드레인 영역으로부터 상기 소스 영역으로 갈수록 연속적으로 감소할 수 있다.
기판 상에 차례로 적층된 드레인 영역, 채널 영역, 및 소스 영역을 포함하고, 상기 채널 영역의 밴드갭은 상기 드레인 영역으로부터 상기 소스 영역으로 갈수록 감소하고, 상기 채널 영역은 3-5족 반도체 물질을 포함할 수 있다.
상기 채널 영역은 InGaAs, InGaSb, GaSb, InAs, 및 GaAsSb 중 적어도 하나를 포함할 수 있다.
상기 채널 영역은 InGaAs를 포함하고, 상기 채널 영역의 Ga 농도는 상기 드레인 영역에 인접한 부분으로부터 상기 소스 영역에 인접한 부분으로 갈수록 감소할 수 있다.
상기 채널 영역은 InGaSb를 포함하고, 상기 채널 영역의 In 농도는 상기 드레인 영역에 인접한 부분으로부터 상기 소스 영역에 인접한 부분으로 갈수록 증가할 수 있다.
본 발명의 실시예들에 따르면, 비대칭 적인 채널 영역의 밴드갭에 의하여 높은 온-전류 및 낮은 오프-전류를 갖는 터널링 전계 효과 트랜지스터를 달성할 수 있다. 또한, 소스 영역에 인접한 채널 영역의 직접 밴드갭에 의하여 보다 높은 온-전류 및 낮은 오프-전류를 달성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터의 개념도이다.
도 2a 및 도 2b는 도 1의 터널링 전계 효과 트랜지스터가 n형 터널링 전계 효과 트랜지스터인 경우의 에너지 밴드 다이어그램들이다.
도 3a 및 도 3b는 도 1의 터널링 전계 효과 트랜지스터가 p형 터널링 전계 효과 트랜지스터인 경우의 에너지 밴드 다이어그램들이다.
도 4는 본 발명의 일 실시예에 따른 수직형 터널링 전계 효과 트랜지스터의 단면도이다.
도 5 내지 도 9는 본 발명의 일 실시예에 따른 수직형 터널링 전계 효과 트랜지스터의 제조 방법을 설명하기 위한 단면도들이다.
도 10은 본 발명의 다른 실시예에 따른 수평형 터널링 전계 효과 트랜지스터의 단면도이다.
도 11a, 도 11b, 및 도 11c는 통상의 n 채널 터널링 전계 효과 트랜지스터의 에너지 밴드 다이어그램들이다.
도 12는 본 발명의 실시예들에 따른 반도체 소자를 포함하는 전자 시스템의 블록도이다.
도 13는 상기 전자 시스템(도 12의 1100)이 모바일 폰(800)에 적용되는 예를 도시한다.
도 2a 및 도 2b는 도 1의 터널링 전계 효과 트랜지스터가 n형 터널링 전계 효과 트랜지스터인 경우의 에너지 밴드 다이어그램들이다.
도 3a 및 도 3b는 도 1의 터널링 전계 효과 트랜지스터가 p형 터널링 전계 효과 트랜지스터인 경우의 에너지 밴드 다이어그램들이다.
도 4는 본 발명의 일 실시예에 따른 수직형 터널링 전계 효과 트랜지스터의 단면도이다.
도 5 내지 도 9는 본 발명의 일 실시예에 따른 수직형 터널링 전계 효과 트랜지스터의 제조 방법을 설명하기 위한 단면도들이다.
도 10은 본 발명의 다른 실시예에 따른 수평형 터널링 전계 효과 트랜지스터의 단면도이다.
도 11a, 도 11b, 및 도 11c는 통상의 n 채널 터널링 전계 효과 트랜지스터의 에너지 밴드 다이어그램들이다.
도 12는 본 발명의 실시예들에 따른 반도체 소자를 포함하는 전자 시스템의 블록도이다.
도 13는 상기 전자 시스템(도 12의 1100)이 모바일 폰(800)에 적용되는 예를 도시한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서, 도전성막, 반도체막, 또는 절연성막 등의 어떤 물질막이 다른 물질막 또는 기판"상"에 있다고 언급되는 경우에, 그 어떤 물질막은 다른 물질막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 물질막이 개재될 수도 있다는 것을 의미한다. 또 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 물질막 또는 공정 단계를 기술하기 위해서 사용되었지만, 이는 단지 어느 특정 물질막 또는 공정 단계를 다른 물질막 또는 다른 공정 단계와 구별시키기 위해서 사용되었을 뿐이며, 이 같은 용어들에 의해서 한정되어서는 안된다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터의 개념도이다. 도 2a 및 도 2b는 도 1의 터널링 전계 효과 트랜지스터가 n형 터널링 전계 효과 트랜지스터인 경우의 에너지 밴드 다이어그램들이다. 도 3a 및 도 3b는 도 1의 터널링 전계 효과 트랜지스터가 p형 터널링 전계 효과 트랜지스터인 경우의 에너지 밴드 다이어그램들이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터는 소스 영역(10), 드레인 영역(20), 상기 소스 영역(10)과 상기 드레인 영역(20) 사이의 채널 영역(30)을 포함할 수 있다. 상기 채널 영역(30) 상에 게이트 전극(50)이 배치될 수 있고, 상기 게이트 전극(50)과 상기 채널 영역(30) 사이에 게이트 절연막(40)이 배치될 수 있다. 상기 소스 영역(10)과 상기 드레인 영역(20)은 서로 다른 도전형을 가질 수 있다. 일 예로, n형 터널링 전계 효과 트랜지스터의 경우, 상기 소스 영역(10)은 p형 불순물 영역일 수 있고, 상기 드레인 영역(20)은 n형 불순물 영역일 수 있다. 다른 실시예에서, p형 터널링 전계 효과 트랜지스터의 경우, 상기 소스 영역(10)은 n형 불순물 영역일 수 있고, 상기 드레인 영역(20)은 p형 불순물 영역일 수 있다. 상기 채널 영역(30)은 진성 영역(intrinsic region)일 수 있으나, 이와는 달리 상기 소스 영역(10) 및 상기 드레인 영역(20)보다 약하게 도핑된(lightly doped) p형 불순물 영역 또는 n형 불순물 영역일 수 있다.
도 11a, 도 11b, 및 도 11c는 통상의 n 채널 터널링 전계 효과 트랜지스터의 에너지 밴드 다이어그램들이다. 터널링 전계 효과 트랜지스터는 통상의 MOSFET과는 달리 열전자 방출(thermionic emission)이 아닌 밴드간 터널링(band to band tunneling)에 의하여 캐리어의 흐름을 제어하는 소자이다. 즉, 게이트 전극에 양전압이 인가되는 경우, 도 11a의 오프-상태로부터 도 11b의 온-상태로 변화될 수 있다. 도 11b에 도시된 바와 같이, 캐리어는 소스 쪽 터널링(source-side tunneling)을 통하여 드레인으로 이동할 수 있다. 이와 같은 터널링 전계 효과 트랜지스터는 통상의 MOSFET과는 달리 상온에서 낮은 문턱 전압 이하 기울기(sub-threshold swing)를 가질 수 있고 구동 전압의 미세 변화가 출력 전류의 큰 변화로 이어질 수 있다. 그러나, 채널 영역의 밴드갭(Eg0)이 일정한 통상의 터널링 전계 효과 트랜지스터는 도 11c에 도시된 바와 같이, 게이트 전극에 음전압이 인가되는 경우 드레인 쪽 터널링(drain-side tunneling)이 발생하는 양극성 상태(ambipolar state)가 될 수 있고, 이에 따라 상대적으로 낮은 온-전류(on-current) 및 높은 오프-전류(off-current)를 나타낼 수 있다.
본 발명의 일 실시예에 따르면, 상기 채널 영역(30)의 밴드갭은 소스에 인접한 영역과 드레인에 인접한 영역이 서로 다를 수 있다. 즉, 상기 채널 영역(30)의 밴드갭은 상기 드레인 영역(20)으로부터 상기 소스 영역(10)으로 갈수록 감소할 수 있다. 일 예로, 상기 채널 영역(30)은 상기 소스 영역(10)에 인접한 제 1 영역(R1) 및 상기 드레인 영역(20)에 인접한 제 2 영역(R2)을 포함할 수 있고, 상기 제 1 영역(R1)의 밴드갭은 상기 제 2 영역(R2)의 밴드갭보다 작을 수 있다.
일 예로, 도 2a 및 도 2b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터가 n형 터널링 전계 효과 트랜지스터인 경우, 상기 소스 영역(10)에 인접한 상기 채널 영역(30)의 밴드갭(Eg1)은 상기 드레인 영역(20)에 인접한 상기 채널 영역(30)의 밴드갭(Eg2)보다 작을 수 있다. 다른 실시에에 있어서, 도 3a 및 도 3b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터가 p형 터널링 전계 효과 트랜지스인 경우, 상기 소스 영역(10)에 인접한 상기 채널 영역(30)의 밴드갭(Eg3)은 상기 드레인 영역(20)에 인접한 상기 채널 영역(30)의 밴드갭(Eg4)보다 작을 수 있다.
그에 따라, 상대적으로 작은 소스 영역쪽의 밴드갭(Eg1, Eg3)에 의하여 소스 쪽의 터널링 배리어가 낮아지고 높은 온-전류(on-current)를 달성할 수 있다. 또한, 상대적으로 큰 드레인 영역쪽의 밴드갭(Eg2, Eg4)에 의하여 드레인 쪽의 터널링 배리어가 높아지고 그에 따라 상술한 양극성 상태(ambipolar state), 즉, 드레인쪽 터널링이 방지되어 낮은 오프-전류(off-current)를 달성할 수 있다. 이와 같은 비대칭적인 밴드갭은 반도체 물질의 조성 또는 응력에 의하여 조절될 수 있다.
본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터는 상기 소스 영역(10)에 인접한 채널 영역(30), 즉, 상기 제 1 영역(R1)이 직접 밴드갭(direct band gap)을 가질 수 있다. 터널링이 발생하는 상기 소스 영역(10) 쪽의 반도체 물질이 직접 밴드갭을 갖는 경우, 밴드간 터널링(band-to-band tunneling)의 확률이 현저히 증가되며 그에 따라 온-전류를 높일 수 있다.
일 예로, 상기 드레인 영역(20)은 Ge 또는 SiGe를 포함하고, 상기 소스 영역(140)은 GeSn을 포함하고, 상기 채널 영역(130)은 GeSn 또는 SiGeSn을 포함하되, 상기 Sn의 농도는 상기 드레인 영역(20)으로부터 상기 소스 영역(10)으로 갈수록 증가될 수 있다. 즉, 상기 제 2 영역(R2)의 Sn농도는 상기 제 1 영역(R1)의 Sn농도에 비하여 낮을 수 있다. 일 예로, 상기 제 2 영역(R2)의 Sn 농도는 약 1atm% 이하일 수 있고, 상기 제 1 영역(R1)의 Sn 농도는 약 11atm%이상일 수 있다. 상기 Sn 농도는 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 연속적으로 증가되거나, 계단식으로 증가될 수 있다. 상기 제 1 영역(R1)은 높은 Sn 농도에 기인하여 상대적으로 작은 밴드갭을 가질 수 있고, 상기 제 2 영역(R2)은 낮은 Sn 농도에 기인하여 상대적으로 큰 밴드갭을 가질 수 있다. 상기 Sn 농도가 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 연속적으로 증가되는 경우, 상기 채널 영역(30)의 밴드갭은 상기 Sn 농도를 따라 연속적으로 증가될 수 있고, 상기 Sn 농도가 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 계단식으로 증가되는 경우, 상기 채널 영역(30)의 밴드갭은 상기 Sn 농도를 따라 계단식으로 증가될 수 있다. 일 예로, 상기 Sn농도가 다른 복수의 채널 층들이 제공될 수 있고 그에 따라 상기 채널 영역(30)의 밴드갭은 계단식으로 증가될 수 있다.
본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터가 4족 반도체 물질로 구성된 경우, 상기 제 1 영역(R1)은 직접 밴드갭을 가지고, 상기 제 2 영역(R2)은 간접 밴드갭을 가질 수 있다. 상기 제 1 영역(R1)의 Sn 농도가 약 11atm% 이상인 경우, 상기 제 1 영역(R1)의 밴드갭은 4족 반도체임에도 불구하고 직접 밴드갭을 가질 수 있다. 이와는 달리 Sn 농도가 상대적으로 낮은 상기 제 2 영역(R2)은 간접 밴드갭을 가질 수 있다. 이와 같은 밴드갭의 차이는 본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터의 온-전류를 증가시키고, 오프-전류를 감소시킬 수 있다. 즉, 제 1 영역(R1)의 경우, 상대적으로 밴드간 터널링 확률이 높은 직접 밴드갭을 가지므로 온-전류를 증가시킬 수 있고, 상기 제 2 영역(R2)의 경우, 상대적으로 밴드간 터널링 확률이 낮은 간접 밴드갭을 가지므로 오프-전류를 감소시킬 수 있다.
일 예로, 상기 드레인 영역(20)은 InGaAs을 포함하고, 상기 소스 영역(10)은 InAs을 포함하고, 상기 채널 영역(30)은 InGaAs을 포함하되, 상기 채널 영역(30)의 Ga농도는 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 감소될 수 있다. 상기 Ga 농도의 감소에 따라 상기 채널 영역(30)의 밴드갭이 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 연속적으로 또는 계단식으로 감소될 수 있다. 다른 실시예에서, 상기 드레인 영역(20)은 GaSb를 포함하고, 상기 소스 영역(10)은 InGaSb를 포함하고, 상기 채널 영역(30)은 InGaSb를 포함하되, 상기 채널 영역(30)의 In 농도는 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 증가될 수 있다. 상기 In 농도의 증가에 따라 상기 채널 영역(30)의 밴드갭이 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 연속적으로 또는 계단식으로 감소될 수 있다.
도 4는 본 발명의 일 실시예에 따른 수직형 터널링 전계 효과 트랜지스터의 단면도이다.
도 4를 참조하여, 본 실시예에 따른 터널링 전계 효과 트랜지스터는 기판(100) 상에 차례로 적층된 드레인 영역(112), 채널 영역(130), 및 소스 영역(140)을 포함할 수 있다. 상기 드레인 영역(112)과 상기 소스 영역(140)은 상기 기판(100)의 상면에 실질적으로 수직한 방향으로 이격될 수 있다. 상기 기판(100)은 실리콘 기판 또는 실리콘을 포함하는 기판일 수 있다. 상기 드레인 영역(112)은 상기 기판(100)으로부터 상부로 연장되는 돌출부와 상기 돌출부 양 옆의 리세스 영역을 포함할 수 있다. 상기 리세스 영역 내에 소자 분리막(101)이 제공될 수 있다. 상기 소자 분리막(101)은 실리콘 산화막을 포함할 수 있다.
상기 채널 영역(130)의 측벽 상에 차례로 게이트 절연막(121) 및 게이트 전극(125)이 제공될 수 있다. 상기 게이트 절연막(121) 및 상기 게이트 전극(125)의 하면은 상기 소자 분리막(101)과 접할 수 있다. 상기 게이트 절연막(121)은 실리콘 산화막보다 유전 상수가 큰 고유전 물질을 포함할 수 있다. 일 예로 상기 게이트 절연막(121)은 HfO2, ZrO2 또는 Ta2O5을 포함할 수 있다. 상기 게이트 전극(125)은 TiN, TaN, 또는 WN와 같은 도전성 금속 질화물 및/또는 Ti, Ta, 또는 W와 같은 금속층을 포함할 수 있다.
상기 드레인 영역(112)과 상기 소스 영역(140)은 서로 다른 도전형을 가질 수 있다. 일 예로, n형 터널링 전계 효과 트랜지스터의 경우, 상기 드레인 영역(112)은 n형 불순물 영역일 수 있고, 상기 소스 영역(140)은 p형 불순물 영역일 수 있다. 다른 실시예에서, p형 터널링 전계 효과 트랜지스터의 경우, 상기 드레인 영역(112)은 p형 불순물 영역일 수 있고, 상기 소스 영역(140)은 n형 불순물 영역일 수 있다. 상기 채널 영역(130)은 진성 영역(intrinsic region)일 수 있으나, 이와는 달리 상기 드레인 영역(112) 및 상기 소스 영역(140)보다 약하게 도핑된(lightly doped) p형 불순물 영역 또는 n형 불순물 영역일 수 있다.
상기 드레인 영역(112), 상기 소스 영역(140) 및 상기 채널 영역(130)은 각각 3-5족 반도체 물질을 포함할 수 있다. 일 예로, 드레인 영역(112), 상기 소스 영역(140) 및 상기 채널 영역(130)은 InGaAs, InGaSb, GaSb, InAs, 및 GaAsSb 중 적어도 하나를 포함할 수 있다. 다른 실시예에 있어서, 상기 드레인 영역(112), 상기 소스 영역(140) 및 상기 채널 영역(130)은 각각 4족 반도체 물질을 포함할 수 있다. 일 예로, 상기 드레인 영역(112), 상기 소스 영역(140) 및 상기 채널 영역(130)은 GeSn, SiGe, Ge, Si, 및 GePb 중 적어도 하나를 포함할 수 있다. 이하, 상기 드레인 영역(112), 상기 소스 영역(140) 및 상기 채널 영역(130)의 물질에 따라 본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터가 보다 상세히 설명된다.
본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터가 4족 반도체 물질로 구성된 경우, 상기 소스 영역(140)에 인접한 상기 채널 영역(130)의 일부는 직접 밴드갭을 가지고, 상기 드레인 영역(112)에 인접한 상기 채널 영역(130)의 일부는 간접 밴드갭을 가질 수 있다. 또한, 상기 소스 영역(140)에 인접한 상기 채널 영역(130)의 밴드갭은 상기 드레인 영역(112)에 인접한 상기 채널 영역(130)의 밴드갭보다 작을 수 있다.
일 예로, 상기 드레인 영역(112)은 Ge 또는 SiGe를 포함하고, 상기 소스 영역(140)은 GeSn을 포함하고, 상기 채널 영역(130)은 GeSn 또는 SiGeSn을 포함하되, 상기 Sn의 농도는 상기 드레인 영역(112)으로부터 상기 소스 영역(140)으로 갈수록 증가될 수 있다. 즉, 상기 채널 영역(130)이 상기 드레인 영역(112)에 인접한 제 2 영역(R2) 및 상기 소스 영역(140)에 인접한 제 1 영역(R1)을 포함하는 경우, 상기 제 2 영역(R2)의 Sn농도는 상기 제 1 영역(R1)의 Sn농도에 비하여 낮을 수 있다. 일 예로, 상기 제 2 영역(R2)의 Sn 농도는 약 1atm% 이하일 수 있고, 상기 제 1 영역(R1)의 Sn 농도는 약 11atm%이상일 수 있다. 상기 Sn 농도는 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 연속적으로 증가되거나, 계단식으로 증가될 수 있다. 상기 제 1 영역(R1)은 높은 Sn 농도에 기인하여 상대적으로 작은 밴드갭을 가질 수 있고, 상기 제 2 영역(R2)은 낮은 Sn 농도에 기인하여 상대적으로 큰 밴드갭을 가질 수 있다. 상기 Sn 농도가 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 연속적으로 증가되는 경우, 상기 채널 영역(130)의 밴드갭은 상기 Sn 농도를 따라 연속적으로 증가될 수 있고, 상기 Sn 농도가 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 계단식으로 증가되는 경우, 상기 채널 영역(130)의 밴드갭은 상기 Sn 농도를 따라 계단식으로 증가될 수 있다. 일 예로, 상기 Sn농도가 다른 복수의 채널 층들이 제공될 수 있고 그에 따라 상기 채널 영역(130)의 밴드갭은 계단식으로 증가될 수 있다.
이와 같은, 비대칭적인 밴드갭은 상기 제 1 영역(R1)의 터널링 배리어를 낮추어 온-전류를 증가시키고, 상기 제 2 영역(R2)의 터널링 배리어를 높여 오프-전류를 감소시킬 수 있다.
상기 제 1 영역(R1)의 Sn 농도가 약 11atm% 이상인 경우, 상기 제 1 영역(R1)의 밴드갭은 4족 반도체임에도 불구하고 직접 밴드갭을 가질 수 있다. 이와는 달리 Sn 농도가 상대적으로 낮은 상기 제 2 영역(R2)은 간접 밴드갭을 가질 수 있다. 이와 같은 밴드갭의 차이는 본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터의 온-전류를 증가시키고, 오프-전류를 감소시킬 수 있다. 즉, 제 1 영역(R1)의 경우, 상대적으로 밴드간 터널링 확률이 높은 직접 밴드갭을 가지므로 온-전류를 증가시킬 수 있고, 상기 제 2 영역(R2)의 경우, 상대적으로 밴드간 터널링 확률이 낮은 간접 밴드갭을 가지므로 오프-전류를 감소시킬 수 있다.
본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터가 3-5족 반도체 물질로 구성된 경우, 상기 소스 영역(140)에 인접한 상기 채널 영역(130)의 밴드갭은 상기 드레인 영역(112)에 인접한 상기 채널 영역(130)의 밴드갭보다 작을 수 있다. 일 예로, 상기 드레인 영역(112)은 InGaAs을 포함하고, 상기 소스 영역(140)은 InAs을 포함하고, 상기 채널 영역(130)은 InGaAs을 포함하되, 상기 채널 영역(130)의 Ga농도는 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 감소될 수 있다. 상기 Ga 농도의 감소에 따라 상기 채널 영역(130)의 밴드갭이 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 연속적으로 또는 계단식으로 감소될 수 있다. 다른 실시예에서, 상기 드레인 영역(112)은 GaSb를 포함하고, 상기 소스 영역(140)은 InGaSb를 포함하고, 상기 채널 영역(130)은 InGaSb를 포함하되, 상기 채널 영역(130)의 In 농도는 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 증가될 수 있다. 상기 In 농도의 증가에 따라 상기 채널 영역(130)의 밴드갭이 상기 제 2 영역(R2)으로부터 상기 제 1 영역(R1)으로 갈수록 연속적으로 또는 계단식으로 감소될 수 있다.
이와 같은, 비대칭적인 밴드갭은 상기 제 1 영역(R1)의 터널링 배리어를 낮추어 온-전류를 증가시키고, 상기 제 2 영역(R2)의 터널링 배리어를 높여 오프-전류를 감소시킬 수 있다.
도 5 내지 도 9는 본 발명의 일 실시예에 따른 수직형 터널링 전계 효과 트랜지스터의 제조 방법을 설명하기 위한 단면도들이다.
도 5를 참조하여, 기판(100) 상에 제 1 반도체층(110)이 형성될 수 있다. 상기 기판(100)은 실리콘 기판 또는 실리콘을 포함하는 기판일 수 있다. 상기 제 1 반도체층(110)은 상기 기판(100) 상에 에피택시얼 성장 공정을 수행하여 형성될 수 있다. 일 예로, 상기 에피택시얼 성장 공정은 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정 또는 분자 빔 에피택시(Molecular Beam Epitaxy: MBE) 공정 일 수 있다. 본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터가 n형 터널링 전계 효과 트랜지스터인 경우, 상기 제 1 반도체층(110)은 n형 도펀트로 도핑될 수 있다. 본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터가 p형 터널링 전계 효과 트랜지스터인 경우, 상기 제 1 반도체층(110)은 p형 도펀트로 도핑될 수 있다. 일 예로, 상기 제 1 반도체층(110)은 인-시츄(in-situ)로 도핑되거나 증착 공정 이후 별개의 이온 주입 공정에 의하여 도핑될 수 있다. 일 예로, 상기 제 1 반도체층(110)의 도펀트 농도는 약 1*1019 atm/cm3 내지 약 1*1021 atm/cm3 일 수 있다. 상기 제 1 반도체층(110)은 도 4를 참조하여 설명된 드레인 영역(112)의 물질과 동일한 물질을 포함할 수 있다.
도 6을 참조하여, 상기 제 1 반도체층(110)이 패터닝되어 리세스 영역이 형성된 후, 상기 리세스 영역을 채우는 소자 분리막(101)이 형성될 수 있다. 그 결과 제 1 반도체 패턴(111)이 형성될 수 있다. 상기 제 1 반도체층(110)의 패터닝은 상기 제 1 반도체층(110) 상에 마스크 패턴을 형성한 후 이를 이용한 건식 식각 공정을 포함할 수 있다. 상기 소자 분리막(101)은 실리콘 산화물로 형성될 수 있다. 상기 소자 분리막(101)은 화학 기상 증착으로 형성될 수 있다. 상기 소자 분리막(101)은 상기 제 1 반도체 패턴(111)의 최상면보다 낮은 상면을 갖도록 리세스 될 수 있다.
도 7을 참조하여, 상기 제 1 반도체 패턴(111)의 측벽 상에 차례로 게이트 절연막(121) 및 게이트 전극(125)이 형성될 수 있다. 상기 게이트 절연막(121) 및 상기 게이트 전극(125)은 상기 제 1 반도체 패턴(111)의 상면을 노출할 수 있다. 상기 게이트 절연막(121)은 실리콘 산화막보다 유전 상수가 큰 고유전 물질을 포함하는 물질로 형성될 수 있다. 일 예로 상기 게이트 절연막(121)은 HfO2, ZrO2 또는 Ta2O5을 포함할 수 있다. 상기 게이트 전극(125)은 TiN, TaN, 또는 WN와 같은 도전성 금속 질화물 및/또는 Ti, Ta, 또는 W와 같은 금속층을 포함할 수 있다. 상기 게이트 절연막(121)은 상기 제 1 반도체 패턴(111)을 덮는 절연막을 형성한 후, 건식 식각 공정을 수행하여 형성될 수 있다. 상기 게이트 전극(125)은 상기 게이트 절연막(121)이 형성된 결과물 상에 도전막을 형성한 후, 건식 식각 공정을 수행하여 형성될 수 있다. 다른 실시예에서, 상기 게이트 절연막(121) 및 상기 게이트 전극(125)은 상기 제 1 반도체 패턴(111)을 덮는 절연막 및 도전막을 차례로 형성한 후, 평탄화 공정 및 패터닝 공정을 수행하여 형성될 수 있다.
도 8을 참조하여, 상기 제 1 반도체 패턴(111)의 상부가 선택적으로 제거되어 드레인 영역(112)이 형성될 수 있다. 상기 드레인 영역(112)의 상면은 도시된 바와 같이 상기 소자 분리막(101)의 상면과 동일 레벨일 수 있으나 이에 한정되지 않는다. 상기 선택적 제거 공정의 결과, 상기 드레인 영역(112)의 상면 및 상기 게이트 절연막(121)의 측벽에 의하여 정의된 리세스 영역(RS)이 형성될 수 있다.
도 9를 참조하여, 상기 리세스 영역(RS)을 채우는 채널 영역(130)이 형성될 수 있다. 상기 채널 영역(130)은 상기 리세스 영역(RS)에 의하여 노출된 상기 드레인 영역(112)의 상면을 씨드로 하는 에피택시얼 공정에 의하여 형성될 수 있다. 상기 채널 영역(130)은 진성 반도체 영역일 수 있다. 다른 실시예에 있어서, 상기 채널 영역(130)은 상기 드레인 영역(112)보다 약하게 도핑된 p형 불순물 영역 또는 n형 불순물 영역일 수 있다.
상기 채널 영역(130)의 상부 및 하부는 서로 다른 조성을 가질 수 있다. 일 예로, 상기 채널 영역(130)이 InGaAs를 포함하는 경우, 상기 채널 영역(130) 하부의 Ga 농도는 상부의 Ga 농도보다 클 수 있다. 다른 실시예에서, 상기 채널 영역(130)이 InGaSb를 포함하는 경우, 상기 채널 영역(130) 하부의 In 농도는 상부의 In 농도보다 작을 수 있다. 또 다른 실시예에서, 상기 채널 영역(130)이 GeSn 또는 SiGeSn을 포함하는 경우, 상기 채널 영역(130) 상부의 Sn 농도는 하부의 Sn 농도보다 클 수 있다. 일 예로, 상기 채널 영역(130) 상부의 Sn 농도는 약11atm% 이상일 수 있다. 상기 채널 영역(130) 상부 및 하부의 서로 다른 조성은 에피택시얼 공정의 소스량을 조절하여 달성될 수 있다.
도 4를 다시 참조하여, 상기 채널 영역(130) 상에 소스 영역(140)이 형성될 수 있다. 상기 소스 영역(140)은 상기 채널 영역(130)의 상면을 씨드로 하는 에피택시얼 공정에 의하여 형성될 수 있다. 본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터가 n형 터널링 전계 효과 트랜지스터인 경우, 상기 소스 영역(140)은 p형 도펀트로 도핑될 수 있다. 본 발명의 일 실시예에 따른 터널링 전계 효과 트랜지스터가 p형 터널링 전계 효과 트랜지스터인 경우, 상기 소스 영역(140)은 n형 도펀트로 도핑될 수 있다. 일 예로, 상기 소스 영역(140)은 인-시츄(in-situ)로 도핑되거나 증착 공정 이후 별개의 이온 주입 공정에 의하여 도핑될 수 있다. 일 예로, 상기 소스 영역(140)의 도펀트 농도는 약 1*1019 atm/cm3 내지 약 1*1021 atm/cm3 일 수 있다.
도 10은 본 발명의 다른 실시예에 따른 수평형 터널링 전계 효과 트랜지스터의 단면도이다. 설명의 간소화를 위하여 중복된 구성에 대한 설명은 생략될 수 있다.
기판(200) 상에 드레인 영역(212), 채널 영역(230), 및 소스 영역(240)이 제공될 수 있다. 상기 채널 영역(230)은 상기 드레인 영역(212)과 상기 소스 영역(240) 사이에 제공될 수 있다. 상기 드레인 영역(212), 상기 채널 영역(230), 및 상기 소스 영역(240)은 상기 기판(100) 상의 실질적으로 동일 레벨에 배치될 수 있다. 상기 드레인 영역(212), 상기 채널 영역(230) 및 상기 소스 영역(240)은 각각 도 4를 참조하여 설명된 드레인 영역(112), 채널 영역(130), 및 소스 영역(140)의 물질에 상응하는 물질, 도전형 및 특성을 가질 수 있다. 상기 드레인 영역(212), 상기 채널 영역(230), 및 상기 소스 영역(240)은 별개의 에피택시얼 공정 및 제거 공정에 의하여 형성될 수 있다.
상기 채널 영역(230) 상에 차례로 게이트 절연막(221) 및 게이트 전극(225)이 배치될 수 있다. 상기 게이트 전극(225)의 측벽 상에 스페이서(252)가 제공되고, 상기 게이트 전극(225)의 상면 상에 캐핑층(251)이 제공될 수 있다.
도 12는 본 발명의 실시예들에 따른 반도체 소자를 포함하는 전자 시스템의 블록도이다.
도 12를 참조하면, 본 발명의 실시예에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 상기 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 상기 버스(1150)를 통하여 서로 결합 될 수 있다. 상기 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
상기 컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 상기 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있다. 상기 기억 장치(1130)는 데이터 및/또는 명령어등을 저장할 수 있다. 상기 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 상기 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 상기 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다. 도시하지 않았지만, 상기 전자 시스템(1100)은 상기 컨트롤러(1110)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램등을 더 포함할 수도 있다. 본 발명의 실시예들에 따른 반도체 소자는 상기 기억 장치(1130) 내에 제공되거나, 상기 컨트롤러(1110), 상기 입출력 장치(1120, I/O) 등의 일부로 제공될 수 있다.
상기 전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
상기 전자 시스템(도 12의 1100)은 다양한 전자기기들의 전자 제어 장치에 적용될 수 있다. 도 13은 상기 전자 시스템(도 12의 1100)이 모바일 폰(800)에 적용되는 예를 도시한다. 그 밖에, 상기 전자 시스템(도 12의 1100)은 휴대용 노트북, MP3 플레이어, 네비게이션(Navigation), 고상 디스크(Solid state disk; SSD), 자동차 또는 가전 제품(Household appliances)에 적용될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100, 200: 기판
121, 221: 게이트 절연막
125, 225: 게이트 전극
112, 212: 드레인 영역
130, 230: 채널 영역
140, 240: 소스 영역
121, 221: 게이트 절연막
125, 225: 게이트 전극
112, 212: 드레인 영역
130, 230: 채널 영역
140, 240: 소스 영역
Claims (20)
- 소스 영역, 드레인 영역, 및 상기 소스 영역과 상기 드레인 영역 사이의 채널 영역을 포함하고,
상기 채널 영역은 상기 소스 영역에 인접하는 제 1 영역 및 상기 드레인 영역에 인접하는 제 2 영역을 포함하고,
상기 제 1 영역의 밴드갭은 상기 제 2 영역의 밴드갭보다 작고,
상기 제 1 영역은 직접 밴드갭을 갖는 터널링 전계 효과 트랜지스터. - 제 1 항에 있어서,
상기 채널 영역의 밴드갭은 상기 제 2 영역으로부터 상기 제 1 영역으로 갈수록 연속적으로 감소하는 터널링 전계 효과 트랜지스터. - 제 1 항에 있어서,
상기 채널 영역의 밴드갭은 상기 제 2 영역으로부터 상기 제 1 영역으로 갈수록 계단식으로 감소하는 터널링 전계 효과 트랜지스터. - 제 1 항에 있어서,
상기 소스 영역, 상기 드레인 영역, 및 상기 채널 영역은 3-5족 반도체 물질을 포함하는 터널링 전계 효과 트랜지스터. - 제 4 항에 있어서,
상기 제 2 영역은 직접 밴드갭을 갖는 터널링 전계 효과 트랜지스터. - 제 4 항에 있어서,
상기 채널 영역은 InGaAs, InGaSb, GaSb, InAs, 및 GaAsSb 중 적어도 하나를 포함하는 터널링 전계 효과 트랜지스터. - 제 4 항에 있어서,
상기 채널 영역은 InGaAs를 포함하고, 상기 채널 영역의 Ga 농도는 상기 제 2 영역으로부터 상기 제 1 영역으로 갈수록 감소하는 터널링 전계 효과 트랜지스터. - 제 4 항에 있어서,
상기 채널 영역은 InGaSb를 포함하고, 상기 채널 영역의 In 농도는 상기 제 2 영역으로부터 상기 제 1 영역으로 갈수록 증가하는 터널링 전계 효과 트랜지스터. - 제 1 항에 있어서,
상기 소스 영역, 상기 드레인 영역, 및 상기 채널 영역은 4족 반도체 물질을 포함하는 터널링 전계 효과 트랜지스터. - 제 9 항에 있어서,
상기 제 2 영역은 간접 밴드갭을 갖는 터널링 전계 효과 트랜지스터. - 제 9 항에 있어서,
상기 채널 영역은 GeSn, SiGe, Ge, Si, 및 GePb중 적어도 하나를 포함하는 터널링 전계 효과 트랜지스터. - 제 9 항에 있어서,
상기 채널 영역은 GeSn 또는 SiGeSn을 포함하고,
상기 제 1 영역의 Sn 농도는 상기 제 2 영역의 Sn 농도보다 높은 터널링 전계 효과 트랜지스터. - 제 12 항에 있어서,
상기 제 1 영역의 Sn 농도는 약 11 atm% 이상인 터널링 전계 효과 트랜지스터. - 제 1 항에 있어서,
상기 소스 영역, 상기 드레인 영역, 및 상기 채널 영역은 기판 상에 제공되고,
상기 소스 영역과 상기 드레인 영역은 상기 기판의 상면과 실질적으로 수직한 방향으로 이격되는 터널링 전계 효과 트랜지스터. - 기판 상에 차례로 적층된 드레인 영역, 채널 영역, 및 소스 영역을 포함하고,
상기 채널 영역의 밴드갭은 상기 드레인 영역으로부터 상기 소스 영역으로 갈수록 감소하고,
상기 소스 영역과 인접한 상기 채널 영역의 일부는 직접 밴드갭을 갖고, 상기 드레인 영역과 인접한 상기 채널 영역의 일부는 간접 밴드갭을 갖는 터널링 전계 효과 트랜지스터. - 제 15 항에 있어서,
상기 채널 영역은 GeSn을 포함하고,
상기 소스 영역과 인접한 상기 채널 영역의 Sn 농도는 상기 드레인 영역과 인접한 상기 채널 영역의 Sn 농도보다 높은 터널링 전계 효과 트랜지스터. - 제 16 항에 있어서,
상기 소스 영역과 인접한 상기 채널 영역의 Sn 농도는 약 11 atm% 이상인 터널링 전계 효과 트랜지스터. - 제 15 항에 있어서,
상기 채널 영역의 밴드갭은 상기 드레인 영역으로부터 상기 소스 영역으로 갈수록 연속적으로 감소하는 터널링 전계 효과 트랜지스터. - 기판 상에 차례로 적층된 드레인 영역, 채널 영역, 및 소스 영역을 포함하고,
상기 채널 영역의 밴드갭은 상기 드레인 영역으로부터 상기 소스 영역으로 갈수록 감소하고,
상기 채널 영역은 3-5족 반도체 물질을 포함하는 터널링 전계 효과 트랜지스터. - 제 19 항에 있어서,
상기 채널 영역은 InGaAs를 포함하고, 상기 채널 영역의 Ga 농도는 상기 드레인 영역에 인접한 부분으로부터 상기 소스 영역에 인접한 부분으로 갈수록 감소하는 터널링 전계 효과 트랜지스터.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140005601A KR102157825B1 (ko) | 2014-01-16 | 2014-01-16 | 터널링 전계 효과 트랜지스터 |
| US14/563,155 US9236435B2 (en) | 2014-01-16 | 2014-12-08 | Tunneling field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140005601A KR102157825B1 (ko) | 2014-01-16 | 2014-01-16 | 터널링 전계 효과 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150085666A true KR20150085666A (ko) | 2015-07-24 |
| KR102157825B1 KR102157825B1 (ko) | 2020-09-18 |
Family
ID=53522047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140005601A KR102157825B1 (ko) | 2014-01-16 | 2014-01-16 | 터널링 전계 효과 트랜지스터 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9236435B2 (ko) |
| KR (1) | KR102157825B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018038512A1 (ko) * | 2016-08-22 | 2018-03-01 | 한양대학교 산학협력단 | 수직 터널링 전계효과 트랜지스터 및 이의 제조방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9425312B2 (en) * | 2014-06-23 | 2016-08-23 | International Business Machines Corporation | Silicon-containing, tunneling field-effect transistor including III-N source |
| CN105070755A (zh) * | 2015-08-11 | 2015-11-18 | 西安电子科技大学 | 基于SiGeSn-GeSn材料的II型异质结隧穿场效应晶体管 |
| CN105140286B (zh) * | 2015-08-11 | 2018-04-17 | 西安电子科技大学 | 基于GaAsN‑GaAsSb 材料的II型异质结隧穿场效应晶体管 |
| CN105161528A (zh) * | 2015-08-11 | 2015-12-16 | 西安电子科技大学 | 基于GeSn-SiGeSn材料的II型异质结隧穿场效应晶体管 |
| US11264452B2 (en) * | 2015-12-29 | 2022-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hetero-tunnel field-effect transistor (TFET) having a tunnel barrier formed directly above channel region, directly below first source/drain region and adjacent gate electrode |
| WO2017171824A1 (en) * | 2016-03-31 | 2017-10-05 | Intel Corporation | High mobility asymmetric field effect transistors with a band-offset semiconductor drain spacer |
| US10833193B2 (en) | 2016-09-30 | 2020-11-10 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device, method of manufacturing the same and electronic device including the device |
| CN106298778A (zh) | 2016-09-30 | 2017-01-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法及包括该器件的电子设备 |
| EP3688814A4 (en) * | 2017-09-28 | 2021-07-28 | INTEL Corporation | GROUP III-V SEMICONDUCTOR COMPONENTS WITH ASYMMETRIC SOURCE AND DRAIN STRUCTURES |
| WO2019168519A1 (en) * | 2018-02-28 | 2019-09-06 | Intel Corporation | Vertical tunneling field-effect transistors |
| WO2019168521A1 (en) * | 2018-02-28 | 2019-09-06 | Intel Corporation | Vertical tunneling field-effect transistors |
| WO2019168523A1 (en) * | 2018-02-28 | 2019-09-06 | Intel Corporation | Vertical tunneling field-effect transistors |
| US11335793B2 (en) | 2018-02-28 | 2022-05-17 | Intel Corporation | Vertical tunneling field-effect transistors |
| WO2019168522A1 (en) * | 2018-02-28 | 2019-09-06 | Intel Corporation | Vertical tunneling field-effect transistors |
| US10833180B2 (en) * | 2018-10-11 | 2020-11-10 | International Business Machines Corporation | Self-aligned tunneling field effect transistors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130181256A1 (en) * | 2009-02-12 | 2013-07-18 | Infineon Technologies Ag | Semiconductor devices |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812370B2 (en) * | 2007-07-25 | 2010-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling |
| US8384122B1 (en) | 2008-04-17 | 2013-02-26 | The Regents Of The University Of California | Tunneling transistor suitable for low voltage operation |
| US8026509B2 (en) | 2008-12-30 | 2011-09-27 | Intel Corporation | Tunnel field effect transistor and method of manufacturing same |
| US9159565B2 (en) | 2009-08-20 | 2015-10-13 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with band to band tunneling and method of manufacture thereof |
| US8288803B2 (en) | 2009-08-31 | 2012-10-16 | International Business Machines Corporation | Tunnel field effect devices |
| US8368127B2 (en) | 2009-10-08 | 2013-02-05 | Globalfoundries Singapore Pte., Ltd. | Method of fabricating a silicon tunneling field effect transistor (TFET) with high drive current |
| EP2378557B1 (en) | 2010-04-19 | 2015-12-23 | Imec | Method of manufacturing a vertical TFET |
| US8815690B2 (en) * | 2011-03-01 | 2014-08-26 | Tsinghua University | Tunneling device and method for forming the same |
| JP2013069977A (ja) | 2011-09-26 | 2013-04-18 | Toshiba Corp | 半導体装置の製造方法 |
| US9293591B2 (en) | 2011-10-14 | 2016-03-22 | The Board Of Regents Of The University Of Texas System | Tunnel field effect transistor (TFET) with lateral oxidation |
| JP2013105838A (ja) | 2011-11-11 | 2013-05-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| US8471329B2 (en) | 2011-11-16 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel FET and methods for forming the same |
| US8872230B2 (en) | 2011-12-21 | 2014-10-28 | Imec | Tunnel field-effect transistor and methods for manufacturing thereof |
-
2014
- 2014-01-16 KR KR1020140005601A patent/KR102157825B1/ko active IP Right Grant
- 2014-12-08 US US14/563,155 patent/US9236435B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130181256A1 (en) * | 2009-02-12 | 2013-07-18 | Infineon Technologies Ag | Semiconductor devices |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018038512A1 (ko) * | 2016-08-22 | 2018-03-01 | 한양대학교 산학협력단 | 수직 터널링 전계효과 트랜지스터 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9236435B2 (en) | 2016-01-12 |
| KR102157825B1 (ko) | 2020-09-18 |
| US20150200288A1 (en) | 2015-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102157825B1 (ko) | 터널링 전계 효과 트랜지스터 | |
| US10910278B2 (en) | Semiconductor device, method of manufacturing the same and electronic device including the same | |
| EP2528099B1 (en) | Line- tunneling Tunnel Field-Effect Transistor (TFET) and manufacturing method | |
| US9178045B2 (en) | Integrated circuit devices including FinFETS and methods of forming the same | |
| US9337291B2 (en) | Deep gate-all-around semiconductor device having germanium or group III-V active layer | |
| CN103296079B (zh) | 常关闭型化合物半导体隧道晶体管 | |
| US20150014788A1 (en) | Semiconductor device and fabricating method thereof | |
| KR101302848B1 (ko) | 양자 우물 디바이스의 병렬 전도를 개선하기 위한 장치 및 방법 | |
| KR102138063B1 (ko) | 도핑되지 않은 드레인 언더랩 랩-어라운드 영역들을 갖는 터널링 전계 효과 트랜지스터들(ｔｆｅｔ들) | |
| US9443963B2 (en) | SiGe FinFET with improved junction doping control | |
| US8710490B2 (en) | Semiconductor device having germanium active layer with underlying parasitic leakage barrier layer | |
| US8637851B2 (en) | Graphene device having physical gap | |
| KR101431774B1 (ko) | 실리콘 집적 가능한 화합물 무접합 전계효과 트랜지스터 | |
| US20170243960A1 (en) | Complementary tunneling field effect transistor and manufacturing method therefor | |
| US20150364582A1 (en) | Semiconductor device | |
| KR20150085663A (ko) | 터널링 전계 효과 트랜지스터 | |
| KR20160137973A (ko) | 포켓을 가진 p-터널링 전계 효과 트랜지스터 디바이스 | |
| KR20170031606A (ko) | 수직 전계 효과 장치 및 이의 제조 방법 | |
| CN105633147A (zh) | 隧穿场效应晶体管及其制造方法 | |
| US11843052B2 (en) | Transistor contact area enhancement | |
| US11257904B2 (en) | Source-channel junction for III-V metal-oxide-semiconductor field effect transistors (MOSFETs) | |
| US9425297B2 (en) | Semiconductor devices | |
| CN103779212A (zh) | 半导体结构及其制造方法 | |
| CN116598362A (zh) | 底部u型栅围栅晶体管器件及制作方法、设备及制作方法 | |
| US8853674B2 (en) | Tunneling field effect transistor structure and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |