JPS6110995B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は写真蝕刻法によらず微細かつ高精度の
ゲート長を有するMOS型半導体装置の製造方法
を提供することを目的とする。

さらに本発明の他の目的は、ゲート容量を減少
せしめ、かつ同時にゲート配線抵抗を低下せしめ
ることにより高速動作を可能ならしめる事にあ
る。さらに本発明の他の目的は、上記目的を達し
つつ大電流化を効果的に行なう事にある。

現在、MOS型半導体装置の性能向上の高密度
化を図るためゲート長を短かくする試みがなされ
ているが、従来微細なゲートを形成するのに主と
して写真蝕刻法が用いられている。現在写真蝕刻
法における実用的な最小パターン巾は２μ程度と
されていてそれ以下の微細パターンの形成は困難
である。この方法は感光性樹脂の膜厚・露光方
式・現象条件・エツチング等多くの要因によりパ
ターン巾が変動する。しかるにゲート長が短かく
なると、利得係数（相互コンダクタンスgmで表
わす）のみでなく周知の短チヤネル効果により重
要な特性である閾電圧Ｖ_Tもチヤネル長（ソー
ス・ドレイン拡散層間の距離Lc＝ゲート長Ｌ_G−
２×（拡散層の横拡がりｌ_Jに依存する様になるの
で、ゲート長を精密に製造ロツト毎の変動なく定
めなければならない。そこで微細パターンを高精
度に形成する必要があるが、従来これは困難であ
つた。

写真蝕刻法によらずに微細な巾のパターンを形
成する方法の一つに、半導体基板表面に斜めにイ
オンビームを入射せしめる方法が特開昭50−
66183号に提案されている。この方法は半導体基
板上に例えば絶縁膜のパターンを形成し、その上
からゲート電極材料を被着せしめ、その絶縁膜パ
ターンの斜め上方よりイオンビームを照射すると
その絶縁膜パターンの一方の側面にイオンビーム
が到達しない影の部分を生じそこにゲート電極が
形成されるものである。基板表面を上方から見た
時、イオンビームの入射方向と直角に交わる絶縁
膜パターンの一側面に沿つてのみゲートが形成さ
れるもので、イオンビームと平行な方向の絶縁膜
側面にはゲートは形成されない。これはゲートパ
ターンの方向を一方向に制限するもので、半導体
装置の設計の自由度を制約する。

以上の様な従来の問題を解決するための本発明
の構成は、所望の形状の第１の被膜上に第２の被
膜を成長せしめたのち、半導体基板にほぼ垂直に
エツチングガスを入射せしめて第２の被膜のドラ
イエツチングを行ない第１の被膜の側面およびそ
の近傍のみを覆う如く第２の被膜を形成してゲー
トを構成し、それによつて自己整合的にソース，
ドレイン拡散層を形成することから成る。

以下実施例に基づき本発明を詳細に説明する。

第１図は本発明の基本的構成を示すMOSトラ
ンジスタ形成の一実施例である。Ａに於てたとえ
ばＰ型半導体基板１の所望の位置に公知の選択酸
化法によりフイールドオキサイドとしての約１μ
厚の酸化膜２を形成する。

Ｂに於ては、気相成長法により約0.8μ厚の酸
化膜を堆積せしめたのち公知の写真蝕刻法により
所望の形状の酸化膜パターン３を形成する。

この時酸化膜パターン３の側面３ａは基板１の
表面に対して垂直に近い程、例えば70〜85゜程度
に急峻な方が後の工程のために都合が良い。

Ｃに於て露出した基板１の表面上ゲート酸化膜
４を例えば600Åの厚さに加熱酸化法により成長
せしめ、その上から多結晶半導体膜５を気相成長
法により約0.6μ厚に成長せしめる。気相成長法
による多結晶半導体膜５は、酸化膜の上面３ｂや
ゲート酸化膜４上の如く基板１表面に平行な水平
面上のみでなく、酸化膜の側面３ａの如き垂直面
上に於ても同様に成長し、ほぼ同じ膜厚となる。
即ち多結晶半導体膜５のパターン巾Wpは酸化膜
３のパターンWoよりも多結晶半導体膜５の膜厚
hpの２倍だけ大きくなつている。多結晶半導体
膜５の膜厚を基板１表面に垂直方向に見ると、酸
化膜３の両側面３ａ近傍に於ては大略酸化膜３の
膜厚hoの分だけ厚くなつている。

Ｄは酸化膜３の近傍のみを拡大して示したもの
で、多結晶半導体膜５のエツチングの進行状態が
時刻t₁→t₂→t₃に応じて点線で示してある。エツ
チングとしては、フレオン系のガス、例えばCF₄
やCF₂Cl₂等を用いる平行電極構造の反応性スパ
ツタエツチングが適している。例えば、400Wの
電力を印加し0.01torr程度の真空度で行なうこと
により活性ラジカルＦ〓の如きエツチングガス６
を基板１の表面にほぼ垂直に入射せしめる事が出
来る。多結晶半導体膜５のうち基板１の表面と平
行な面５ｂ，５ｃにはエツチングガスがほぼ垂直
に入射するが、酸化膜３の側面３ａとほぼ平行を
なす面５ａにはほぼ平行に入射するので、面５ａ
の単位面積当り入射するエツチングガスの量は面
５ｂや５ｃに比して極めて少ない。従つて面５ａ
上に於けるエツチング速度、すなわちこの図で右
方への面５ａの後退速度はきわめて小さく、エツ
チング時間の堆移t₁→t₂→t₃に伴なつて、点線で
示した如くエツチング面が移動する。ゲート酸化
膜４および酸化膜３の上面３ｂ上から多結晶半導
体膜５が丁度除去された時刻t₃には、Ｄで示す如
く酸化膜３の側面３ａおよびその近傍のゲート酸
化膜４のみを覆つて多結晶半導体膜５′が残存す
る。これを後にゲートとして用いる。エツチング
は時刻t₃をやや回つた時点で停止する。このゲー
ト５′のパターン巾Ｌ_Gは主として多結晶半導体膜
５の膜厚hpで決まり、写真蝕刻法は用いないの
でその限界や精度とは無関係である。またエツチ
ングガスの入射方向が基板表面に垂直であるの
で、基板１の面内での回転に対して何ら変化がな
い。即ち基板１の面内のどの方向にも方向５′の
パターンが形成される。

同様に、図では酸化膜３の側面３ａのうちの一
方のみを示してあるが、両側面に於てゲート５′
は同時に形成されるものである。

Ｅでは、酸化膜３，ゲート５′をマスクとして
基板１表面上に不純物を導入してソース，ドレイ
ン拡散層６，７を浅く形成する。浅くというの
は、ゲート５′のパターン巾Ｌ_Gが0.5〜0.6μ程度
と小さいので拡散層６，７がゲート５′直下の領
域全域に達しない程度に、という意味である。そ
のためには、例えばイオン注入法により拡散係数
の小さい砒素をゲート酸化膜４を通して基板１表
面に浅く注入する。この方法により0.1〜0.2μ程
度の接合深さのソース，ドレイン拡散層６，７が
形成される。

Ｆでは、この上から絶縁膜８、例えば気相成長
法により酸化膜を堆積せしめて、コンタクト開孔
部９，１０を設ける。

なおこの図にはゲート５′へのコンタクト開孔
部が図示されていないが、これはゲート５′のう
ちフイールドオキサイド２上へ伸びている領域に
設ける。

Ｇに於て金属配線１１，１２を形成し工程を完
了する。Ｃの構造に於て、ゲート酸化膜４直下に
はゲート５′に電圧を印加する事によりｎチヤネ
ルが形成されるが、酸化膜３直下には影響が及ば
ず、ソース，ドレイン６，７間に電流を流せな
い。そこで、酸化膜３直下にｎチヤネルが形成さ
れる如く、基板１として高比抵抗のＰ型基板を選
んでおく。これは酸化膜３は一般に正電荷を持ち
その結果基板表面に電子が誘起される事を利用し
たものである。または、酸化膜３をその堆積時に
ｎ型の不純物を含むドープオキサイドにしてお
く。そうするとゲート酸化膜形成時あるいはその
他の熱処理工程により酸化膜３中の不純物が基板
１表面へ拡散されて、酸化膜３直下の領域にｎ型
拡散層１３Ｇに於てのみ点線でこれを図示してあ
る）が形成される。この拡散層１３も浅い方が好
ましいので、拡散係数の小さい不純物例えば砒素
を用いる。

拡散層６，７は浅いので金属配線１１，１２と
の合金反応により、基板１と短絡する恐れがあ
る。これを防止するために金属配線としてシリコ
ンを数％含むアルミを用いたり、あるいは、開孔
部９，１０から不純物を導入して開孔部９，１０
においてのみ深い拡散層を形成しておくなどの方
法を用いることが好ましい。

このようにして、ゲート５′の極めて短い巾を
チヤネル長とするMOSトランジスタが作成され
る。

第２図に本発明の他の実施例を示す。第１図と
の相違はゲート５′とその側面に於て電気的接触
を有するゲート引出線が形成されることにある。
Ａでは第１図Ａの後、酸化膜３の堆積に引続き導
電性膜２０をその上に重ねて成長せしめ二層構造
にする。ここでは便宜上導電性膜として、多結晶
半導体膜を用いた場合について説明するが、ゲー
ト配線抵抗を減少せしめるためには金属膜の方が
良い。金属膜としては、高温熱処理に耐えるMo
やＷの如き耐火性金属（Refractory Meta）が
適している。この二層構造の導電性膜２０を写真
蝕刻法によりエツチしてパターン出しをする。こ
の時酸化膜３も一部エツチしておく。なお導電性
膜２０のエツチングは第１図の説明で述べたドラ
イエツチングにより、その側面２０ａが出来るだ
け急峻になる如き条件で行う。

Ｂに於て、酸化防止膜として窒化膜を堆積せし
め、第１図Ｄで述べた如く基板１表面にほぼ垂直
に入射するエツチングガスでその窒化膜をエツチ
して導電性膜２０の側面２０ａを覆う窒化膜２１
を形成する。

Ｃに於て、窒化膜２１、導電性膜２０をマスク
として酸化膜３をエツチし、基板１の表面を露出
せしめゲート酸化膜４を成長せしめる。これには
熱酸化法を用いるのが一般的であるが、この時、
導電性膜２０の側面２０ａは窒化膜２１に覆われ
ているのでそこには酸化膜が成長しない。上面２
０ｂには酸化膜が成長するが図には示されていな
い。Ｄに於て、窒化膜２０を選択的に除去し、導
電性膜２０の側面２０ａを露出せしめる。これに
はリン酸H₃PO₄を含む溶液を用いる。その上か
ら、後にゲートとして用いるべき多結晶半導体膜
５を成長せしめる。この状態を第１図Ｃと比較す
ると、導電性膜２０のみが付加された形状になつ
ている事が判る。

Ｅに於て、酸化膜３、導電性膜２０からなる二
層構造のパターンの側面３ａ，２０ａに沿つて、
第１図Ｄで述べた方法により、多結晶半導体膜５
をエツチングしてゲート５′を形成する。ゲート
５′は導電性膜２０とその側面２０ａに於て接触
している。さらに第１図Ｅと同様にソース，ドレ
イン拡散層６，７を形成する。この後の工程は第
１図Ｆ，Ｇと同様であるので省略する。

この実施例に於ては、ゲート５′に対して導電
性膜２０がゲート引出線の役割を果していて、ゲ
ート配線抵抗を低下せしめている。以上の説明に
於ては導電性膜２０として多結晶半導体膜を用い
る場合について述べたが、MoやＷの如き耐火性
金属を用いるとより一層ゲート配線抵抗を減少せ
しめる事が出来、ゲート配線上での信号の伝幡遅
延を少なくすることが出来る。

第２図Ｅの状態を上方から見た場合の平面概略
図を第３図に示す。導電性膜２０と酸化膜３の二
層構造のパターンの外周をゲート５′がぐるりと
囲んでいる。第１図Ｇの如く金属配線を形成する
場合、導電性膜２０のコンタクトは×印の部分３
０に形成する。このためこの領域で導電性膜２０
のパターン巾を広げてある。この図では、酸化膜
３と導電性膜２０とは完全に二層構造で同一パタ
ーンであるが、酸化膜３上の任意の部分にのみ導
電性膜２０を形成することも可能である。そのた
めには第２図(D)で多結晶半導体膜５を成長せしめ
る前に、写真蝕刻法により導電性膜をエツチして
所望の領域から除去しておく。こうして酸化膜３
上で互いに分離された導電性膜のパターンを複数
個形成することが出来る。またゲート５′も任意
の個所を写真蝕刻法により、互いに分離された複
数個のゲートに形成するととが出来る。

第４図に二ケのゲートを有する他の実施例を平
面図で示す。

酸化膜パターン３のうち、フイールドオキサイ
ド２上の部分のみ導電性膜２０―１１，２０―２
が互いに分離されて形成されていて、ソース，ド
レイン拡散層６，７にはさまれた部分の酸化膜パ
ターン３上には導電性膜は存在しない。またゲー
ト５′は、部分４０，４１に於て分離されてい
て、ソース側に面するゲート５′―１とドレイン
側に面するゲート５′―２とが形成されている。
導電性膜２０―１，２０―２はそれぞれの側面に
於てゲート５′―１，５′―２と接触している。そ
れぞれのゲートへ金属配線を施す場合にはそれぞ
れ×印の部分４２，４３に於て、コンタクトを形
成する。こうして、第１のゲート５′―１、第２
のゲート５′―２はそれぞれ独立に電圧を印加し
て制御することが出来る。二ケのゲートを有する
MOS型半導体装置に於ては一般にソース側の第
１ゲート５′―１に交流信号を、ドレイン側の第
２ゲート５′―２には利得制御用の直流電圧が印
加される。

以上の実施例に於てはソース，ドレイン拡散層
が同一表面上に形成されているが、ソースを基板
表面に、ドレインを基板裏面に形成する場合にも
本発明は効果的に適用される。この場合の実施例
を第５図に於て説明する。第２図Ｅに於てソー
ス，ドレイン拡散層を形成する前に、まず基板と
反対導電型の不純物、例えばボロンを導入してｐ
型拡散層５０，５１を形成する。それには、例え
ばイオン注入法により、ゲート５′、導電性膜２
０、酸化膜３をマスクとしてボロンイオンをゲー
ト酸化膜４を追い越して基板１の表面近傍に導入
する。

第５図Ａには、所望の接合深さを有する如く注
入されたボロンを熱拡散せしめた状態が示してあ
り、ｐ型拡散層５０，５１は酸化膜３直下の領域
にまで達していて、しかも互いに接しない程度に
浅くしてある。もし、ｐ型拡散層５０，５１が互
いに接する程深いと酸化膜３直下の基板１表面か
ら基板裏面へ通ずる導電路５４が存在しなくな
る。なおこの場合酸化膜３としてはあらかじめ基
板と同一導電型の不純物を含むドープト・オキサ
イドを形成しておく。従つて、ゲート酸化膜４の
成長およびｐ型拡散層５０，５１の形成に伴なう
高温処理によつて、酸化膜３直下の領域にはｎ型
拡散層１３が形成される。ｎ拡散層１３は第１図
の場合と同じく拡散係数の小さい砒素の様な不純
物が拡散されている事が好ましい。

Ｂに於て、ｐ型拡散層５０，５１と同様にゲー
ト５′、導電性膜２０、酸化膜３をマスクとして
ｎ型不純物を導入してソース拡散層５２，５３を
形成する。この時基板１裏面にドレイン拡散層５
５が同時に形成される。

ソース拡散層５２，５３はｐ型拡散層５０，５
１より浅く形成すべき事は云うまでもなく、ｎ型
拡散層１３とも接触しない程度に浅い事が望まれ
る。

この後、金属配線を形成する工程は第１図Ｆ，
Ｇと同様であるので省略するが、ゲート５′に電
圧が印加されて、ソース５２，５３とｎ型拡散層
１３間の基板１―ゲート酸化膜４界面にｎチヤネ
ルが誘起されると、ソース５２，５３と裏面のド
レイン５５間が導通する構造が、かくして形成さ
れる。この構造は、基板裏面をも活用しているた
め基板表面の利用効率が高く、所定の電流を流す
に必要なチツプ面積が少なくて済むという利点を
有している。すなわちゲート配線抵抗を減少せし
めるための導電性膜２０の直下の領域に基板裏面
への導電路５４が形成されているので、基板１の
表面が二重に利用されていることになる。

本発明によれば、以下の如き諸効果がもたらさ
れる。

(1) 極めて微細なゲートパターンを写真蝕刻法に
よらずに形成することが出来る。しかもそのゲ
ートの巾、即ちゲート長Ｌ_Gはその構成材料、
例えば多結晶半導体膜の膜厚でほぼ規定される
ため高精度である。

(2) この微細なゲートによりチヤネル長を短か
く、又ゲート入力容量を小さく出来る。

(3) 所望の形状の導電性膜へゲートを接触せしめ
る事によりゲート配線抵抗を著しく低下せしめ
る事が出来る。しかもその際、その導電性膜は
ゲート絶縁膜より厚い絶縁膜上に設けられるた
めゲート入力容量を小さく保ちつつゲート配線
抵抗が低下せしめられる。従つて信号遅延の少
ない高速動作のMOS型半導体装置が得られ
る。

(4) 基板表面−裏面間に電流を流す縦型構造にも
本発明は効果的に適用される。上記実質的にゲ
ート入力を増加せしめる事なく設けられた導電
性膜直下に、裏面へ通ずる導電路が形成される
事により、基板表面が二重に利用されている高
密度構造が得られる。すなわち基板表面の利用
効率が高いので少ないチツプ面積で大電流を流
すことが出来る。

以上の様に、本発明は独特の製造方法により
MOS型半導体装置の短チヤネル化・高速化・大
電流化に大きく寄与するものである。

【図面の簡単な説明】

第１図Ａ〜Ｇは本発明の一実施例にかかる
MOSトランジスタの製造工程図、第２図Ａ〜Ｅ
はゲート配線抵抗を減少せしめるための本発明の
他の実施例にかかる同トランジスタの製造工程
図、第３図は第２図(E)に対応する平面概略図、第
４図は二ケのゲートを有する場合の平面概略図、
第５図Ａ，Ｂは本発明のさらに他の実施例にかか
る縦型構造MOSトランジスタの要部製造工程図
である。 １……半導体基板、３……酸化膜パターン、３
ａ……側面、４……ゲート酸化膜、５……多結晶
半導体膜、５′，５′―１，５′―２……ゲート、
６，７……ソース，ドレイン拡散層、８……絶縁
膜、２０……導電性膜、２０ａ……側面、２１…
…窒化膜、５０，５１……ソース拡散層、１３…
…ｎ型拡散層、５２，５３……ｐ型拡散層、５４
……導電路、５５……ドレイン拡散層。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板上に少くとも絶縁膜を含む第１の
   被膜のパターンを形成する工程と、導電性を有す
   る第２の被膜を堆積せしめて上記基板表面にほぼ
   垂直に入射するエツチングガスにより上記第２の
   被膜のドライエツチングを行ない上記第１の被膜
   の側面およびその近傍のみを覆う如く上記第２の
   被膜のパターンを形成してゲートを構成する工程
   と、上記ゲートをマスクの一部分として不純物を
   導入することにより上記ゲート端部に自己整合的
   にソース，ドレイン拡散層を形成する工程と、上
   記第１の被膜直下の上記半導体基板表面近傍にソ
   ース，ドレインと同一導電型の拡散層を設ける工
   程とを備えた事を特徴とするMOS型半導体装置
   の製造方法。 ２ 半導体基板にゲート絶縁膜よりも厚い絶縁膜
   および導電性膜を順次重ねた二層構造の第１の被
   膜のパターンを形成し、上記導電性膜の側面を少
   くとも覆う如く酸化防止膜を形成し、上記酸化防
   止膜を利用して上記厚い絶縁膜を除去し上記基板
   表面に熱酸化によりゲート絶縁膜を成長せしめ、
   さらに第２の被膜を成長せしめて上記第１の被膜
   の側面およびその近傍のみを覆う如く形成してゲ
   ートを構成しかつ上記導電性膜とその側面に於て
   電気的に接触せしめる事を特徴とする特許請求の
   範囲第１項に記載のMOS型半導体装置の製造方
   法。