JPS631070A - 電界効果半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔イ既１７） 本発明は、電界効果半導体装置の製造方法に於いて、能
動領域に頂面及び側面が絶縁膜で包囲されたゲート電極
を形成し、該能動領域の残された部分に単結晶シリコン
膜を形成し、その単結晶シリコン膜上にバリヤ膜を形成
してから該バリヤ膜にコンタクトするアルミニウム系材
料からなる電極を形成することに依り、ソース領域及び
トレイン領域を著しく浅くすることを可能にして電界効
果半導体装置の高集積化を容易にすると共にごく一般的
なアルミニウム系電極を形成しても、そのアルミニウム
系電極に於けるアルミニウムと前記ソース領域及びドレ
イン領域を浅く形成する為に用いた単結晶シリコン膜に
於けるシリコンとが反応してコンタクト抵抗が増大する
こと等がないようにしたものである。

〔産業上の利用分野〕

本発明は、浅い接合とアルミニウム（ＡＮ）系電極とを
有する電界効果半導体装置を製造する方法の改良に関す
る。

Ｃ従来の技術） 第６図は製造工程途中に於ける電界効果半導体装置の要
部切断側面図を表している。

図に於いて、ｌはｐ型シリコン半導体基板、２は二酸化
シリコン（Ｓ　ｉ　Ｏ２）からなるフィールド絶縁膜、
３は５ｉＣ）２からなるゲート絶縁膜、４は多結晶シリ
コン・ゲート電極、８はｎ＋＋ソース領域、９はｎ＋＋
ドレイン領域をそれぞれ示している。

この電界効果半導体装置を製造するには、半導体基板１
に窒化シリコン（Ｓｉ３Ｎ４）膜などをマスクとする選
択酸化法（例えばロコス法）などを適用することに依り
フィールド絶縁膜２を形成し、次いで、マスクとして用
いたＳ　ｉ　３　Ｎ　４膜を除去して前記フィールド絶
縁膜２で囲まれた能動領域の表面を露出させ、次いで、
薄い絶縁膜及び多結晶シリコン膜を形成してからそれ等
をパターニングすることに依りゲート絶縁膜３及び多結
晶シリコン・ゲート電極４となし、次いで、多結晶シリ
コン・ゲート電極４をマスクとしてイオン注入法を適用
することに依り所謂セルフ・アライメント方法でｎ＋＋
ソース領域８及びｎ＋型トドレイン領域９形成するよう
にしている。

このようにゲート電極をマスクとするセルフ・アライメ
ント方法でソース領域とドレイン領域とを形成する技術
は、それ等領域の位置合わせに関する困難性を解消する
ことができるので、高集積化に有効である為、広く用い
られてきた。

ところで、近年、電界効果半導体装置に於いては、その
ゲート電極長が１　〔μｍ）或いはそれ以下とする必要
にせまられている。

第６図について説明したような製造工程を採用すると、
ソース領域８及びドレイン領域９の深さは、如何に浅（
形成するように努力しても、例えば、０．３乃至０．４
　〔μｍ〕程度になってしまい、従って、それ相応の横
拡がりすることになり、前記のように、ゲート電極長が
１　〔μｍ〕或いはサブ・ミクロンになってきた場合、
最早、そのような技術は適用することができない。

そこで、現在、ソース領域及びドレイン領域を浅く形成
することに依り、その横拡がりを少なくし、高集積化及
び高速化に対処する試みが種々なされている。

第７図は浅い接合を形成する従来技術を説明する為の製
造工程途中に於ける電界効果半導体装置の要部切断側面
図を表し、第６図に於いて用いた記号と同記号は同部分
を示すか或いは同じ倉味を持つものとする。

図に於いて、５はＳｉＯ２からなるゲート電極頂面の絶
縁膜、６はＳ　ｉ　Ｏ２からなるゲート電極側面の絶縁
膜、７′は多結晶シリコン膜、矢印Ａは多結晶シリコン
膜７′の分断用溝をそれぞれ示している。　” この電界効果半導体装置を製造する場合、フィールド絶
縁膜２を形成してからマスクとして用いたＳ　ｉ　３　
Ｎ　４膜を除去して能動領域の表面を露出させるまでは
第６図について説明した従来技術と同じであり、次いで
、薄い絶縁膜、多結晶シリコン膜、絶縁膜からなる三層
を形成し、次いで、それ等をパターニングすることに依
りゲート絶縁膜３、多結晶シリコン・ゲート電極４、ゲ
ート電極頂面の絶縁膜５となし、次いで、ゲート電極側
面の絶縁膜６を形成し、次いで、不純物含有多結晶シリ
コン膜７′を形成し、次いで、熱処理を行って、所謂、
固相−固相拡散でｎ１型ソ一ス頭域８及びｎ＋型トドレ
イン領域９形成し、次いで、不純物含有多結晶シリコン
膜７′をパターニングすることに依り矢印Ａで指示しで
ある分断用溝を形成しソース・ドレインの分離を行うよ
うにしている。

このようにして形成したｎ＋＋ソース領域８及びｎ＋型
トドレイン領域９於いては、その深さを０．１乃至０．
２　〔μｍ〕程度にすることができるから、その横拡が
りは極めて少なくなり、高集積化には有効である。

〔発明が解決しようとする問題点〕

第７図について説明した従来技術に依れば、ソース領域
及びドレイン領域の形成で得られる接合は、前記したよ
うに、かなり浅くすることが可能であるが、拡散源とし
て用いた多結晶シリコン）１９７′には分断用溝を形成
し、ソース・トレイン間の絶縁分離をしなければならな
い。

ところが、前記したように、現在、ゲート電極はｌ　〔
μｍ〕或いはそれ以下になろうとしているのであるから
、そのゲート電極上近傍に於いて分断用溝を形成するこ
とは、位置合わせが容易ではなく、従って、第７図につ
いて説明した製造方法は、半導体装置が高集積化するほ
ど、その実施は困難になる。

そこで、本発明者等は、第６図及び第７図に関して説明
した電界効果半導体装置を製造する方法の欠点を解消す
る発明を提供した。

第８図は改良された方法で製造された電界効果半導体装
置の要部切断側面図を表し、第６図及び第７図に於いて
用いた記号と同記号は同部分を示すか或いは同じ意味を
持つものとする。

図に於いて、７は選択的エピタキシャル成長法にて形成
した単結晶シリコン膜、１０は燐珪酸ガラス（ｐｈｏｓ
ｐｈｏｓｉｌｉｃａｔｅ　　ｇｌａｓｓ：ＰｓＧ）膜、
１１及びＩ２ははアルミニウム・シリコン合金を材料と
するソース電極及びドレイン電極、ＩＩＡ及び１２Ａは
固相エピタキシャル成長膜をそれぞれ示している。

この従来技術と第７図について説明した従来技術とを比
較すると、多結晶シリコン膜７′を選択的エピタキシャ
ル成長法にて形成した単結晶シリコン膜７に代えた点が
太き（相違している。尚、選択的エピタキシャル成長法
にて単結晶シリコン膜７を成長させると、その単結晶シ
リコン膜７は露出されている能動領域上にのみ成長され
、５ｉ０２からなる絶縁膜２，５．６などの上には成長
しない。

この改良された技術を採用することに依り、ソース領域
及びドレイン領域は、通常の従来技術を適用した場合に
比較し、著しく浅く形成することが可能であるから、そ
れ等領域の横拡がりも極めて少なくなって電界効果半導
体装置を高集積化する場合には大変有効であり、また、
不純物をイオン注入する際に用いたシリコン膜は最初か
ら自動的に分離された状態にあるので、ソース・ドレイ
ン間分離をする為の微細加工は不要である。

さて、−般に、この種の電界効果半導体装置に於ける電
極、例えばソース電極及びドレイン電極などには、経済
性或いは製造工程の容易性などの面から、アルミニウム
・シリコン合金などアルミニウム系の材料が多用されて
いて、第８図に見られるソース電極１１及びドレイン電
極１２も前記したようにアルミニウム・シリコン合金を
採用している。

ところが、第８図に関して説明した電界効果半導体装置
のように、ソース電極１１及びドレイン電極１２がコン
タクトする下地が単結晶シリコンである場合、その界面
にアルミニウム・シリコン合金中のシリコンが同相エピ
タキシャル成長して固相エピタキシャル成長膜１１Ａ及
び１２Ａが生成され、その影響に依りコンタクト抵抗が
増大する場合がある。

本発明は、この種の電界効果半導体装置を製造するに際
し、従来から知られている技術を適宜に組み合わせるこ
とに依り、浅い接合を有し且つアルミニウム系の電極を
有するものを容易に製造することができるようにする。

〔問題点を解決するための手段〕

本発明に依る電界効果半導体装置の製造方法に依れば、
フィールド絶縁膜（例えばフィールド絶縁膜２）で囲ま
れ且つ単結晶半導体（例えばｐ型シリコン半導体基板１
）表面が露出されている能動領域に頂面及び側面が絶縁
膜（例えば絶縁膜５及び６）で包囲されたゲート電極（
例えば多結晶シリコン・ゲート電極４）を形成する工程
と、次いで、選択的エピタキシャル成長法を適用し前記
単結晶半導体表面の残された部分に単結晶シリコン膜（
例えばシリコン膜７）を形成する工程と、その後、選択
的成長法を適用し前記単結晶シリコン膜上にバリヤ膜（
例えば多す品シリコン膜１３）を形成してから該バリヤ
膜にコンタクトするアルミニウム系材料からなる電極（
例えばソース電極１１及びドレイン電極１２）を形成す
るようにしている。

〔作用〕

前記手段を採ることに依り、ソース領域及びドレイン領
域を従来技術を通用した場合に比較して著しく浅く形成
することが可能であるから、それ等領域の横拡がりも瘉
めて少な（なって電界効果半導体装置を高集積化する場
合には大変有効であり、また、不純物をイオン注入する
際に用いた単結晶シリコン膜（及びバリヤ膜）は最初か
ら自動的に分離された状態にあるので、ソース・ドレイ
ン間分離をする為の微細加工は不要であり、従って、高
集積化する場合であっても本発明の実施は極めて容易で
あり、更にまた、ソース電極及びドレイン電極などの電
極に安価且つ形成容易なアルミニウム系材料を用いても
、前記バリヤ膜が存在することから、アルミニウムとシ
リコンとの反応は防止されて固相エピタキシャル成長膜
は生成されず、従って、コンタクト抵抗が高くなる虞も
ない。

〔実施例〕

第１図乃至第５図は本発明一実施例を解説する為の工程
要所に於ける電界効果半導体装置の要部切断側面図を表
し、以下、これ等の図を参照しつつ説明する。

第１図参照 （１）　　ｐ型シリコン半導体基板１にＳｉ、３Ｎ４膜
をマスクとした選択酸化法を通用して厚さ例えば０．６
　ｃμｍ〕のフィールド絶縁膜２を形成する。

（２）工程（１）に於いてマスクとして用いたＳ　ｉ３
　Ｎ　４膜を除去し、絶縁Ｂ＃、２に囲まれた能動領域
の表面を露出させてから熱酸化法を適用して厚さ例えば
３００　〔人〕の絶縁膜を形成する。

（３）化学気相堆積（ｃｈｅｍｉｃａ　Ｉ　　ｖａｐ。

ｒ　　ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用するこ
とに依り、厚さ例えば３０００〜４０００　〔人〕の不
純物含有多結晶シリコン膜を形成する。尚、この不純物
含有多結晶シリコン膜を形成するには、先ず、多結晶シ
リコン膜を形成し、次いで、不純物を熱拡散するが或い
は不純物イオンを注入してから熱処理するようにしても
良い。

（４）熱酸化法を通用することに依り、多結晶シリコン
膜の表面に厚さ例えば３０００　　（人〕の絶縁膜を形
成する。尚、この絶縁膜はＣＶＤ法に依って形成しても
良い。

（５）通常のフォト・リソグラフィ技術を適用すること
に依り、前記工程（２）乃至（４）に於いて形成した絶
縁膜−多結晶シリコン膜−絶縁膜からなる三層のパター
ニングを行い、ゲート電極頂面の絶縁膜５、多結晶シリ
コン・ゲート電極４、ゲート絶縁膜３を得る。尚、ゲー
ト電極４を構成する為の材料としては、前記した多結晶
シリコンに限らず、例えば、タングステン・シリサイド
（ＷＳｉ）、モリブデン・シリサイド（Ｍ。

Ｓｉ）、チタン・シリサイド（ＴｉＳｉ）などを任意に
選択することができる。

第２図参照 （６１ＣＶＤ法を適用することに依り、厚さ例えば３０
００〜４０００　　Ｃ人〕程度のＳ　ｉ　Ｏ２からなる
絶縁膜６を形成する。尚、絶縁膜６としてはＳｉ３Ｎ４
膜或いは５ｉ０２膜とＳ　ｉ　３　Ｎ　４膜との複合膜
であっても良い。

第３図参照 （７）反応性イオン・エツチング（ｒｅａｃｔｉｖｅ　
　ｉｏｎ　　ｅｔｃｈｉｎｇ：Ｒ［Ｅ）法を適用するこ
とに依り、前記工程（６）に於いて形成した絶縁膜６の
異方性エツチングを行い、ゲート電極側面にのみ残して
他を除去する。

第４図参照 （８）　　選択的エピタキシャル成長法を適用すること
に依り、露出されている能動領域表面に厚さ例えば０．
２乃至０．３〔μｍ〕のシリコン膜７を形成する。

選択的エピタキシャル成長法を実施するには次のような
条件にすると良い。

技術：減圧ＣＶＤ法 反応ガス：５ｉＨＣβ３　（０，５〜１．０　〔β／分
］） Ｈ２（５〜６〔β／分〕） 温度：９００〜１０００（”Ｃ） 圧カニ　０．　１〜１０　　（Ｔｏ　ｒ　ｒ）（９）選
択的成長法を適用することに依り、シリコン膜７上に厚
さ例えば５００乃至１０００　Ｃ人〕の多結晶シリコン
膜１３を形成する。

選択的成長法を実施するには次のような条件にすると良
い。

技術：減圧ＣＶＤ法 反応ガス：５ｉＨＣｊ２３　　（０，５〜１．　０　　
（Ｊ／分〕） Ｈ２（５〜６〔１／分〕） ＣＨ４（１０〜５０　（ｃｃ／分〕） 温度：９００−ｔｏｏｏ　（’Ｃ） 圧カニ　０．　１〜１０　　（Ｔｏ　ｒ　ｒ）第５図参
照 ００）　　イオン注入法を適用することに依り、Ａｓイ
オンの打ち込みを行う。

このイオン注入に於ける条件を例示すると次の通りであ
る。

ドーズ量：　Ｉ　Ｘ　１０１５（ｃｎ＋−２）加速エネ
ルギニ６０〜７０　〔ＫｅＶ〕ａυ　前記イオン注入さ
れたＡｓを活性化する為、例えば温度１０００（’Ｃ）
、時間３０〔分〕の熱処理を行う。

これに依り、ゲート領域よりの深さが約０゜１　〔μｍ
〕程度であるｎ＋＋ソース領域８及びｎ＋型トドレイン
領域９形成される。

（１２Ｊ　　ＣＶＤ法を適用することに依り、厚さ例え
ば１　〔μｍ〕程度のＰＳＧ膜１０を形成する。

α美　通常のフォト・リソグラフィ技術に於けるレジス
ト・プロセス及び反応性イオン・エツチング（ｒｅａｃ
ｔｉｖｅ　　ｉｏｎ　　ｅｔｃｈｉｎｇ：ＲＩＥ）法を
適用することに依り、ＰＳＧ膜ｌＯの選択的エツチング
を行い電極コンタクト窓を形成する。

００　　ガラス・フローの為の熱処理を行い、ＰＳＧ膜
ｌＯ全体及び電極コンタクト窓周辺に円みをもたせる。

α５）通常の技法、例えば、スパッタリング法及びＲＩ
Ｅ法などを適用することに依り、アルミニウム・シリコ
ン合金からなるソース電極１１及びドレイン電極１２を
形成する。

このようにして得られた電界効果半導体装置に於けるソ
ース領域８及びドレイン領域９の深さは前記したように
０．１　〔μｍ〕であるから、それ等の横拡がりもその
程度であり、また、アルミニウム系の材料を用いたソー
ス電極１１及びドレイン電極１２の下地には多結晶シリ
コン膜１３からなるバリヤ膜が形成されているから、ア
ルミニウムとシリコンが反応して固相エピタキシャル成
長膜が生成されることもない。

前記実施例に於いては、バリヤ膜として多結晶シリコン
を用いたが、本発明に於いては、これに限定されること
なく、例えば、選択的成長法にて成長させたタングステ
ン（Ｗ）や選択的に形成したＴ　ｉ　Ｓ　ｉ　２或いは
ＭｏＳｉ２などを用いることもできる。

例えばタングステンを選択的に成長させるには次のよう
な条件にすると良い。

技術：減圧ＣＶＤ法 反応ガス：ＷＦ６＋Ｈ２ 温度：３００〜４００（’Ｃ） 圧カニ　０．　１〜ｌ　Ｏ（Ｔｏ　ｒ　ｒ）このように
すると、タングステン膜は単結晶シリコン膜７上にのみ
成長し、Ｓ　ｉ　Ｏ２からなる絶縁膜２，５．６などの
上には成長しない。

このタングステン膜は多結晶シリコン膜１３と同様にソ
ース電極１１或いはドレイン電極１２に於けるアルミニ
ウムが単結晶シリコン膜７に於けるシリコンと反応する
ことを防止できるので、多結晶シリコン膜１３と完全に
代替することが可能である。また、ｎ型シリコン半導体
基板を用い、ｐ＋型であるソース領域及びドレイン領域
を形成すれば、ｐチャネル・トランジスタも同様にして
製造することができる。

〔発明の効果〕

本発明に依る電界効果半導体装置の製造方法に於いては
、能動領域に頂面及び側面が絶縁膜で包囲されたゲート
電極を形成し、該能動領域の残された部分に単結晶シリ
コン膜を形成し、その単結晶シリコン膜上にバリヤ膜を
形成してから該バリヤ膜にコンタクトするアルミニウム
系材料からなる電極を形成するようにしている。

前記構成を採ることに依り、ソース領域及びトレイン領
域を従来技術を適用した場合に比較して著しく浅く形成
することが可能であって、それ等領域の横拡がりも極め
て少なくなるから電界効果半導体装置を高集積化する場
合には大変有効であり、また、不純物をイオン注入して
浅いソース領域及びドレイン領域を形成するのに用いた
単結晶シリコン膜（及びバリヤ膜）は最初から自動的に
分離された状態にあるので、ソース・ドレイン間分離を
する為の微細加工は不要であり、従って、高集積化が益
々進展するとしても本発明の実施は極めて容易であり、
更にまた、ソース電極及びドレイン電極などの電極をア
ルミニウム系材料で形成しても、前記バリヤ膜の存在す
ることから、アルミニウムとシリコンとの反応は防止さ
れ、固相エピタキシャル成長膜が生成されることはなく
、コンタクト抵抗が高くなる虞もない。

【図面の簡単な説明】

第１図乃至第５図は本発明一実施例を説明する為の工程
要所に於ける電界効果半導体装置の要部切断側面図、第
６図乃至第８図は従来技術を説明する為の電界効果半導
体装置の要部切断イｐす面図をそれぞれ表している。 図に於いて、１はｐ型シリコン半導体基板、２はフィー
ルド絶縁膜、３はゲート絶縁膜、４は多結晶シリコン・
ゲート電極、５はゲート電極頂面の絶縁膜、６はゲート
電極側面の絶縁膜、７はシリコン膜、８はｎ＋＋ソース
領域、９はｎ＋型トドレイン領域１０はＰＳＧ膜、１１
はソース電極、１２はドレイン電極、１３はバリヤ膜で
ある多結晶シリコン膜、ＩＩＡ及び１２Ａは固相エピタ
キシャル成長膜をそれぞれ示している。 特許出願人　　　富士通株式会社 代理人弁理士　　拍　谷　昭　司 代理人弁理士　　渡　邊　弘　− 第１図 第２図 第５図 従来例の要部切断側面図 第６図 従来例の要部切断側面図 第７図

Claims (1)

1. 【特許請求の範囲】 フィールド絶縁膜で囲まれ且つ単結晶半導体表面が露出
   されている能動領域に頂面及び側面が絶縁膜で包囲され
   たゲート電極を形成する工程と、次いで、選択的エピタ
   キシャル成長法を通用し前記単結晶半導体表面の残され
   た部分に単結晶シリコン膜を形成する工程と、 その後、選択的成長法を適用し前記単結晶シリコン膜上
   にバリヤ膜を形成してから該バリヤ膜にコンタクトする
   アルミニウム系材料からなる電極を形成する工程と が含まれてなることを特徴とする電界効果半導体装置の
   製造方法。