JPS60126846A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS60126846A JPS60126846A JP58234273A JP23427383A JPS60126846A JP S60126846 A JPS60126846 A JP S60126846A JP 58234273 A JP58234273 A JP 58234273A JP 23427383 A JP23427383 A JP 23427383A JP S60126846 A JPS60126846 A JP S60126846A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- impurity
- semiconductor
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置における溝を利用した半導体素子分
離技術に関する。
離技術に関する。
ＩＣやＬＳＩのごとき半導体集積回路装置において、半
導体基体の表□面に形成されたトランジス、等。素７．
．）間、気的、。分離す、え□。従来力；ら半導体ｐｎ
接合を利用した接合分離法や半導体酸化物（Ｓ ｉ Ｏ
，）などの絶縁膜を雨いた選択酸化分離法などが知られ
ている。
導体基体の表□面に形成されたトランジス、等。素７．
．）間、気的、。分離す、え□。従来力；ら半導体ｐｎ
接合を利用した接合分離法や半導体酸化物（Ｓ ｉ Ｏ
，）などの絶縁膜を雨いた選択酸化分離法などが知られ
ている。
しかし、半導体装置の高集積化がすすむにしたがい、素
子分離のため横方向に広い面積を必要とする上記分離技
術では充分に適合し難しくなってきた。
子分離のため横方向に広い面積を必要とする上記分離技
術では充分に適合し難しくなってきた。
本発明者は、分離技術、特に、半導体装置の素子分離技
術について以下に述べるような技術を開発した。
術について以下に述べるような技術を開発した。
すなわち、第１図に示すようにｐ型半導体基板１の上に
ｎ型半導体層２とｎ３埋込層３を有する半導体基体の表
面から断面Ｕ形の溝４を掘り、溝内表面に半導体酸化膜
５等を形成し、溝の形成されない半導体基体表面には半
導体窒化膜６等のマスクを形成し、第２図に示すように
上方からの不純物イオン打込みによって溝底部を通し半
導体層内にチャネルストッパノだめのｐ型拡散層７を形
成し、その後図示されないが溝内に多結晶半導体（ポリ
シリコン）を成長させ上面部分を酸化して絶縁分離構造
とするものであり、上記溝は半導体の部分的ドライエッ
チ技術を採用することにより、横方向へ大きく拡がるこ
となく高微細化に適合する。しかし、かかる分離技術に
おいては、第２図を参照し、溝内に不純物イオン打込み
の際に溝の側面の酸化膜５を通して溝の側面近傍の半導
体内にＰ型拡散層８が形成され、分離された半導体領域
内に例えば横形ｐｎｐトランジスタを作ることが不可能
となる場合が生じるなどの問題があることが本発明者に
よりあきらかとされた。
ｎ型半導体層２とｎ３埋込層３を有する半導体基体の表
面から断面Ｕ形の溝４を掘り、溝内表面に半導体酸化膜
５等を形成し、溝の形成されない半導体基体表面には半
導体窒化膜６等のマスクを形成し、第２図に示すように
上方からの不純物イオン打込みによって溝底部を通し半
導体層内にチャネルストッパノだめのｐ型拡散層７を形
成し、その後図示されないが溝内に多結晶半導体（ポリ
シリコン）を成長させ上面部分を酸化して絶縁分離構造
とするものであり、上記溝は半導体の部分的ドライエッ
チ技術を採用することにより、横方向へ大きく拡がるこ
となく高微細化に適合する。しかし、かかる分離技術に
おいては、第２図を参照し、溝内に不純物イオン打込み
の際に溝の側面の酸化膜５を通して溝の側面近傍の半導
体内にＰ型拡散層８が形成され、分離された半導体領域
内に例えば横形ｐｎｐトランジスタを作ることが不可能
となる場合が生じるなどの問題があることが本発明者に
よりあきらかとされた。
本発明は上記したような問題を解決するためになされた
ものであり、その目的は、溝を利用した素子分離技術に
おいて、溝の側面に不純物拡散が起こらないようにした
素子分離技術を提供することにある。
ものであり、その目的は、溝を利用した素子分離技術に
おいて、溝の側面に不純物拡散が起こらないようにした
素子分離技術を提供することにある。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、半導体基体の表面に溝を掘り、この −溝の
内面に特定不純物を通しにくい絶縁膜、たとえば半導体
窒化膜を形成し、この溝底部の半導体窒化膜を取り除い
た後、溝内に少なくとも底部に上記特定の不純物を添加
した絶縁物を充填し、この絶縁物内に添加された上記不
純物を溝の底部から半導体基体内に拡散することにより
、溝側面から基体内への不純物拡散がさけられ、前記目
的を達成するものである。
内面に特定不純物を通しにくい絶縁膜、たとえば半導体
窒化膜を形成し、この溝底部の半導体窒化膜を取り除い
た後、溝内に少なくとも底部に上記特定の不純物を添加
した絶縁物を充填し、この絶縁物内に添加された上記不
純物を溝の底部から半導体基体内に拡散することにより
、溝側面から基体内への不純物拡散がさけられ、前記目
的を達成するものである。
〔実施例１〕
第３図乃至第８図は本発明の一実施例を示すものであっ
て、半導体基体に素子分離のための溝を利用した絶縁分
離部を形成するプロセスの工程断面図である。
て、半導体基体に素子分離のための溝を利用した絶縁分
離部を形成するプロセスの工程断面図である。
（１）第３図に示すように、ｐ−型結晶シリコン基板１
上にｎ１型埋込層３を埋め込んだｎ型シリコン層（エピ
タキシャル層）２を形成した半導体基体１ａを用意する
。
上にｎ１型埋込層３を埋め込んだｎ型シリコン層（エピ
タキシャル層）２を形成した半導体基体１ａを用意する
。
（２）上記ｎ型シリコン層２の表面から第４図に示すよ
うにＰ型基板１に達するＵ形溝４をあける。
うにＰ型基板１に達するＵ形溝４をあける。
この溝４を掘るにあたっては、ｎ型シリコン層２の表面
酸化膜（ＳｉＯ□）５ａを生成し、さらにその上にシリ
コン窒化膜（Ｓ１３ Ｎ４ ） ６を基体１ａ全面に形
成し、そして、部分的に窒化膜６を除去し、その昇化膜
６をマスクにしてドライエツチング法により、下層の酸
化膜５ａとシリコン基体１ａをエッチする。このドライ
エツチングは、例えばＣＦ ＋０２ （４，１−％）の
エッチャントを用いた反応スパッタエッチ（ＲＩＥと略
称する）を行い、基体ｌａ主面に対しほぼ垂直な狭い溝
４を形成する。このあと表面酸化により溝内面にうすい
（２００重程度）の酸化膜（ＳｉＯ□）５ｂを形成する
。
酸化膜（ＳｉＯ□）５ａを生成し、さらにその上にシリ
コン窒化膜（Ｓ１３ Ｎ４ ） ６を基体１ａ全面に形
成し、そして、部分的に窒化膜６を除去し、その昇化膜
６をマスクにしてドライエツチング法により、下層の酸
化膜５ａとシリコン基体１ａをエッチする。このドライ
エツチングは、例えばＣＦ ＋０２ （４，１−％）の
エッチャントを用いた反応スパッタエッチ（ＲＩＥと略
称する）を行い、基体ｌａ主面に対しほぼ垂直な狭い溝
４を形成する。このあと表面酸化により溝内面にうすい
（２００重程度）の酸化膜（ＳｉＯ□）５ｂを形成する
。
（３）次いで低圧化学蒸着（低圧ＣＶＤと略、称する。
）等を利用し、第５図に示すように全面に一様に窒化膜
（Ｓｉ３Ｎ４）９をデポジットする。このとき溝４の内
面にうずく窒化膜が形成され、溝のない基体上面には２
重となった厚い窒化膜６．９が形成されることになる。
（Ｓｉ３Ｎ４）９をデポジットする。このとき溝４の内
面にうずく窒化膜が形成され、溝のない基体上面には２
重となった厚い窒化膜６．９が形成されることになる。
（４）この後、ドライエッチを行い第６図に示すように
溝底部の窒化膜及び酸化膜を取り除きＰ型基板１の一部
が露出する。このドライエッチは方向性があることから
溝の側面の窒化膜９はエッチされにくく、又、溝のない
基体１ａ上面の窒化膜は厚いために一部の窒化膜６が残
存する。
溝底部の窒化膜及び酸化膜を取り除きＰ型基板１の一部
が露出する。このドライエッチは方向性があることから
溝の側面の窒化膜９はエッチされにくく、又、溝のない
基体１ａ上面の窒化膜は厚いために一部の窒化膜６が残
存する。
（５）気相中で化学生成したシリコンを全面にデポジッ
トし第７図に示すように溝の内部及び溝のない部分の上
面にポリシリコン層１０を充分に厚く形成する。このポ
リシリコン層１０中にはあらかじめＢ（ボロン）等の不
純物を添加したものである。
トし第７図に示すように溝の内部及び溝のない部分の上
面にポリシリコン層１０を充分に厚く形成する。このポ
リシリコン層１０中にはあらかじめＢ（ボロン）等の不
純物を添加したものである。
（６）ポリシリコン層１０の上面が平坦化するようシこ
エッチを行ない、第８図に示すように溝内部のポリシリ
コン層１０を残して他のポリシリコン層を取り除く。こ
のあと、アニール処理することにより、ポリシリコン層
中の不純物ボロンを溝の底部を通してＰ型基板１内に拡
散し、Ｐ型チャネルストッパ層７を形成する。この後、
表面酸化を行って溝内のポリシリコン層の上面部分に酸
化膜（第９図の１１）を形成することにより絶縁物分離
部（アイソレーション）を得る。そして、基体１ａ表面
の窒化膜６を除去し、形成された島領域に素子を形成す
る。
エッチを行ない、第８図に示すように溝内部のポリシリ
コン層１０を残して他のポリシリコン層を取り除く。こ
のあと、アニール処理することにより、ポリシリコン層
中の不純物ボロンを溝の底部を通してＰ型基板１内に拡
散し、Ｐ型チャネルストッパ層７を形成する。この後、
表面酸化を行って溝内のポリシリコン層の上面部分に酸
化膜（第９図の１１）を形成することにより絶縁物分離
部（アイソレーション）を得る。そして、基体１ａ表面
の窒化膜６を除去し、形成された島領域に素子を形成す
る。
〔実施例２〕
第９図は本発明をバイポーラＭＯ８ＩＣに適用した場合
の一実施例を示すもので、絶縁分離された半導体島領域
内にそれぞれ半導体素子を形成した半導体装置の断面図
である。
の一実施例を示すもので、絶縁分離された半導体島領域
内にそれぞれ半導体素子を形成した半導体装置の断面図
である。
同図において、■は共通のｐ型シリコン基板、３はｎ１
型埋込層、２ａ、２ｂはエピタキシャルｎ型シリコン層
である。９，１０．１１は第３図乃至第８図で示した前
記実施例の工程に従って形成された絶縁物アイソレーシ
ョンで各−構成部分は第８図指示記号と対応する。この
ような絶縁物アイソレーション部によって分離された半
導体の一つの島領域内にｎｐｎトランジスタが形成され
、他の一つの島領域内に横形ｐｎｐ）ランジスタが形成
されている。
型埋込層、２ａ、２ｂはエピタキシャルｎ型シリコン層
である。９，１０．１１は第３図乃至第８図で示した前
記実施例の工程に従って形成された絶縁物アイソレーシ
ョンで各−構成部分は第８図指示記号と対応する。この
ような絶縁物アイソレーション部によって分離された半
導体の一つの島領域内にｎｐｎトランジスタが形成され
、他の一つの島領域内に横形ｐｎｐ）ランジスタが形成
されている。
すなわち、２ａはｎｐｎトランジスタの形成されたｎ型
コレクタ領域、１２はｐ型拡散ベース、１３はｎ１型拡
散エミツタ、１４はｎ９型拡散コレクタ取出し部である
。Ｂｆ 、Ｅｌ 、ｃ＊は各拡散領域に低抵抗接触する
アルミニウム電極である。
コレクタ領域、１２はｐ型拡散ベース、１３はｎ１型拡
散エミツタ、１４はｎ９型拡散コレクタ取出し部である
。Ｂｆ 、Ｅｌ 、ｃ＊は各拡散領域に低抵抗接触する
アルミニウム電極である。
２ｂはｐｎｐトランジスタのベースとなるｎ型層、１５
はＰ型拡散エミッタ、１６はＰ型拡散コレクタである。
はＰ型拡散エミッタ、１６はＰ型拡散コレクタである。
図示されないがｎ型シリコン層の一部表面にｎ１型ベー
ス取出し部が形成される。Ｅ２゜Ｃ２は各拡散領域に低
抵抗接触するアルミニウム電極である。
ス取出し部が形成される。Ｅ２゜Ｃ２は各拡散領域に低
抵抗接触するアルミニウム電極である。
以上実施例で述べた本発明によれば下記のような効果が
得られる。
得られる。
（１）チャネルストッパとなるｐ型拡散層の形成を、イ
オン打込みによらず、溝の側面に形成した拡散マスクと
なる窒化膜を利用しさらに不純物を導入したポリシリコ
ン等の絶縁物から溝底部に不純物を拡散するため、溝側
面に不純物拡散層が生じないという効果が得られる。′ （２）半導体装置の微細化が進化とＵ形溝の幅は狭くな
る。このためイオン打込みにより溝の底部にチャネルス
トッパを形成することは困難となるが、本発明の方法に
よれば溝の底部を開き、溝内に充填した物質よりの不純
物を直接にｐ型基板に拡散することにより、溝の幅が狭
くなってもチャネルストッパの形成は可能となる。
オン打込みによらず、溝の側面に形成した拡散マスクと
なる窒化膜を利用しさらに不純物を導入したポリシリコ
ン等の絶縁物から溝底部に不純物を拡散するため、溝側
面に不純物拡散層が生じないという効果が得られる。′ （２）半導体装置の微細化が進化とＵ形溝の幅は狭くな
る。このためイオン打込みにより溝の底部にチャネルス
トッパを形成することは困難となるが、本発明の方法に
よれば溝の底部を開き、溝内に充填した物質よりの不純
物を直接にｐ型基板に拡散することにより、溝の幅が狭
くなってもチャネルストッパの形成は可能となる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば溝内にポリシリコンを充填する際に最初に薄い
ＢＳＧ （ボロンガラス）等をデポジ−ツ−トし、アニ
ール処理の後、ガラスを除去しその後ドープされないポ
リシリコンをデポジットするようにしてもよい。
ＢＳＧ （ボロンガラス）等をデポジ−ツ−トし、アニ
ール処理の後、ガラスを除去しその後ドープされないポ
リシリコンをデポジットするようにしてもよい。
ポリシリコンに代えてＣＶ Ｄ Ｓ ｉ Ｏ２、アモル
ファスシリコンを溝内にデポジットさせてもよい。
ファスシリコンを溝内にデポジットさせてもよい。
以上の説明では主として本発明者によってなされた発明
をその利用分野である半導体装置の素子分離技術に適用
した場合について説明したが、それに限定されるもので
はない。
をその利用分野である半導体装置の素子分離技術に適用
した場合について説明したが、それに限定されるもので
はない。
本発明は微細加工、高精度加工を要する絶縁物理め込み
素子分離技術を適用した半導体装置の全てに利用できる
。
素子分離技術を適用した半導体装置の全てに利用できる
。
第１図及び第２図はｙ溝を用いる素子分離プロセスの一
部を示す工程断面図である。 第３図乃至第８図は本発明の一実施例を示すものであっ
て、半導体装置にＵ溝を利用した素子分離部を形成する
ためのプロセスの工程断面図である。 第９図は本発明の他の一実施例を示し、半導体内にＵ溝
による分離された半導体領域に素子を形成した半導体装
置の断面図である。 １・・・ｐ型シリコン基板、１９・・・半導体基体、２
・・・エピタキシャルｎ型シリコン層、３・・・ｎ＋型
埋込層、４・・・Ｕ形溝、５，５ａ、５ｂ・・・酸化膜
（ＳｉＯ７）６・・・窒化膜（Ｓｉ３ Ｎ４ ） 、７
・・・ｐ１型拡散チャネルストッパ、８・・・ｐ型拡散
層、９・・・窒化膜、１０・・・ボロンを添加したポリ
シリコン層、１１・・・酸化膜、１２・・・ベースｐ型
層、１３・・・エミッタｎ＋型領域、１４・・・コレク
タ取出しｎ３型層、１５・・・エミッタＰ１型層、１６
・・・コレクタＰ４型層。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図
部を示す工程断面図である。 第３図乃至第８図は本発明の一実施例を示すものであっ
て、半導体装置にＵ溝を利用した素子分離部を形成する
ためのプロセスの工程断面図である。 第９図は本発明の他の一実施例を示し、半導体内にＵ溝
による分離された半導体領域に素子を形成した半導体装
置の断面図である。 １・・・ｐ型シリコン基板、１９・・・半導体基体、２
・・・エピタキシャルｎ型シリコン層、３・・・ｎ＋型
埋込層、４・・・Ｕ形溝、５，５ａ、５ｂ・・・酸化膜
（ＳｉＯ７）６・・・窒化膜（Ｓｉ３ Ｎ４ ） 、７
・・・ｐ１型拡散チャネルストッパ、８・・・ｐ型拡散
層、９・・・窒化膜、１０・・・ボロンを添加したポリ
シリコン層、１１・・・酸化膜、１２・・・ベースｐ型
層、１３・・・エミッタｎ＋型領域、１４・・・コレク
タ取出しｎ３型層、１５・・・エミッタＰ１型層、１６
・・・コレクタＰ４型層。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ６ 図
Claims (1)
- 【特許請求の範囲】 １、半導体の一生面にその表面層をいくつかの半導体領
域に分離するための溝が掘られ、これら溝内の側面には
絶縁膜が形成され、上記溝内には不純物を添加した物質
が埋め込まれ、上記溝内の絶縁膜の形成されない底部を
通して拡散された上記不純物により上記基体内にチャネ
ルストッパが形成されていることを特徴とする半導体装
置。 ２、半導体基体の一筆表面に溝を掘る工程、溝の内面に
特定不純物を通しにくい絶縁膜を形成する工程、上記溝
の底面の絶縁膜を取り除く工程、溝内に不純物を添加し
た物質を充填する１点とから成葛半導体装置の製造方法
。 ３、上記半導体１よシリコンであり、上記特定不純物は
ホウ素であり、上記絶縁膜はシリコン窒化膜であるとと
もに上記溝内に充填する物質は多結晶シリコンである特
許請求の範囲第２項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58234273A JPS60126846A (ja) | 1983-12-14 | 1983-12-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58234273A JPS60126846A (ja) | 1983-12-14 | 1983-12-14 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60126846A true JPS60126846A (ja) | 1985-07-06 |
Family
ID=16968381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58234273A Pending JPS60126846A (ja) | 1983-12-14 | 1983-12-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60126846A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122147A (ja) * | 1986-11-10 | 1988-05-26 | Nec Corp | 半導体装置 |
| JPH02196443A (ja) * | 1989-01-25 | 1990-08-03 | Rohm Co Ltd | 半導体素子分離用溝充てん法 |
| JPH04264753A (ja) * | 1991-02-19 | 1992-09-21 | Nec Corp | 半導体装置の製造方法 |
-
1983
- 1983-12-14 JP JP58234273A patent/JPS60126846A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122147A (ja) * | 1986-11-10 | 1988-05-26 | Nec Corp | 半導体装置 |
| JPH02196443A (ja) * | 1989-01-25 | 1990-08-03 | Rohm Co Ltd | 半導体素子分離用溝充てん法 |
| JPH04264753A (ja) * | 1991-02-19 | 1992-09-21 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945070A (en) | Method of making cmos with shallow source and drain junctions | |
| US4711017A (en) | Formation of buried diffusion devices | |
| EP0098374A2 (en) | Isolated dielectric structure for integrated circuits and method for fabricating such structure | |
| JPH0680724B2 (ja) | 絶縁分離のｃｍｏｓ ｆｅｔ集積装置の製造方法 | |
| JPH05102296A (ja) | 集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体 | |
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| US4661832A (en) | Total dielectric isolation for integrated circuits | |
| JP2701902B2 (ja) | 多孔性歪み層を有する半導体構造とｓｏｉ半導体構造の製造方法 | |
| US4982263A (en) | Anodizable strain layer for SOI semiconductor structures | |
| US7195984B2 (en) | Reduce 1/f noise in NPN transistors without degrading the properties of PNP transistors in integrated circuit technologies | |
| US4054989A (en) | High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same | |
| JPS60126846A (ja) | 半導体装置およびその製造方法 | |
| JPH01130542A (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| US4546537A (en) | Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation | |
| JPS60208843A (ja) | 半導体装置の製造方法 | |
| JP2652995B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6324672A (ja) | 半導体装置の製造方法 | |
| JPS60226120A (ja) | 半導体装置における電極の引出し方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH0491481A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JPH05121537A (ja) | 半導体装置の製造方法 | |
| JPH0423828B2 (ja) | ||
| JPS60244036A (ja) | 半導体装置とその製造方法 |