JPS6324645A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6324645A JPS6324645A JP16854386A JP16854386A JPS6324645A JP S6324645 A JPS6324645 A JP S6324645A JP 16854386 A JP16854386 A JP 16854386A JP 16854386 A JP16854386 A JP 16854386A JP S6324645 A JPS6324645 A JP S6324645A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- contact hole
- semiconductor device
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000011521 glass Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 31
- 239000012298 atmosphere Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 239000005368 silicate glass Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- VRZFDJOWKAFVOO-UHFFFAOYSA-N [O-][Si]([O-])([O-])O.[B+3].P Chemical compound [O-][Si]([O-])([O-])O.[B+3].P VRZFDJOWKAFVOO-UHFFFAOYSA-N 0.000 claims description 2
- OYLRFHLPEAGKJU-UHFFFAOYSA-N phosphane silicic acid Chemical compound P.[Si](O)(O)(O)O OYLRFHLPEAGKJU-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 17
- 239000011229 interlayer Substances 0.000 abstract description 9
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 238000005243 fluidization Methods 0.000 abstract 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000855 fermentation Methods 0.000 description 1
- 230000004151 fermentation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、例えば半導体装置におけるコンタクトホー
ル部に電極配線を行なう手段を改良した半導体装置の製
造方法に関する。
ル部に電極配線を行なう手段を改良した半導体装置の製
造方法に関する。
（従来の技＃Ｘ）
例えば高集積１ヒされた半導体装置にコンタクトホール
を形成する際には、横方向への寸法広がりを押えるため
に異方性エツチングが使用されている。第４図は、この
ような異方性エツチングを使用したものであって、まず
半導体基板１１に酸化１１１１２を堆積した後に、この
酸化Ｉｌ！！！１２を異方性エツチングで選択的にエツ
チングし、素子の端子導出領域となるＰ＋不純物層１１
ａとのコンタクトが取れるようにコンタクトホールを形
成する。そして、全面に金属配線１３を形成する。この
ように金属配線１３を形成した場合には、コンタクトホ
ールの側面に金属配線１３を充分に形成することが困難
となり、充分な被覆を得ることができなくなる。このた
め、コンタクトホールの側面にも金属配線を充分に形成
できるようにコンタクトホールの側面にテーパーを形成
することが必要とされている。
を形成する際には、横方向への寸法広がりを押えるため
に異方性エツチングが使用されている。第４図は、この
ような異方性エツチングを使用したものであって、まず
半導体基板１１に酸化１１１１２を堆積した後に、この
酸化Ｉｌ！！！１２を異方性エツチングで選択的にエツ
チングし、素子の端子導出領域となるＰ＋不純物層１１
ａとのコンタクトが取れるようにコンタクトホールを形
成する。そして、全面に金属配線１３を形成する。この
ように金属配線１３を形成した場合には、コンタクトホ
ールの側面に金属配線１３を充分に形成することが困難
となり、充分な被覆を得ることができなくなる。このた
め、コンタクトホールの側面にも金属配線を充分に形成
できるようにコンタクトホールの側面にテーパーを形成
することが必要とされている。
このようなテーパーを形成するために使用されていた従
来の方法は、コンタクトホールの形成の際に、異方性エ
ツチングに先だって、途中まで等方性エツチングを行な
うことによってテーパーを得るものである。しかしなが
ら、このような方法では、せっかく形成した層間絶縁用
の酸化膜の一部をエツチングして削ってしまうため電気
的耐圧強度が低下する場合がある他、形成されるテーパ
ーの形状は金属配線の被覆という点において必ずしも好
ましいものではない。また、層間絶縁膜にリン−ケイ酸
ガラス（ＰＳＧ）またはホウ素−リン−ケイ酸ガラス（
ＢＰＳＧ）等を使用して、異方性エツチングでコンタク
トホールを形成した後に、高温処理を行なうことにより
上記ガラスを熱流動（リフロー）させてコンタクトホー
ルにテーパーを得る方法もある。
来の方法は、コンタクトホールの形成の際に、異方性エ
ツチングに先だって、途中まで等方性エツチングを行な
うことによってテーパーを得るものである。しかしなが
ら、このような方法では、せっかく形成した層間絶縁用
の酸化膜の一部をエツチングして削ってしまうため電気
的耐圧強度が低下する場合がある他、形成されるテーパ
ーの形状は金属配線の被覆という点において必ずしも好
ましいものではない。また、層間絶縁膜にリン−ケイ酸
ガラス（ＰＳＧ）またはホウ素−リン−ケイ酸ガラス（
ＢＰＳＧ）等を使用して、異方性エツチングでコンタク
トホールを形成した後に、高温処理を行なうことにより
上記ガラスを熱流動（リフロー）させてコンタクトホー
ルにテーパーを得る方法もある。
この方法で問題となるのは、コンタクトホールの形成後
に、基板が露出した状態で熱処理を行なうため、この熱
処理中にＰＳＧまたはＢＰＳＧからリン原子が熱拡散に
よって基板中に入り込んでしまうことである。このよう
なリンの回り込みが発生すると、リン原子は半導体基板
中でＮ型不純物として働（ため、特にＰ型の基板の場合
には局所的にＰＮ接合が形成されてコンタクト部におけ
る電気的導通が妨げられる。このためハロゲンランプ等
を利用した短時間加熱が使用されていたが、半導体装置
の高集積化に伴い半導体基板中に形成される素子への影
響を防ぐために熱処理の条件はさらに制限されて来てお
り、この熱処理の制限のもとで充分なりフローを行なう
ためには、ＰＳＧまたはＢＰＳＧのリンの濃度を従来よ
りも高くする必要がある。しかしながら、このようにＰ
ＳＧまたはＢＰＳＧのリンの濃度を高くすると上記した
ようなリンの回り込みによる影響が生じてしまうため、
充分な加熱処理時間を設定することができない。したが
って、金属配線を確実に実行させる程度のテーパーを形
成することは困難なものであった。
に、基板が露出した状態で熱処理を行なうため、この熱
処理中にＰＳＧまたはＢＰＳＧからリン原子が熱拡散に
よって基板中に入り込んでしまうことである。このよう
なリンの回り込みが発生すると、リン原子は半導体基板
中でＮ型不純物として働（ため、特にＰ型の基板の場合
には局所的にＰＮ接合が形成されてコンタクト部におけ
る電気的導通が妨げられる。このためハロゲンランプ等
を利用した短時間加熱が使用されていたが、半導体装置
の高集積化に伴い半導体基板中に形成される素子への影
響を防ぐために熱処理の条件はさらに制限されて来てお
り、この熱処理の制限のもとで充分なりフローを行なう
ためには、ＰＳＧまたはＢＰＳＧのリンの濃度を従来よ
りも高くする必要がある。しかしながら、このようにＰ
ＳＧまたはＢＰＳＧのリンの濃度を高くすると上記した
ようなリンの回り込みによる影響が生じてしまうため、
充分な加熱処理時間を設定することができない。したが
って、金属配線を確実に実行させる程度のテーパーを形
成することは困難なものであった。
（発明が解決しようとする問題点）
この発明は上記のような点に鑑みなされたもので、コン
タクトホールに充分なテーパーを形成することができ、
しかもＰＳＧまたはＢＰＳＧのリンの１度が高い場合で
も充分な導筒率を得ることができる半導体装置の製造方
法を提供しようとするものである。
タクトホールに充分なテーパーを形成することができ、
しかもＰＳＧまたはＢＰＳＧのリンの１度が高い場合で
も充分な導筒率を得ることができる半導体装置の製造方
法を提供しようとするものである。
［発明の構成］
（問題点を解決するための手段）
すなわちこの発明に係る半導体装置の製造方法にあって
は、半導体基板表面部に形成された不純物層上に、最も
外側の膜が低流動点ガラスとなるようにして絶縁膜を形
成し、次に、この絶縁膜を選択的にエツチングし不純物
層の一部が露出するようにコンタクトホールを形成する
。そして、酸化性雰囲気中で上記絶縁膜を単時間加熱し
上記低流動点ガラスを熱流動させてコンタクトホールの
開口部にテーパーを形成する。次に、上記加熱工程の際
に不純物層上に形成されるた酸化膜を除去した後に、コ
ンタクトホールを介して不純物層との電気的導通が得ら
れるように上記コンタクトホールに対応する部分を含ん
で上記絶縁膜上に導電性薄膜を形成するようにしたもの
である。
は、半導体基板表面部に形成された不純物層上に、最も
外側の膜が低流動点ガラスとなるようにして絶縁膜を形
成し、次に、この絶縁膜を選択的にエツチングし不純物
層の一部が露出するようにコンタクトホールを形成する
。そして、酸化性雰囲気中で上記絶縁膜を単時間加熱し
上記低流動点ガラスを熱流動させてコンタクトホールの
開口部にテーパーを形成する。次に、上記加熱工程の際
に不純物層上に形成されるた酸化膜を除去した後に、コ
ンタクトホールを介して不純物層との電気的導通が得ら
れるように上記コンタクトホールに対応する部分を含ん
で上記絶縁膜上に導電性薄膜を形成するようにしたもの
である。
（作用）
このような工程で製造された半導体装置にあっては、上
記加熱時に不純物層上に酸化膜が形成され、この不純物
層と逆導電型の不純物がコンタクト部に入込むことを防
ぐことができるようになる。
記加熱時に不純物層上に酸化膜が形成され、この不純物
層と逆導電型の不純物がコンタクト部に入込むことを防
ぐことができるようになる。
（実施例）
以下図面を参照してこの発明の詳細な説明する。第１図
乃至第３図は半導体装置に設けられるコンタクトホール
の製造工程を示すものであって、まず第１図に示すよう
に半導体基板２１表面部には、この半導体基板２１に形
成される例えばトランジスタの１つの電極部となるＰ＋
不純物層２１ａが形成されている。そして、この半導体
基板２１の全面に酸化膜を堆積して層間絶縁膜２２を形
成し、この層間絶縁膜２２上に低流動点ガラスであるＰ
ＳＧまたはＢＰＳＧＩＥｉ１２３を堆積する。次に、例
えば反応性イオンエツチング（ＲＩＥ）等の異方性エツ
チングにより層間絶縁膜２２、およびＰＳＧまたはＢＰ
ＳＧ膜２３膜間３的にエツチングして、上記不純物層２
１ａを露出させるようなコンタクトホール２４を形成す
る。
乃至第３図は半導体装置に設けられるコンタクトホール
の製造工程を示すものであって、まず第１図に示すよう
に半導体基板２１表面部には、この半導体基板２１に形
成される例えばトランジスタの１つの電極部となるＰ＋
不純物層２１ａが形成されている。そして、この半導体
基板２１の全面に酸化膜を堆積して層間絶縁膜２２を形
成し、この層間絶縁膜２２上に低流動点ガラスであるＰ
ＳＧまたはＢＰＳＧＩＥｉ１２３を堆積する。次に、例
えば反応性イオンエツチング（ＲＩＥ）等の異方性エツ
チングにより層間絶縁膜２２、およびＰＳＧまたはＢＰ
ＳＧ膜２３膜間３的にエツチングして、上記不純物層２
１ａを露出させるようなコンタクトホール２４を形成す
る。
次に第２図に示すように、このＰＳＧまたはＢＰＳＧ膜
２３膜間３理を施すことによってコンタクトホール２４
にテーパー２４８形成する。この場合、この熱処理はハ
ロゲンランプ等を使用した短時間加熱により、酸化雰囲
気中で行なうようにする。
２３膜間３理を施すことによってコンタクトホール２４
にテーパー２４８形成する。この場合、この熱処理はハ
ロゲンランプ等を使用した短時間加熱により、酸化雰囲
気中で行なうようにする。
この熱処理の結果、ＲＩＥによるエツチングで露出した
半導体基板２１の表面部のＰ＋不純物層２１ａすなわち
コンタクト部には酸化膜２５が形成さレルノテ、ＰＳＧ
またはＢＰｓＧＩｌ！２３からＰ＋不純物層２１ａへの
リンの回り込みを効果的に防ぐことが可能となる。そし
て、このような酸化雰囲気中での短時間加熱によって形
成された酸化膜２５を稀フッ酸によりエツチング除去す
る。
半導体基板２１の表面部のＰ＋不純物層２１ａすなわち
コンタクト部には酸化膜２５が形成さレルノテ、ＰＳＧ
またはＢＰｓＧＩｌ！２３からＰ＋不純物層２１ａへの
リンの回り込みを効果的に防ぐことが可能となる。そし
て、このような酸化雰囲気中での短時間加熱によって形
成された酸化膜２５を稀フッ酸によりエツチング除去す
る。
この稀フッ酸による酸化膜のエツチングの際には層間絶
縁膜２２、およびＰＳＧまたはＢＰＳＧ膜２３膜間３に
エツチングされるが、短時間加熱によりＰ“不純物層２
１ａの表面に形成される酸化膜２５の膜厚は層間絶縁［
１２２、およびＰＳＧまたはＢＰＳＧ！１２４の膜厚に
比べて非常に薄いので、稀フッ酸によってエツチングさ
れるＭ開始縁膜２２゜およびＰＳＧまたはＢＰＳＧＩ２
３の量はごく僅かとなる。したがって、この醸化膜２５
のエツチングによって機能的に支障を及ぼすことはない
。
縁膜２２、およびＰＳＧまたはＢＰＳＧ膜２３膜間３に
エツチングされるが、短時間加熱によりＰ“不純物層２
１ａの表面に形成される酸化膜２５の膜厚は層間絶縁［
１２２、およびＰＳＧまたはＢＰＳＧ！１２４の膜厚に
比べて非常に薄いので、稀フッ酸によってエツチングさ
れるＭ開始縁膜２２゜およびＰＳＧまたはＢＰＳＧＩ２
３の量はごく僅かとなる。したがって、この醸化膜２５
のエツチングによって機能的に支障を及ぼすことはない
。
このようにしてＰＳＧまたはＢＰＳＧ膜２３膜間３パー
を形成した後に、第３図に示すように例えば１パーセン
との重量比でシリコンが添加されたアルミニウムをスパ
ッタリング法により全面に堆積して金属配線２６を形成
する。したがって、コンタクホールの側面においても金
属配線２６が充分に形成されるようになる。
を形成した後に、第３図に示すように例えば１パーセン
との重量比でシリコンが添加されたアルミニウムをスパ
ッタリング法により全面に堆積して金属配線２６を形成
する。したがって、コンタクホールの側面においても金
属配線２６が充分に形成されるようになる。
上記したような短時間加熱を窒素雰囲気中で行なった場
合と、この実施例のように酸化雰囲気中で行なった場合
とのＰ＋不純物層２１ａと金属配線２６との間の接触抵
抗の差を実験結果に基づいて説明する。ＰＳＧまたはＢ
ＰＳＧｇ１２３に含まれるリンの濃度が３Ｘ１０２１
Ｃｍ−３、ＲＩＥにより形成されたコンタクトホールの
一片の大きさが１．５μｍである場合に、１０００℃、
４０秒の熱処理を窒素雰囲気中で行なうと、Ｐ”不純物
層２１ａと金属配線２６との間の接触抵抗は１０にΩを
越える値となる。また同一の条件の下でこの熱処理を酸
化雰囲気中で行なった場合には、その接触抵抗は６１．
５０であった。
合と、この実施例のように酸化雰囲気中で行なった場合
とのＰ＋不純物層２１ａと金属配線２６との間の接触抵
抗の差を実験結果に基づいて説明する。ＰＳＧまたはＢ
ＰＳＧｇ１２３に含まれるリンの濃度が３Ｘ１０２１
Ｃｍ−３、ＲＩＥにより形成されたコンタクトホールの
一片の大きさが１．５μｍである場合に、１０００℃、
４０秒の熱処理を窒素雰囲気中で行なうと、Ｐ”不純物
層２１ａと金属配線２６との間の接触抵抗は１０にΩを
越える値となる。また同一の条件の下でこの熱処理を酸
化雰囲気中で行なった場合には、その接触抵抗は６１．
５０であった。
尚、この実施例では半導体基板２１表面部に形成したＰ
４″不純物層２１ａと金属配線２６とのコンタクトにつ
いて説明したが、Ｐ型の不純物を高濃度に添加した半導
体基板そのものと金属配線とのコンタクトにおいても同
様である。
４″不純物層２１ａと金属配線２６とのコンタクトにつ
いて説明したが、Ｐ型の不純物を高濃度に添加した半導
体基板そのものと金属配線とのコンタクトにおいても同
様である。
［発明の効果］
以上のようにこの発明によれば、コンタクトホールに充
分なテーパーを形成することによりコンタクトホール側
面における金属配線の被覆率を効果的に向上することが
できるようになると共に、ＰＳＧまたはＢＰＳＧのリン
の濃度が高い場合でもコンタクト部における接触抵抗を
低く押えることができるようになる。
分なテーパーを形成することによりコンタクトホール側
面における金属配線の被覆率を効果的に向上することが
できるようになると共に、ＰＳＧまたはＢＰＳＧのリン
の濃度が高い場合でもコンタクト部における接触抵抗を
低く押えることができるようになる。
第１図乃至第３図はこの発明の一実施例に係る半導体装
置の製造方法を説明する製造工程図、第４図はコンタク
トホールにテーパーを形成せずに金属配線を形成した時
の配線の被覆状態を示す図である。 ２１・・・半導体基板、２１ａ・・・Ｐ＋不純物層、２
２・・・層間絶縁膜、２３・・・ＰＳＧまたはＢＰＳＧ
膜、２４・・・コンタクトホール、２５・・・酸化膜、
２６・・・金属配線。 出願人代理人 弁理士 鈴江武彦 第１図 第３図
置の製造方法を説明する製造工程図、第４図はコンタク
トホールにテーパーを形成せずに金属配線を形成した時
の配線の被覆状態を示す図である。 ２１・・・半導体基板、２１ａ・・・Ｐ＋不純物層、２
２・・・層間絶縁膜、２３・・・ＰＳＧまたはＢＰＳＧ
膜、２４・・・コンタクトホール、２５・・・酸化膜、
２６・・・金属配線。 出願人代理人 弁理士 鈴江武彦 第１図 第３図
Claims (3)
- （１）半導体基板の主表面上に、最も外側の膜が低流動
点ガラスとなるように１層または多層の絶縁膜を形成す
る工程と、 上記絶縁膜を上記半導体基板に形成された 素子の端子導出領域に対応して選択的にエッチングし、
上記半導体基板の表面が露出するようにしてコンタクト
ホールを形成する工程と、 酸化性雰囲気中で上記絶縁膜を単時間加熱 し上記低流動点ガラスを熱流動させる工程と、上記加熱
工程の際に上記不純物層上に形成 される酸化膜を除去する工程と、 上記コンタクトホールに対応する部分を含 んで上記絶縁膜上に電極配線用の導電性薄膜を形成する
工程とを具備することを特徴とする半導体装置の製造方
法。 - （２）上記低流動点ガラスは、リン−ケイ酸ガラスまた
はホウ素−リン−ケイ酸ガラスである特許請求の範囲第
１項記載の半導体装置の製造方法。 - （３）上記単時間加熱にはランプ加熱が使用される特許
請求の範囲第１項記載の半導体装置の製造方法。 （３）上記導電性薄膜は金属薄膜である特許請求の範囲
第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16854386A JPS6324645A (ja) | 1986-07-17 | 1986-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16854386A JPS6324645A (ja) | 1986-07-17 | 1986-07-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6324645A true JPS6324645A (ja) | 1988-02-02 |
Family
ID=15869962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16854386A Pending JPS6324645A (ja) | 1986-07-17 | 1986-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324645A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7688305B2 (en) | 2003-11-25 | 2010-03-30 | Kenji Nishi | Information inputting tool, storage device, information inputting device, and information processing equipment |
-
1986
- 1986-07-17 JP JP16854386A patent/JPS6324645A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7688305B2 (en) | 2003-11-25 | 2010-03-30 | Kenji Nishi | Information inputting tool, storage device, information inputting device, and information processing equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6213814B2 (ja) | ||
| US3849270A (en) | Process of manufacturing semiconductor devices | |
| JPS5989457A (ja) | 半導体装置の製造方法 | |
| JPS6324645A (ja) | 半導体装置の製造方法 | |
| JPH0258259A (ja) | 半導体装置の製造方法 | |
| JPS5842254A (ja) | 半導体装置の製造方法 | |
| JPH0528501B2 (ja) | ||
| JPS6248027A (ja) | 半導体装置 | |
| JPS60258964A (ja) | 半導体装置の製造方法 | |
| JP3801773B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS59229866A (ja) | 半導体装置 | |
| JPS62213141A (ja) | 半導体装置の製造方法 | |
| JPS62160730A (ja) | 半導体装置の製造方法 | |
| JPS6222437A (ja) | コンタクト穴の形成方法 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPS63275142A (ja) | 半導体装置の製造方法 | |
| JPS63168034A (ja) | 半導体装置の多層ゲ−ト電極の形成方法 | |
| JPH0414497B2 (ja) | ||
| JPS6120154B2 (ja) | ||
| JPS6132574A (ja) | 半導体装置の製造方法 | |
| JPS5974623A (ja) | 半導体集積回路の製造方法 | |
| JPS61164240A (ja) | 半導体集積回路装置 | |
| JPS59169152A (ja) | 半導体装置の製造方法 | |
| JPS63114174A (ja) | 半導体装置の製造方法 |