JPS59169152A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59169152A
JPS59169152A JP4470783A JP4470783A JPS59169152A JP S59169152 A JPS59169152 A JP S59169152A JP 4470783 A JP4470783 A JP 4470783A JP 4470783 A JP4470783 A JP 4470783A JP S59169152 A JPS59169152 A JP S59169152A
Authority
JP
Japan
Prior art keywords
contact hole
substrate
glass film
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4470783A
Other languages
English (en)
Inventor
Yoshihide Nagakubo
長久保 吉秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4470783A priority Critical patent/JPS59169152A/ja
Publication of JPS59169152A publication Critical patent/JPS59169152A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法に関し、特にコンタクト
ホール部の配線形成法を改良した半導体装置の製造方法
に係わる。
〔発明の技術的背景とその問題点〕
従来、半導体装置は例えば第1図に示す如く製造されて
いる。
まず、例えばp型のSt基板(半導体基板)1表面に常
法によシ計型の拡散層2を形成した後、全面に層間絶縁
膜3を形成する。つづいて、例えば反応性イオンエッチ
ラグ(RIE )法により前記拡散層2の一部に対応す
る層間絶縁膜3部分を選択的にエツチング除去し、コン
タクトホ−ル4を形成する。次いで、全面にAl蒸着を
施した後、ツヤターニングし、コンタクトホール4を介
して前記拡散層2に接続するM配線5を形成して半導体
装置を製造する。
しかしながら、前述した製造方法によれば、RIE法に
よ#)層間絶縁膜3をエツチング除去してコンタクトホ
ール4を形成しているため、コンタクトホール4付近で
のM配線5の断線を招く欠点があった。即ち、最近の半
導体技術における微細化に伴ない、コンタクトホール4
の径は小さくなるにもかかわらず、その深さが変わらな
いため、M配線5がコンタクトホール4部分で断切れを
生じ、拡散層2とM配線5間が断線するという問題があ
った。
このようガことから、第2図に示す如<、si基板1上
の層間絶縁膜3′にコンタクトホール4′を形成した後
、POCl3を含む酸素ガス雰囲気で熱処理を施すこと
により、ケ゛ツター効果を兼ねるトドもにコンタクトホ
ール4′の層間絶縁膜3′部分にテーパ一部6を形成す
る方法が採用されている。しかしながら、こうした方法
によれば、次に掲げる問題があった。
(1)  POCl3を含む酸素ガス雰囲気で熱処理を
行なうため、pact3中のリンが露出する基板1にコ
ンタクトホール4′を介して再拡散してデバイスの信頼
性の低下を招く。
(2)熱処理時にpact3中のリンが層間絶縁膜3′
の露出面に付着するため、該層間絶縁膜3′の露出面を
NH4F液等でエツチングするいわゆる後処理を必要と
する。したがって〈層間絶縁膜3′の厚みが形成時よシ
薄くなって絶縁耐圧が低下したり、コンタクトホール4
′の径が広がって素子の微細化が困難である。
(3)  POCl3中のリンがn型の導電性を有する
不純物であるため、CMO8の様に基板表面にp型とn
型の2種の半導体層を有するデバイスでは前述した1回
の熱処理で複数のコンタクトホールの絶縁膜部分にチー
i4一部を形成できない。
(4)上記(1)と同様の理由からフィールド反転電圧
が低下する。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、コンタクト
ホールでの配線のステップカ/々レージを向上させて配
線の断切れを防止するとともに゛、熱処理時のコンタク
トホールからの不純物の再拡散、絶縁耐圧の低下並びに
コンタクト径の広がり等の種々の問題点を解消した半導
体装置の製造方法を提供することを目的とするものであ
る。
〔発明の概要〕
本発明は、半導体基板上の導電性不純物を含むガラス膜
にコンタクトホールを形成した後、窒素雰囲気で熱処理
を施してコンタクトホールのガラス膜部分にチー・七一
部を形成し、更にコンタクトホールから露出する基板表
面を前記拡散層の深さよりも浅く除去し、しかる後前記
ガラス膜上にコンタクトホールを介して前記拡散層に接
続する配置!i!ヲ形成することによって、コンタクト
ホールでの配線の断切れ、熱処理時のコンタクトホール
からの不純物の再拡散、絶縁耐圧の低下並びにコンタク
ト径の広がり等の種種の問題点を解消を図ったことを骨
子とする。
本発明に係る導電性不純物を含むガラス膜としては、リ
ン−ケイ酸ガラス膜、ホウ素−リンケイ酸ガラス膜等が
挙げられる。     。
本発明において、窒素雰囲気で熱処理する温度は700
〜1000℃の範囲であることが好ましい。
その理由は、熱処理温度が700℃未満の場合コンタク
トホールのガラス膜部分にテーパ一部が形成することが
困難であり、逆に1000℃を越えると微細素子を形成
するための浅い拡散層が高温熱処理によって広がってし
まい素子特性を劣化させるためである。
〔発明の実施例〕
以下、本発明の一実施例を第3図(a)〜(d)を参照
して説明する。
〔1〕  まず、例えばp型のSt基板11表面に常法
によシ♂型の拡散層12を形成した後、全面に不純物を
含むガラス膜としてリン−ケイ酸ガラス膜(P、SG膜
)13を形成した(第3図(、)図示)。つづいて、R
IE法により前記拡散層12の一部に対応するPSG膜
1膜部3部分択的にエツチング除去し、コンタクトホー
ル14を形成した(第3図(b)図示)。
〔11〕  次に、900℃、窒素雰囲気中で熱処理を
施し、コンタクトホール14のPSG膜1膜部3部分−
パ一部15を形成した(第3図(必図示)。
つづいて、プラズマ法によυコンタクトホール14から
露出する基板11を200X程度エツチング除去した。
次いで、全面にMを蒸着した後、パターニングシ、コン
タクトホール14を介シて前記拡散層12に接続するM
配線16を形成して半導体装置を製造した(第3図(d
)図示)。
しかして、本発明によればRIE法によシ基板11上の
PSG膜1膜部3部分択的にエツチング除去してコンタ
クトホール14を形成した後、窒素雰囲気中で熱処理を
施してコンタクトホール14のPSG膜1膜部3部分−
ノf一部15を形成するため、微細化したデバイスにお
いても、従来と比ベコンタクトホール14部分でのMの
ステップカバレージを向上させてM配線16の断切れを
防止できる。しかも、第2図図示の従来の半導体装置の
如く、POCl2を含む酸素雰囲気中の熱処理に起因し
て不純物による基板1ノでの再拡散が生じたり、PSG
膜13の膜厚が減少して絶縁耐圧が低下したシ、あるい
はフィールド反転電圧が低下することを阻止できる。
また、前述の如(PSG膜13の膜ペリがなくコンタク
トホール14の径が形成時と同じであるため、コンタク
トホール19の広がりを阻止しそ素子の微細化を達成で
きる。更に、PSG膜13にコンタクトホール14を形
成した後、コンタクトホール14から露出する基板11
をプラズマ法によJ 200 X程度エツチング除去す
るため、除去された基板11表面81同志のプントが切
れる等の理由で基板11表面が不安定の状態となってM
配線16を基板11表面に密着性よく形成でき、もって
従来と比ベコンタクト抵抗を一層低くすることができる
更に、前述の如く不純物の基板1)での再拡散がないた
め、CMO8のように基板表面にp型とn型の2種の半
導体層を有するデ・ぐイスでも前述した熱処理を1回行
なうだけで、複数のコンタクトホールの絶縁膜部分にチ
ー・母一部を形成できる。
なお、上記実施例では半導体基板の材料としてSlヲ用
いたが、これに限らず、他め半導体を用いてもよい。
壕だ、上記実施例では、配線の材料として成を用いたが
、これに限らず、他の密着性のよい金属を材料として用
いてもよい。
〔発明の効果〕
以上詳述した如く本発明によれば、コンタクトホールで
の配線の断切れ、熱処理時のコンタクトホールからの不
純物の再拡散、絶縁耐圧の低下並びにコンタクト径の広
がり等の種々の問題点を解消でき、CMOSデ/Jイス
にも適用し得る信頼性の高い半導体装置の製造方法を提
供できるものである。
【図面の簡単な説明】
第1図は従来の半導体装置の断面図、第2図は従来のコ
ンタクトホール部分にテーパ一部を有した半導体装置の
断面図、第3図(a)〜(d)は本発明の一実施例であ
る半導体装置の製造方法を工程順に示す断面図である。 1ノ・・・p型のSI基板(半導体基板)、12・・・
層型の拡散層、13・・・PSG膜(不純物を含むガラ
ス膜)、14・・・コンタクトホール、15・・・テー
パ一部、16・・・M配線。 出願人代理人  弁理士 鈴 江 武 彦第1図 第2図 第3図

Claims (4)

    【特許請求の範囲】
  1. (1)表面に拡散層を有する半導体基板上に不純物を含
    むガラス膜を形成する工程と、前記拡散層の一部に対応
    するガラス膜を選択的に開孔してコンタクトホールを形
    成する工程と、窒素雰囲気で熱処理を施して前記コンタ
    クトホールのガラス膜部分にチー/J一部を形成する工
    程と、コンタクトホールから露出する基板表面を前記拡
    散層の深さよりも浅く除去する工程と、前記ガラス膜上
    にコンタクトホールを介して前記拡散層に接続する配線
    を形成する工程とを具備することを特徴とする半導体装
    置の製造方法。
  2. (2)不純物を含むガラス膜が、リン−ケイ酸ガラス膜
    もしくはホウ素−リンケイ酸ガラス膜であることを特徴
    とする特許請求の範囲第1項記載の半導体装置の製造方
    法。
  3. (3)不純物を含むガラス膜を選択的に開孔する手段と
    して、反応性イオンエツチングを用いることを特徴とす
    る特許請求の範囲第1項記載の半導体装置の製造方法。
  4. (4)窒素雰囲気で熱処理する温度が700〜1000
    ℃であることを特徴とする特許請求の範囲第1項記載の
    半導体装置の製造方法。
JP4470783A 1983-03-17 1983-03-17 半導体装置の製造方法 Pending JPS59169152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4470783A JPS59169152A (ja) 1983-03-17 1983-03-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4470783A JPS59169152A (ja) 1983-03-17 1983-03-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59169152A true JPS59169152A (ja) 1984-09-25

Family

ID=12698885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4470783A Pending JPS59169152A (ja) 1983-03-17 1983-03-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59169152A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866264B2 (en) 2011-11-28 2014-10-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866264B2 (en) 2011-11-28 2014-10-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US4090915A (en) Forming patterned polycrystalline silicon
JPS59169152A (ja) 半導体装置の製造方法
KR100338106B1 (ko) 반도체소자의금속배선형성방법
JPS633436A (ja) 半導体装置の製造方法
JPS59191354A (ja) 半導体装置の製造方法
JPH043419A (ja) 半導体装置の製造方法
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
JPH0230124A (ja) 半導体装置の製造方法
JPS6347952A (ja) 半導体装置
JPS61100936A (ja) 半導体装置の製造方法
JPS6197945A (ja) 多層配線の形成方法
KR940008375B1 (ko) 반도체 소자의 제조방법
JPS6324645A (ja) 半導体装置の製造方法
JPS5889869A (ja) 半導体装置の製造方法
JPS6188543A (ja) 半導体装置の製造方法
JPS6362352A (ja) 半導体装置の製造方法
JPS62174944A (ja) 半導体装置の製造方法
JPS59189624A (ja) シリコン半導体装置の電極形成方法
JPH0377661B2 (ja)
JPS59119746A (ja) 半導体装置の製造方法
JPH03120826A (ja) 半導体装置の金属配線形成方法
JPS63275161A (ja) 半導体装置の製造方法
JPS59193061A (ja) 半導体装置
JPS63304630A (ja) 半導体装置の製造方法
JPH04368123A (ja) 半導体集積回路装置の製造方法