JPS63304630A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63304630A JPS63304630A JP13928687A JP13928687A JPS63304630A JP S63304630 A JPS63304630 A JP S63304630A JP 13928687 A JP13928687 A JP 13928687A JP 13928687 A JP13928687 A JP 13928687A JP S63304630 A JPS63304630 A JP S63304630A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- psg
- semiconductor substrate
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 6
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 16
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 239000005368 silicate glass Substances 0.000 claims description 2
- 239000005360 phosphosilicate glass Substances 0.000 abstract description 23
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 238000007796 conventional method Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- RCJVRSBWZCNNQT-UHFFFAOYSA-N dichloridooxygen Chemical compound ClOCl RCJVRSBWZCNNQT-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に層間絶縁
膜に任意のテーパー角度を有するコンタクトホールを形
成する方法に関するものである。
膜に任意のテーパー角度を有するコンタクトホールを形
成する方法に関するものである。
(従来の技術〕
従来の、半導体装置の、製造方法は、 第2図(a)〜
(f)に示したとおりであった。すなわち、第2図(a
)に示したトランジスター、ダイオード等の構成要素と
なる拡散層202を形成□した半導体基板201上に、
第2図(b)のように二酸化ケイ素(以下、5iO7と
略記する。)膜203を形成し、さらにその上にリンケ
イ酸ガラス(以下、PSGと略記する。)膜204を形
成する。このとき、S 10 x膜203はPSG膜2
04中に含まれるリンの濃度が高い場合に発生するリン
の半導体基板201への拡散を防止するために必要とな
るものである。次に、第2図(d)に示すように、 レ
ジストパターン205を形成し、これをマスクとしてエ
ツチング処理を行なうことにより第2図(e)に示すよ
うに、拡散層202上の所定の部分のSiO,膨203
およびPSG膜204を除去し、コンタクトホールを形
成する。このままであると、コンタクトホール上端部の
エツジがほぼ垂直になっているために、アルミニウム合
金等の金属配線を形成した場合に、コンタクトホール上
端部において、断線する可能性が高いため、通常は高温
の熱処理をすることにより、PSG膜204をリフロー
し、第2図(f)に示したように、コンタクトホール上
端部のエツジ部分に丸みを持たせるようにしていた。
(f)に示したとおりであった。すなわち、第2図(a
)に示したトランジスター、ダイオード等の構成要素と
なる拡散層202を形成□した半導体基板201上に、
第2図(b)のように二酸化ケイ素(以下、5iO7と
略記する。)膜203を形成し、さらにその上にリンケ
イ酸ガラス(以下、PSGと略記する。)膜204を形
成する。このとき、S 10 x膜203はPSG膜2
04中に含まれるリンの濃度が高い場合に発生するリン
の半導体基板201への拡散を防止するために必要とな
るものである。次に、第2図(d)に示すように、 レ
ジストパターン205を形成し、これをマスクとしてエ
ツチング処理を行なうことにより第2図(e)に示すよ
うに、拡散層202上の所定の部分のSiO,膨203
およびPSG膜204を除去し、コンタクトホールを形
成する。このままであると、コンタクトホール上端部の
エツジがほぼ垂直になっているために、アルミニウム合
金等の金属配線を形成した場合に、コンタクトホール上
端部において、断線する可能性が高いため、通常は高温
の熱処理をすることにより、PSG膜204をリフロー
し、第2図(f)に示したように、コンタクトホール上
端部のエツジ部分に丸みを持たせるようにしていた。
しかし、前述の従来技術では、PSG膜204のみがリ
フローされるために、PSG膜204の膜厚に応じた比
較的小さな丸みを待たせることしかできないため、金属
配線の断線を防止する効果も少なく、高集積化に際し問
題になっていた。さらにまた拡散層202が完全に露出
した状態で高温の熱処理を行なわなければならないので
、拡散層202中の不純物が外部拡散し、拡散層202
中の不純物濃度が変化したり、また、PSG膜204中
のリンが拡散層202中に拡散されたりするために、拡
散層202の特性に悪影響を及ぼすという問題点を存し
ていた。さらにまた、PSG膜204中のリンの濃度が
高いと耐湿性などの信頼性が低下するという問題もあ1
.た。
フローされるために、PSG膜204の膜厚に応じた比
較的小さな丸みを待たせることしかできないため、金属
配線の断線を防止する効果も少なく、高集積化に際し問
題になっていた。さらにまた拡散層202が完全に露出
した状態で高温の熱処理を行なわなければならないので
、拡散層202中の不純物が外部拡散し、拡散層202
中の不純物濃度が変化したり、また、PSG膜204中
のリンが拡散層202中に拡散されたりするために、拡
散層202の特性に悪影響を及ぼすという問題点を存し
ていた。さらにまた、PSG膜204中のリンの濃度が
高いと耐湿性などの信頼性が低下するという問題もあ1
.た。
そこで、本発明は、このような問題点を解決しようとす
るもので、その目的とするところは、コンタクトホール
部分での金屑の被覆性を改善し、この部分における、金
属配線の断線を防止し得るに充分なテーパー角度を有す
るフンタクトホールを、素子特性および信頼性に悪影雪
を及ぼさずに形成する方法を提供することにある。
るもので、その目的とするところは、コンタクトホール
部分での金屑の被覆性を改善し、この部分における、金
属配線の断線を防止し得るに充分なテーパー角度を有す
るフンタクトホールを、素子特性および信頼性に悪影雪
を及ぼさずに形成する方法を提供することにある。
本発明の半導体装置の製造方法は、トランジスター、ダ
イオード等の素子が形成された半導体基板上に、第1の
絶縁膜として二酸化ケイ素膜を形成する工程、前記第1
の絶縁膜上に第2の絶縁膜として、リン、ホウ素の少な
くとも一方の元素を含有するケイ酸ガラス膜を形成する
工程、前記第2の絶縁膜上に、前記半導体基板上の所定
の位置に開孔できるように設計されたレジストパターン
を形成する工程、前記レジストパターンをマスクとして
、前記第2の絶縁膜のみをエツチングした後にレジスト
パターンを除去する工程、前記半導体基板を高温で熱処
理する工程、および、前記第2の絶縁膜をマスクとして
前記第1の絶縁膜をエツチングすると同時に、前記第2
の絶縁膜を完全に除去することによりコンタクトホール
を完成させる工程より成ることを特徴とする。
イオード等の素子が形成された半導体基板上に、第1の
絶縁膜として二酸化ケイ素膜を形成する工程、前記第1
の絶縁膜上に第2の絶縁膜として、リン、ホウ素の少な
くとも一方の元素を含有するケイ酸ガラス膜を形成する
工程、前記第2の絶縁膜上に、前記半導体基板上の所定
の位置に開孔できるように設計されたレジストパターン
を形成する工程、前記レジストパターンをマスクとして
、前記第2の絶縁膜のみをエツチングした後にレジスト
パターンを除去する工程、前記半導体基板を高温で熱処
理する工程、および、前記第2の絶縁膜をマスクとして
前記第1の絶縁膜をエツチングすると同時に、前記第2
の絶縁膜を完全に除去することによりコンタクトホール
を完成させる工程より成ることを特徴とする。
第1図(a)〜(g)は本発明の実施例におけるコンタ
クトホール形成工程断面図であり、以下に工程順に説明
する。
クトホール形成工程断面図であり、以下に工程順に説明
する。
まず、第1図(a)に示す拡散層102を形成した半導
体基板101上に、第1図(b)のように第1の絶縁膜
として気相成長法(以下、CVDと略記する。)により
Sin、膜103を5000人形成し、引き続き、第1
図(C)のように、第2の絶縁膜としてCVDによりリ
ン濃度10モル%のPSGSiO4を形成する。このと
き、PSGSiO4の膜厚は6000人である。次に、
第1図(d)に示すようにレジストパターン105を形
成する。このレジストパターン105は、拡散層102
上にフンタクトホールが形成されるように設計されてい
るものである。次に、レジストパターン105をマスク
として、PSGSiO4のみをドライエツチングする。
体基板101上に、第1図(b)のように第1の絶縁膜
として気相成長法(以下、CVDと略記する。)により
Sin、膜103を5000人形成し、引き続き、第1
図(C)のように、第2の絶縁膜としてCVDによりリ
ン濃度10モル%のPSGSiO4を形成する。このと
き、PSGSiO4の膜厚は6000人である。次に、
第1図(d)に示すようにレジストパターン105を形
成する。このレジストパターン105は、拡散層102
上にフンタクトホールが形成されるように設計されてい
るものである。次に、レジストパターン105をマスク
として、PSGSiO4のみをドライエツチングする。
エツチング条件は、以下のとおりである。反応ガスの種
類および流量は、CF、ガス=40 c c/分、H2
ガス=30cc/分であり、ガス圧は6 P aN印加
電力は600Wであった。このときのPSG膜のエツチ
ング速度は約600人/分であり、10分間エツチング
することにより、ちょうどPSGSiO4とS 10
x膜103の界面でエツチングを停止するととは可能で
ある。なお、このとき、PsG膜104が残っていても
、あるいは、逆に、SiO、膜103が少々エツチング
されていても全く問題にならない。エツチング後に、レ
ジストパターン105を除去して、 第1図(e)のよ
うになる。次に、半導体基板101を、窒素雰囲気中で
900°Cl2O分の熱処理して、第1図(f)のよう
なコンタクトホール上端のエツジ部分がリフローされた
形状を得る。このとき、PSGSio4の膜厚は600
0人と厚く形成されているために、金属配線被覆性が良
好で、断線防止に対して効果的な、丸みの大きな形状の
コンタクトホールを得る。また、拡散層102は、5i
Ot膜108によって完全におおわれているために、拡
散層102からの不純物の外部拡散や、PSGSio4
からのリンの拡散層102への拡散を完全に防止してい
るので、素子特性の劣化は全くみられない。最後に、P
SGSio4をマスクとしてSiOx膜103をエツチ
ングする。エツチング条件は、前述のPSGSio4を
エツチングしたときと同じで、このときのS i O*
膜103のエツチング速度は、500人/分であり、1
0分間エツチングすることにより、5iO1膜103に
コンタクトホールは貫通されると同時に、PSGSio
4も完全に除去される。さらにまた、第1図(f)に示
したPSGSio4の形状は、そのままS iO2膜1
03にも転写され、第1図(g)のような断面構造を得
る。第1図(g)により明らかなように、従来の方法に
比べて、金属配線の断線防止に関して、はるかに効果的
な形状のコンタクトホールが得られるとともに、PSG
IlalO4も残っていないので、信頼性を低下させる
こともなくなった。
類および流量は、CF、ガス=40 c c/分、H2
ガス=30cc/分であり、ガス圧は6 P aN印加
電力は600Wであった。このときのPSG膜のエツチ
ング速度は約600人/分であり、10分間エツチング
することにより、ちょうどPSGSiO4とS 10
x膜103の界面でエツチングを停止するととは可能で
ある。なお、このとき、PsG膜104が残っていても
、あるいは、逆に、SiO、膜103が少々エツチング
されていても全く問題にならない。エツチング後に、レ
ジストパターン105を除去して、 第1図(e)のよ
うになる。次に、半導体基板101を、窒素雰囲気中で
900°Cl2O分の熱処理して、第1図(f)のよう
なコンタクトホール上端のエツジ部分がリフローされた
形状を得る。このとき、PSGSio4の膜厚は600
0人と厚く形成されているために、金属配線被覆性が良
好で、断線防止に対して効果的な、丸みの大きな形状の
コンタクトホールを得る。また、拡散層102は、5i
Ot膜108によって完全におおわれているために、拡
散層102からの不純物の外部拡散や、PSGSio4
からのリンの拡散層102への拡散を完全に防止してい
るので、素子特性の劣化は全くみられない。最後に、P
SGSio4をマスクとしてSiOx膜103をエツチ
ングする。エツチング条件は、前述のPSGSio4を
エツチングしたときと同じで、このときのS i O*
膜103のエツチング速度は、500人/分であり、1
0分間エツチングすることにより、5iO1膜103に
コンタクトホールは貫通されると同時に、PSGSio
4も完全に除去される。さらにまた、第1図(f)に示
したPSGSio4の形状は、そのままS iO2膜1
03にも転写され、第1図(g)のような断面構造を得
る。第1図(g)により明らかなように、従来の方法に
比べて、金属配線の断線防止に関して、はるかに効果的
な形状のコンタクトホールが得られるとともに、PSG
IlalO4も残っていないので、信頼性を低下させる
こともなくなった。
以上述べたように、本発明によれば、まず、Sio、膜
とPSGII%の2層より成る絶縁膜を形成し、コンタ
クトホール形成時に、PSG膜の部分のみをエツチング
除去した後に高温熱処理を行ない、その後に、PSG膜
をマスクとして残りの5iOW膜をエツチングすると同
時に、PSG膜を除去することによりコンタクトホール
を完成させる。このことにより金属配線の断線防止効果
の極めて太き(なるようなテーパー角を持った形状を育
するコンタクトホールが得られ、しかも、素子特性にも
全く悪影響を及ぼさないため、高歩留りで高信頼性の半
導体装置が製造できるようになった。
とPSGII%の2層より成る絶縁膜を形成し、コンタ
クトホール形成時に、PSG膜の部分のみをエツチング
除去した後に高温熱処理を行ない、その後に、PSG膜
をマスクとして残りの5iOW膜をエツチングすると同
時に、PSG膜を除去することによりコンタクトホール
を完成させる。このことにより金属配線の断線防止効果
の極めて太き(なるようなテーパー角を持った形状を育
するコンタクトホールが得られ、しかも、素子特性にも
全く悪影響を及ぼさないため、高歩留りで高信頼性の半
導体装置が製造できるようになった。
第1図(a)〜(g)は、本発明の実施例による半導体
装置の製造方法を示すコンタクトボール形成工程断面図
。第2図(a)〜(f)は従来の半導体装置の製造方法
に示すコンタクトボール形成工程断面図。 101.201・・・半導体基板 102.202・・・拡散層 103.203・・・S i Ox膜 104.204・・・PSG膜 105.205・・・レジストパターン以 上
装置の製造方法を示すコンタクトボール形成工程断面図
。第2図(a)〜(f)は従来の半導体装置の製造方法
に示すコンタクトボール形成工程断面図。 101.201・・・半導体基板 102.202・・・拡散層 103.203・・・S i Ox膜 104.204・・・PSG膜 105.205・・・レジストパターン以 上
Claims (1)
- トランジスター、ダイオード等の素子が形成された半導
体基板上に、第1の絶縁膜として二酸化ケイ素膜を形成
する工程、前記第1の絶縁膜上に第2の絶縁膜として、
リン、ホウ素の少なくとも一方の元素を含有するケイ酸
ガラス膜を形成する工程、前記第2の絶縁膜上に、前記
半導体基板上の所定の位置に開孔できるように設計され
た、レジストパターンを形成する工程、前記レジストパ
ターンをマスクとして、前記第2の絶縁膜のみをエッチ
ングした後にレジストパターンを除去する工程、前記半
導体基板を高温で熱処理する工程、および前記第2の絶
縁膜をマスクとして、前記第1の絶縁膜をエッチングす
ると同時に、前記第2の絶縁膜を完全に除去することに
よりコンタクトホールを完成させる工程より成ることを
特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13928687A JPS63304630A (ja) | 1987-06-03 | 1987-06-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13928687A JPS63304630A (ja) | 1987-06-03 | 1987-06-03 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63304630A true JPS63304630A (ja) | 1988-12-12 |
Family
ID=15241743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13928687A Pending JPS63304630A (ja) | 1987-06-03 | 1987-06-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63304630A (ja) |
-
1987
- 1987-06-03 JP JP13928687A patent/JPS63304630A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6140035A (ja) | 半導体装置の製造方法 | |
JPH01199456A (ja) | 半導体集積回路の製造方法 | |
JPS63142A (ja) | 半導体装置の製造方法 | |
JPS63304630A (ja) | 半導体装置の製造方法 | |
JPH02125449A (ja) | 半導体装置の製造方法 | |
JPS5886746A (ja) | 半導体装置 | |
JP2605686B2 (ja) | 半導体装置の製造方法 | |
JPS62166522A (ja) | 半導体装置の製造方法 | |
JPS62291146A (ja) | 半導体装置の製造方法 | |
JPS62154643A (ja) | 半導体装置の製造方法 | |
JPS63179551A (ja) | 半導体装置の製造方法 | |
JPH0817926A (ja) | 半導体装置の製造方法 | |
JP3149169B2 (ja) | 半導体装置の製造方法 | |
JPH01155641A (ja) | 半導体集積回路装置 | |
JPH0744216B2 (ja) | 半導体装置の製造方法 | |
JPH0342834A (ja) | 半導体装置 | |
JPS6059737A (ja) | 半導体装置の製造方法 | |
JPH01298744A (ja) | 半導体装置の製造方法 | |
JPH0311732A (ja) | 半導体装置の配線形成方法 | |
JPH0492425A (ja) | 半導体装置の製造方法 | |
JP2608889B2 (ja) | 半導体装置の製造方法 | |
JPH0210577B2 (ja) | ||
JPH02152258A (ja) | Lsi用中間酸化膜の製造方法 | |
JPS59169152A (ja) | 半導体装置の製造方法 | |
KR19980036803A (ko) | 반도체 소자의 제조 방법 |