JPH04271124A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、タングステン配線を
有する半導体装置に関するものである。

【０００２】

【従来の技術】半導体装置では、通常、半導体基板上に
素子を形成した後に、素子間や、外部回路と電気的に接
続するために各種配線が用いられている。

【０００３】従来、これらの技術としては、多結晶シリ
コン膜、高融点金属膜、高融点金属シリサイド膜、アル
ミやアルミ合金膜などが用いられてきた。

【０００４】このうち、最近の高速・高集積デバイスで
は、配線抵抗を小さくする必要があり、比抵抗の小さい
、タングステン膜による配線が必須となっている。

【０００５】このような、従来の配線構造を有する半導
体装置の例として、図７においてＭＯＳ（Ｍｅｔａｌ−
Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装
置を例にして説明する。図において、Ｐ型の半導体基板
１にはドレイン１ａ、ソース１ｂを備え、フィールド酸
化膜２が形成されている。３はキャパシタ電極である第
１ゲートで、その上部に薄いシリコン酸化膜４が形成さ
れている。５はワードラインをなす第２ゲートである。 ゲート５、ビット線７、アルミ配線９の間には層間絶縁
膜６ａ，６ｂが設けられている。８はコンタクト孔であ
る。

【０００６】前記構造を有する半導体装置において、（
Ａ）ドレイン１ａやソース１ｂに注入されたＰ（リン）
、Ａｓ（ヒ素）、Ｂ（ボロン）等のイオンの活性化のた
めの熱処理、（Ｂ）ビット線７等の金属配線とシリコン
基板１をコンタクト孔８で拡散、合金化するための熱処
理（コンタクトアロイ）、（Ｃ）フィールド酸化膜２や
薄いシリコン酸化膜４の形成、（Ｄ）第２ゲート５やビ
ット線７のシリサイド化、（Ｅ）配線９がＡｌ線である
場合、Ａｌのヒロック・スパイク発生を抑制するための
熱処理（アルミシンタ）、（Ｆ）層間絶縁膜６ａ，６ｂ
形成後、段差被覆性の改善やビット線７、第２ゲート５
、配線９等との接触性を高めるために行う熱処理（層間
絶縁膜のリフロー）等の処理が実行される。

【０００７】例えば、第２ゲート５とビット線７の間、
ビット線７と配線９の間にそれぞれ設けられている層間
絶縁膜６ａ，６ｂにはシリコン酸化膜や、リン（Ｐ）を
添加したＰＳＧ（Ｐｈｏｓｐｈｏ　　Ｓｉｌｉｃａｔｅ
　　Ｇｌａｓｓ）膜やさらにＰＳＧにボロン（Ｂ）を添
加したＢＰＳＧ（Ｂｏｒｏｎ　　ＰｈｏｓｐｈｏＳｉｌ
ｉｃａｔｅ　　Ｇｌａｓｓ）膜等が用いられる。これら
の膜は通常、化学気相成長法（以下ＣＶＤ（Ｃｈｅｍｉ
ｃａｌ−Ｖａｐｏｒ−Ｄｅｐｏｓｉｔｉｏｎ）法と称す
）により堆積されるが、図１２の左図に示すように堆積
しただけの状態では均一性が悪く、その上面にビット線
７や配線９を形成することができない。そこで９００℃
から１１００℃程度の温度で熱処理することにより層間
絶縁膜をリフローさせ、同図の右図に示すように均一性
を向上させる。

【０００８】一方、デバイスの特性変化、ダメージとい
う点からプロセスの低温化は重要であり、現在、層間絶
縁膜６ａ，６ｂには他の膜より比較的低温でリフローす
ることのできるＢＰＳＧ膜が多く利用されている。ＢＰ
ＳＧ膜はＰＳＧ膜より１００度低温で、シリコン酸化膜
より１００〜２００度低温でリフローすることができる
。

【０００９】次ぎに図７に示す構造を有する従来の半導
体装置の製造フローを概説する。

【００１０】なお、ここではタングステン膜をビット線
に用いた場合を例として説明する。図８から図１１にそ
の製造フローを示す。

【００１１】シリコン半導体基板１の表面に、不純物拡
散層１ａ、１ｂ、フィールド酸化膜２、第１ゲート３、
シリコン酸化膜４、第２ゲート５、層間絶縁膜６ａを形
成した上に、低配線抵抗化を目的としたタングステン膜
からなるビット線７を形成する。

【００１２】このタングステン膜の形成方法として、３
００〜５００度の雰囲気下において、を用いる。以下に
、ＣＶＤ法による代表的なタングステン膜の形成過程を
化学式にて示す。

【００１３】

【化１】

【００１４】

【化２】

【００１５】ＣＶＤ法によるタングステン膜形成方法の
特徴は、スパッタ法に比べて段差被覆性が極めて良いこ
とである。このため、径が小さくアスペクト比の大きな
コンタクト孔８はタングステン膜から成るビット線７に
より完全に埋め込まれる（図８）。

【００１６】ＣＶＤ法によって形成されたタングステン
膜をパターニングして得られるビット線７上の全面に、
層間絶縁膜６ｂを堆積する。既述のように、層間絶縁膜
６ａ、６ｂとしてはシリコン酸化膜や、ＰＳＧ膜や、Ｂ
ＰＳＧ膜等が用いられ、堆積しただけの状態では均一性
が悪く、その上面に配線等を形成することができない（
図９）。

【００１７】そこで既述のように均一性改善のため、層
間絶縁膜６ｂの形成されたシリコン半導体基板上１の全
面を９００度から１１００度程度の温度で熱処理するこ
とにより、層間絶縁膜６ｂをリフローさせる。しかし、
タングステン膜は、３００度程度から酸化を開始し５０
０度程度で急激に反応してタングステン酸化物（ＷＯ３
　）となって昇華する為、ビット線７の表面は荒れ、そ
の粗さの影響を受けて層間絶縁膜６ｂはリフローされに
くく、従って平坦性が悪い（図１０）。

【００１８】この後、層間絶縁膜６ｂ上に、スパッタ法
を用いてアルミ膜を堆積させて配線９を形成するが、層
間絶縁膜６ｂの表面の凹凸の為に配線を形成することが
、非常に困難である（図１１）。

【００１９】

【発明が解決しようとする課題】このように従来の半導
体装置ではビット線７にタングステン膜を用いているの
で、ビット線７上の層間絶縁膜６ｂ（ＢＰＳＧ）のリフ
ローの熱処理において、タングステン膜が酸化されてタ
ングステン酸化物となり昇華するためにその表面平坦性
が悪化する（図１３）。

【００２０】従って、以上のようなプロセスではビット
線にタングステン膜を用いた場合には上層の層間絶縁膜
上に配線を形成することが困難であり、デバイス特性を
劣下させ、品質低下、低歩留りの原因となるという問題
点があった。

【００２１】この発明は上記のような問題点を解決する
ためになされたもので、配線にタングステン膜を用いた
場合でも高品質で高歩留りの半導体装置を得ることを目
的とする。

【００２２】

【課題を解決するための手段】この発明に係る半導体装
置は、半導体素子の形成された半導体基板上に、タング
ステン配線を有する構造において、タングステン配線の
表面層をタングステン窒化膜とする。なおここで「表面
層」とは側面層も含む概念である。

【００２３】またこの発明に係る半導体装置の製造方法
はタングステン配線パターニング後、窒素を含む雰囲気
中において１４０度以上の熱処理を行って形成する。

【００２４】

【作用】この発明における半導体装置におけるタングス
テン配線の表面層に形成されるタングステン窒化膜は、
層間絶縁膜のリフローのための熱処理によって、前記タ
ングステン配線が酸化されタングステン酸化物となるの
を防止する保護膜となる。

【００２５】またこの発明に係る半導体装置の製造方法
における、窒素を含む雰囲気中において１４０度以上の
熱処理は、前記タングステン窒化膜を形成する。

【００２６】

【実施例】以下、この発明の１実施例を説明する。

【００２７】図１において、１はシリコン半導体基板（
Ｐ型）、１ａはＰ型の半導体基板１に形成された不純物
拡散層（ドレイン）、１ｂはＰ型の半導体基板１に形成
された不純物拡散層（ソース）、２はフィールド酸化膜
、３はキャパシタ電極である第１ゲート、４は薄いシリ
コン酸化膜、５はワードラインをなす第２ゲート、６ａ
，６ｂは層間絶縁膜、７はタングステン膜からなるビッ
ト線、８はコンタクト孔、９はアルミ配線、１０はタン
グステン表面層に形成されたタングステン窒化膜である
。

【００２８】図１に示す本発明の１実施例の半導体装置
において、ビット線７の表面層にタングステン窒化膜１
０を形成する方法について、図２から図６をもって説明
する。　　従来の場合と同様にして、シリコン半導体基
板１の表面に不純物拡散層１ａ、１ｂ、フィールド酸化
膜２、第１ゲート３、シリコン酸化膜４、第２ゲート５
、層間絶縁膜６ａ、ビット線７を形成する（図２）。

【００２９】次にビット線７の形成されたシリコン半導
体基板上１の全面を、例えば窒素、アンモニアなどの窒
素を含む雰囲気中において、１４０度程度以上の熱処理
、例えばランプアニールなど、を行う。この熱処理によ
り、ビット線７の表面層は側面層も含めて窒化され、タ
ングステン窒化膜１０となる。９９はＡＡ側断図である
（図３）。

【００３０】更にタングステン窒化膜１０上の全面に、
従来の場合と同様にして層間絶縁膜６ｂを堆積する（図
４）。

【００３１】既述のように堆積しただけの状態では平坦
性が悪くその上面に配線９を形成することができないの
で、層間絶縁膜６ｂの形成されたシリコン半導体基板上
１の全面を、９００度から１１００度程度の温度で熱処
理して層間絶縁膜６ｂをリフローさせ、平坦性を向上さ
せる（図５）。このリフローの為の熱処理において、タ
ングステン窒化膜１０はタングステン膜からなるビット
線７の酸化を防ぎ、その平坦性を保つことができ、信頼
性レベルも向上させることができる。次に平坦性の向上
した層間絶縁膜６ｂ上に、アルミ膜をスパッタ法で堆積
し、配線９を形成する（図６）。

【００３２】なお、上記の実施例は、タングステン膜か
らなるビット線７とその上層の層間絶縁膜６ｂの熱処理
との反応による酸化を防ぐために、タングステン膜７の
表面層を窒素を含む雰囲気中において熱処理を加えて窒
化させ、タングステン窒化膜とする場合を述べたが、同
じように両者の相互反応を防ぐ働きをする他のタングス
テン化合物膜例えばタングステンシリサイドであっても
同様の効果を奏する。

【００３３】これらの膜は、反応ガス雰囲気中で熱処理
を行うことにより堆積できる。

【００３４】また、ビット線の配線抵抗を低くするため
に、ＣＶＤ法によるタングステン膜を形成する場合を述
べたが、タングステン以外に、タングステンシリサイド
などの他のメタルＣＶＤ法でも同様の効果を奏する。

【００３５】さらに、上記実施例ではＭＯＳ型半導体装
置の場合を述べたが、他のタングステン配線を有する半
導体装置に適用しても同様の効果を奏する。

【００３６】

【発明の効果】以上のように、この発明の半導体装置は
、タングステン配線がその表面層にタングステン窒化膜
を備えているので、上層に堆積する層間絶縁膜のリフロ
ーのための熱処理によるタングステン膜の酸化を防ぎ、
高品質、高歩留りの半導体装置を得ることができる。

【００３７】またこの発明の半導体装置の製造方法は、
タングステン配線を、窒素を含む雰囲気中において１４
０度程度以上で熱処理を行うことにより、タングステン
膜の表面層を窒化させてタングステン窒化膜を形成する
ので前記半導体装置を得ることができる。

【図面の簡単な説明】

【図１】この発明の一実施例による半導体装置を示す断
面図である。

【図２】この発明の一実施例における半導体装置の形成
フローを示す図である。

【図３】この発明の一実施例における半導体装置の形成
フローを示す図である。

【図４】この発明の一実施例における半導体装置の形成
フローを示す図である。

【図５】この発明の一実施例における半導体装置の形成
フローを示す図である。

【図６】この発明の一実施例における半導体装置の形成
フローを示す図である。

【図７】従来の半導体装置を示す断面図である。

【図８】従来の半導体装置の形成フローを示す図である
。

【図９】従来の半導体装置の形成フローを示す図である
。

【図１０】従来の半導体装置の形成フローを示す図であ
る。

【図１１】従来の半導体装置の形成フローを示す図であ
る。

【図１２】図７の層間絶縁膜６ａ付近を拡大して示した
断面図である。

【図１３】図１０における熱処理時のタングステン酸化
物（ＷＯ３　）発生を示した断面図である。

【符号の説明】

１　　シリコン半導体基板 ６ａ　　層間絶縁膜 ６ｂ　　層間絶縁膜 ７　　ビット線（タングステン膜） １０　　タングステン窒化膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　半導体基板上にタングステン配線を有
   する構造において、タングステン配線の表面層にタング
   ステン化合物膜層を備えたことを特徴とする半導体装置
   。
2. 【請求項２】　　請求項１のタングステン化合物膜層を
   、請求項１のタングステン配線を窒素を含む雰囲気中に
   おいて摂氏１４０度以上の熱処理を行って形成すること
   を特徴とする半導体装置の製造方法。