JPS6343350A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6343350A JPS6343350A JP18633886A JP18633886A JPS6343350A JP S6343350 A JPS6343350 A JP S6343350A JP 18633886 A JP18633886 A JP 18633886A JP 18633886 A JP18633886 A JP 18633886A JP S6343350 A JPS6343350 A JP S6343350A
- Authority
- JP
- Japan
- Prior art keywords
- film
- baking
- semiconductor device
- contained
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 150000002291 germanium compounds Chemical class 0.000 claims description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910052732 germanium Inorganic materials 0.000 abstract description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract description 3
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 abstract description 2
- 239000004615 ingredient Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000009499 grossing Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100336480 Drosophila melanogaster Gem2 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus compound Chemical class 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、信頼性の高い半導体装置に関し、特に表面凹
凸が平坦化された絶縁膜を有する半導体装置に関する。
凸が平坦化された絶縁膜を有する半導体装置に関する。
半導体素子の微細化、高密度化が進むにつれ、半導体表
面は層間絶縁膜、配線、保護膜等により、急峻な段差が
形成されるようになる。この段差によシ、フォトレジス
トの繕光が不完全となシ微細パターンの形・成が困難と
なったり、段差部で配線が断線する那の不都合の発生が
著しくなって来た。
面は層間絶縁膜、配線、保護膜等により、急峻な段差が
形成されるようになる。この段差によシ、フォトレジス
トの繕光が不完全となシ微細パターンの形・成が困難と
なったり、段差部で配線が断線する那の不都合の発生が
著しくなって来た。
素子の微細化に伴なう表面段差間隔の縮小は、配線形成
工程などの一層の困難をもたらし、製品の良品率の低下
や信頼性等の低下の直接の原因となる。かかる困難を打
開するため、従来は、シリコン化合物を主成分として含
み、不純物としてリン化合物を含む溶液の塗布焼成膜を
形成し、素子の表面段差形状を緩和する方法が試みられ
て来た◇〔発明が解決しようとする問題点〕 上述した従来技術による塗布焼成１ｉＱは、段差の上部
には薄く、下部には厚く形成され、段差平滑化の効果は
有するが、同時に段差下部の膜厚の厚い部分に大きな内
部応力が蓄積される。このため、十分な表面平滑度を得
るために厚い塗布焼成膜を形成すると、段差下部で亀裂
を生じてしまう。また、亀裂を発生しないために、塗布
焼成膜の膜厚を薄くすると、十分な表面平滑化が得られ
ないという欠点を有する。微細化、高密度化された素子
はど表面段差形状は凹凸が敏しい。従って、従来技術に
よる塗布焼成、膜表面平滑化法は、高密度の最先端デバ
イスには適用が極めて困難であるという重大な欠点を有
する。
工程などの一層の困難をもたらし、製品の良品率の低下
や信頼性等の低下の直接の原因となる。かかる困難を打
開するため、従来は、シリコン化合物を主成分として含
み、不純物としてリン化合物を含む溶液の塗布焼成膜を
形成し、素子の表面段差形状を緩和する方法が試みられ
て来た◇〔発明が解決しようとする問題点〕 上述した従来技術による塗布焼成１ｉＱは、段差の上部
には薄く、下部には厚く形成され、段差平滑化の効果は
有するが、同時に段差下部の膜厚の厚い部分に大きな内
部応力が蓄積される。このため、十分な表面平滑度を得
るために厚い塗布焼成膜を形成すると、段差下部で亀裂
を生じてしまう。また、亀裂を発生しないために、塗布
焼成膜の膜厚を薄くすると、十分な表面平滑化が得られ
ないという欠点を有する。微細化、高密度化された素子
はど表面段差形状は凹凸が敏しい。従って、従来技術に
よる塗布焼成、膜表面平滑化法は、高密度の最先端デバ
イスには適用が極めて困難であるという重大な欠点を有
する。
本発明の半導体装置では、複数の導体層間の層間絶縁膜
の表面に、シリコン化合物を主成分として含み、しかも
ゲルマニウム化合物をも含む溶液を塗布・滉成して出来
る絶・１鹸膜を有している。塗布・焼成膜中にゲルマニ
ウムが含有されると、膜中の内部応力が緩和され、４裂
が生じにくく、厚い塗布・焼成後が容易に形成できるの
である。
の表面に、シリコン化合物を主成分として含み、しかも
ゲルマニウム化合物をも含む溶液を塗布・滉成して出来
る絶・１鹸膜を有している。塗布・焼成膜中にゲルマニ
ウムが含有されると、膜中の内部応力が緩和され、４裂
が生じにくく、厚い塗布・焼成後が容易に形成できるの
である。
次に、本発明について図面を参照して説明する。
第１図と第２図は本発明をＭＯ８型ＬＳＩに適用した場
合の一実施例の製造工程途中の断面図である。先づ、第
１図に示された如く、１はＰ型シリコン基板、２はフィ
ールド酸化膜、３はゲートＫｌ化膜、４はヒ素を不純物
とするＮ型拡散層、５は多結晶シリコンによるゲート電
極、６は多結晶シリコンによる配線、７はシシンとホス
フィンを用い常圧気相成長法によ層形成されたリンケイ
酸ガラス（ＰＳＧ）膜である。このＰＳＧ膜７は段差被
覆率が極めて悪く、従来技術による不十分な表面平滑化
だけでは、次工程以後の配線形成工程が大きな困難に直
面する。本実施例では、シリコン化合物を主成分として
含む溶液中にゲルマニウムを含み、焼成後の膜中にゲル
マニウム酸化物Ｇｅｍ。
合の一実施例の製造工程途中の断面図である。先づ、第
１図に示された如く、１はＰ型シリコン基板、２はフィ
ールド酸化膜、３はゲートＫｌ化膜、４はヒ素を不純物
とするＮ型拡散層、５は多結晶シリコンによるゲート電
極、６は多結晶シリコンによる配線、７はシシンとホス
フィンを用い常圧気相成長法によ層形成されたリンケイ
酸ガラス（ＰＳＧ）膜である。このＰＳＧ膜７は段差被
覆率が極めて悪く、従来技術による不十分な表面平滑化
だけでは、次工程以後の配線形成工程が大きな困難に直
面する。本実施例では、シリコン化合物を主成分として
含む溶液中にゲルマニウムを含み、焼成後の膜中にゲル
マニウム酸化物Ｇｅｍ。
を１９ｗｔ％含む塗布焼成膜８を平坦部で１５０ＯＡの
膜厚に形成した。本実施例の膜８中には、Ｇｅｍ。
膜厚に形成した。本実施例の膜８中には、Ｇｅｍ。
のほかに不純物としてＰ２Ｏ５を５ｗｔ％含有させた。
本実施例の場合、膜中にはＰ２Ｏ５とは別にＧｅｍ２が
１０ｗｔ％と十分に多く含有しされているだめ、内部応
力が膜中に蓄積されにくく、膜の亀裂が発生しにくい。
１０ｗｔ％と十分に多く含有しされているだめ、内部応
力が膜中に蓄積されにくく、膜の亀裂が発生しにくい。
本実施例の場合、段差部■などの膜厚は５０００Ａを越
えるが、膜の亀裂は発生しなかった。第１図に示される
如く、膜８の膜厚は十分に厚く、膜８による表面平滑化
効果が太きいため、膜８の表面は十分に平滑されており
、配線形成など以後の製造工程が十分に容易化される。
えるが、膜の亀裂は発生しなかった。第１図に示される
如く、膜８の膜厚は十分に厚く、膜８による表面平滑化
効果が太きいため、膜８の表面は十分に平滑されており
、配線形成など以後の製造工程が十分に容易化される。
次に、第２図に示される如く、コンタクト孔９やアルミ
配線１０２表面保獲膜１１などが形成され１半導体装置
が出来る。
配線１０２表面保獲膜１１などが形成され１半導体装置
が出来る。
本発明では、塗布焼成膜中に１０ｗｔ％のＵｅ０２を含
有する膜について述べたが、含有量は１９ｗｔ％に限定
されない。一般に、内部応力の緩和効果はＧｅ ０２の
含有量が多い程大きい。従って、Ｇｅｍ、の含有量は、
素子表面の段差の程度と要求される表面平滑度とに応じ
て増減することが好ましい。また、他の不純物としてＰ
！０５が含有される場合について述べたが、Ｐ２Ｏ５だ
けでなく、Ｂ２Ｏ３など他の不純物を同時に含有させる
ことも内部応力の緩和に効果がある。Ｐ２Ｏ，やＢ２０
．の含有量に応じて内部応力緩和に効果があることは、
１ｊｅ０２の場合と同様である。但し、Ｇｅｍ、の場合
と異なυ、Ｐ 鵞０５ ’？ Ｂ２０ｓが１９ｗｔ％も
の多量含有されると、これらの不純物の溶出による素子
の信頼性の劣化などを引き起こすので、注意が必要であ
る。
有する膜について述べたが、含有量は１９ｗｔ％に限定
されない。一般に、内部応力の緩和効果はＧｅ ０２の
含有量が多い程大きい。従って、Ｇｅｍ、の含有量は、
素子表面の段差の程度と要求される表面平滑度とに応じ
て増減することが好ましい。また、他の不純物としてＰ
！０５が含有される場合について述べたが、Ｐ２Ｏ５だ
けでなく、Ｂ２Ｏ３など他の不純物を同時に含有させる
ことも内部応力の緩和に効果がある。Ｐ２Ｏ，やＢ２０
．の含有量に応じて内部応力緩和に効果があることは、
１ｊｅ０２の場合と同様である。但し、Ｇｅｍ、の場合
と異なυ、Ｐ 鵞０５ ’？ Ｂ２０ｓが１９ｗｔ％も
の多量含有されると、これらの不純物の溶出による素子
の信頼性の劣化などを引き起こすので、注意が必要であ
る。
本発明の実施例では、ＭＯ８型ＬＳＩの場合について説
明したが、バイポーラ型ＬＳＩなど、他の半導体素子に
適用できることは言うまでもない。
明したが、バイポーラ型ＬＳＩなど、他の半導体素子に
適用できることは言うまでもない。
まだ、形成膜厚や適用工程も、アルミ配線の段差纒減な
ど本実施例以外の他の条件を選択できることも言うまで
もない。
ど本実施例以外の他の条件を選択できることも言うまで
もない。
以上説明したように、本発明を用いると、塗布焼成膜中
に（） ｅ ０２を含有させることにより素子表面に十
分厚い塗布焼成膜を容易に形成できる。このことは、表
面段差が激しく、通常方法では素子が容易に形成できな
いような高密度・微細化素子でも表面平滑化を十分に、
しかも容易に達成し得ることを意味し、高密度化・微細
化された素子でも微細なアルミ配線が容易に形成でき、
機能の高置化や処理速度の高速化が容易に実現できるこ
とを意味する。本発明の半導体装置は、高密度で高い性
能を有するにもかかわらず、高い製造の良品率と、高い
製品の信頼性を有するという大きな効果を有する。
に（） ｅ ０２を含有させることにより素子表面に十
分厚い塗布焼成膜を容易に形成できる。このことは、表
面段差が激しく、通常方法では素子が容易に形成できな
いような高密度・微細化素子でも表面平滑化を十分に、
しかも容易に達成し得ることを意味し、高密度化・微細
化された素子でも微細なアルミ配線が容易に形成でき、
機能の高置化や処理速度の高速化が容易に実現できるこ
とを意味する。本発明の半導体装置は、高密度で高い性
能を有するにもかかわらず、高い製造の良品率と、高い
製品の信頼性を有するという大きな効果を有する。
第１図と第２図は本発明の一実施例の製造工程途中の断
面図である。 １・・・・・・半導体基板、２・・・・・・フィールド
酸化膜、３・・・・・・ゲート絶縁膜、４・・・・・・
Ｎ型拡散層、５・・・・・・多結晶シリコンゲーＮＪ極
、６・・・・・・多結晶シリコン配線、７・・・・・・
層間絶縁膜、８・・・・・・塗布焼成膜、９・・・・・
・コンタクト孔、１０・・・・・・アルミ配線、１１・
・・・・・表面保護膜。 躬１図 躬Ｚ図
面図である。 １・・・・・・半導体基板、２・・・・・・フィールド
酸化膜、３・・・・・・ゲート絶縁膜、４・・・・・・
Ｎ型拡散層、５・・・・・・多結晶シリコンゲーＮＪ極
、６・・・・・・多結晶シリコン配線、７・・・・・・
層間絶縁膜、８・・・・・・塗布焼成膜、９・・・・・
・コンタクト孔、１０・・・・・・アルミ配線、１１・
・・・・・表面保護膜。 躬１図 躬Ｚ図
Claims (1)
- 複数の導電体層を有する半導体装置において、前記導体
層間の層間絶縁膜の表面が、シリコン化合物を主成分と
して含み、しかもゲルマニウム化合物をも含む溶液を塗
布・焼成して出来る絶縁膜で覆われていることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18633886A JPS6343350A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18633886A JPS6343350A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6343350A true JPS6343350A (ja) | 1988-02-24 |
Family
ID=16186601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18633886A Pending JPS6343350A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6343350A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62213141A (ja) * | 1986-03-13 | 1987-09-19 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1986
- 1986-08-08 JP JP18633886A patent/JPS6343350A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62213141A (ja) * | 1986-03-13 | 1987-09-19 | Seiko Epson Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0391930A (ja) | 半導体装置の製造方法 | |
| JPH0744178B2 (ja) | 半導体装置の製造方法 | |
| JPS6343350A (ja) | 半導体装置 | |
| US3807038A (en) | Process of producing semiconductor devices | |
| JPS6081840A (ja) | 半導体装置 | |
| JPS6081833A (ja) | 半導体装置 | |
| JPH0482054B2 (ja) | ||
| KR930011537B1 (ko) | 반도체 장치 제조방법 | |
| JPS6160580B2 (ja) | ||
| JPS6161698B2 (ja) | ||
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS63155625A (ja) | 半導体集積回路装置 | |
| JPH0497531A (ja) | 半導体装置の製造方法 | |
| JPS6159747A (ja) | 半導体装置の製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH0226039A (ja) | 半導体装置 | |
| KR100202199B1 (ko) | 반도체소자의 금속박막 평탄화방법 | |
| JPS62213141A (ja) | 半導体装置の製造方法 | |
| JPS6367753A (ja) | 半導体装置 | |
| JPS6334956A (ja) | 半導体装置の製造方法 | |
| JPS63292632A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPS6118350B2 (ja) | ||
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPS63257229A (ja) | 半導体装置の製造方法 |