JPS6081840A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6081840A JPS6081840A JP18949883A JP18949883A JPS6081840A JP S6081840 A JPS6081840 A JP S6081840A JP 18949883 A JP18949883 A JP 18949883A JP 18949883 A JP18949883 A JP 18949883A JP S6081840 A JPS6081840 A JP S6081840A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- phosphorus
- boron
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体装置、特に半導体表面の段差を少くした
半導体装置に関する。
半導体装置に関する。
半導体素子の微細化、高密度化がすすむにつれ半導体表
面は酸化分離膜、配線、保護膜等による急峻な段差が生
じてきている。この段差圧よｐフォトレジストの露光が
不完全となシ微細パターンの形成が困難となったシ、又
段差部に薬品が残留する等の不都合が生じていた。特に
段差の大きい絶縁膜上にＡＩ等の配線を形成する場合、
段差の部分で断線したシ、たとえ断線とならないまでも
配線が不完全に形成され半導体装置の作動中にトラブル
を生じ信頼性を低下させる原因となりていた。
面は酸化分離膜、配線、保護膜等による急峻な段差が生
じてきている。この段差圧よｐフォトレジストの露光が
不完全となシ微細パターンの形成が困難となったシ、又
段差部に薬品が残留する等の不都合が生じていた。特に
段差の大きい絶縁膜上にＡＩ等の配線を形成する場合、
段差の部分で断線したシ、たとえ断線とならないまでも
配線が不完全に形成され半導体装置の作動中にトラブル
を生じ信頼性を低下させる原因となりていた。
この対策としては、一般に第１図に示す様に、半導体基
板１上に形成されたポリシリコンやＡＩ等の凹凸構造物
２を絶縁膜３で覆ったのち、この絶縁膜３を表面にリン
とシリコン化合物を含む溶液を塗布し、焼成することに
よりシリコン酸化膜４を形成し、段差部をうめ表面を工
）平滑としていた。
板１上に形成されたポリシリコンやＡＩ等の凹凸構造物
２を絶縁膜３で覆ったのち、この絶縁膜３を表面にリン
とシリコン化合物を含む溶液を塗布し、焼成することに
よりシリコン酸化膜４を形成し、段差部をうめ表面を工
）平滑としていた。
しかしながら、この様にシリコン化合物溶液を塗布・焼
成してシリコン酸化膜４を形成する方法忙おいては、段
差部の被覆状態が悪く、例えばくびれ部５が形成された
溝部人には塗布液が浸透しないため空洞が形成される。
成してシリコン酸化膜４を形成する方法忙おいては、段
差部の被覆状態が悪く、例えばくびれ部５が形成された
溝部人には塗布液が浸透しないため空洞が形成される。
又仮に、溝部人に塗血液が入ったとしても形成されるシ
リコン酸化膜は厚くなるために焼成が不完全とな）、エ
ツチング速度の大きいシリコン酸化膜が形成され、後工
程で開口部を形成する場合簡単にエツチングされて溝部
Ａに空洞を生ずる欠点がある。更に、このシリコン酸化
膜４は焼成するにつれ収縮し膜内にストレスが蓄積する
ため特にシリコン酸化膜４の厚い部分Ａ、Ｂにクラック
を発生するという欠点もある。クラックの発生はシリコ
ン酸化膜４が厚い程多くしかも大きくなるため、シリコ
ン酸化膜を厚くし半導体表面をｌ配線形成に適するよう
に平坦化するのは極めて困難である。
リコン酸化膜は厚くなるために焼成が不完全とな）、エ
ツチング速度の大きいシリコン酸化膜が形成され、後工
程で開口部を形成する場合簡単にエツチングされて溝部
Ａに空洞を生ずる欠点がある。更に、このシリコン酸化
膜４は焼成するにつれ収縮し膜内にストレスが蓄積する
ため特にシリコン酸化膜４の厚い部分Ａ、Ｂにクラック
を発生するという欠点もある。クラックの発生はシリコ
ン酸化膜４が厚い程多くしかも大きくなるため、シリコ
ン酸化膜を厚くし半導体表面をｌ配線形成に適するよう
に平坦化するのは極めて困難である。
本発明の目的は上記欠点を除去し、半導体表面の段差部
をうめて平坦化し、信頼性の高い配線を形成することの
できるシリコン酸化膜を有する半導体装置を提供するこ
とにある。
をうめて平坦化し、信頼性の高い配線を形成することの
できるシリコン酸化膜を有する半導体装置を提供するこ
とにある。
本発明の半導体装置は、半導体基板上に形成された半導
体装置の表面上にシリコン化合物を塗布曇焼成して形成
されたシリコン酸化膜を有する半導体装置において、前
記シリコン酸化膜はリン及びホウ素をそれぞれ１〜８重
ｉ％含んで構成される。
体装置の表面上にシリコン化合物を塗布曇焼成して形成
されたシリコン酸化膜を有する半導体装置において、前
記シリコン酸化膜はリン及びホウ素をそれぞれ１〜８重
ｉ％含んで構成される。
従来、半導体基板上に形成された半導体素子表面の段差
をうけるために形成されるシリコン酸化膜は、流動温度
を下げると共にパッシベーシッン膜としての機能を持た
せるために数％のリンを含ませるのが普通である。リン
の濃度は１重ｉ％以下では、例えば特性に影響を与える
ナトリウムイオンを十分に固定できない恐れがある。又
リンの濃度が増すｔでつれ吸湿性が大となシ、水分と反
応して形成された酸がＡｌ電極等を溶解することが知ら
れている。従って一般には保護膜として用いる場合は２
・〜３％のリンを、又層間絶縁膜として用いる場合は７
〜８重量％のリンを含むシリコン酸化膜（以下ＰＥＧ膜
と記す）が用いられている。
をうけるために形成されるシリコン酸化膜は、流動温度
を下げると共にパッシベーシッン膜としての機能を持た
せるために数％のリンを含ませるのが普通である。リン
の濃度は１重ｉ％以下では、例えば特性に影響を与える
ナトリウムイオンを十分に固定できない恐れがある。又
リンの濃度が増すｔでつれ吸湿性が大となシ、水分と反
応して形成された酸がＡｌ電極等を溶解することが知ら
れている。従って一般には保護膜として用いる場合は２
・〜３％のリンを、又層間絶縁膜として用いる場合は７
〜８重量％のリンを含むシリコン酸化膜（以下ＰＥＧ膜
と記す）が用いられている。
このようなＰＳＧ膜を段差部に形成した場合前記したよ
うに、十分に段差をうめることができず、又焼成が不完
全でエツチング速度の大きなＰ２Ｏ膜となる。
うに、十分に段差をうめることができず、又焼成が不完
全でエツチング速度の大きなＰ２Ｏ膜となる。
発明者はホウ酸系ガラスのＨＦ溶液によるエツチング速
度が小さいことに着目しリンとホウ素を含有するシリコ
ン酸化膜（ＢＰＳＧ膜と記す）について検討した。その
結果従来のＰＳＧ膜に比べ段差部の平坦化に勝れた特性
を有するＢＰＳＧ膜を得ることができた。特性調査は、
ホウ素及びリンの酸化物をシリコン化合物溶液に混合し
たのち回転塗布法によシ、厚さ約１．５μｍのストライ
プ状の５ｉｎｓ膜を有するシリコンウェハ上に塗布した
のち、１０００℃で１〜２時間焼成して形成したＢＰ８
Ｇ膜を用いて行なった。
度が小さいことに着目しリンとホウ素を含有するシリコ
ン酸化膜（ＢＰＳＧ膜と記す）について検討した。その
結果従来のＰＳＧ膜に比べ段差部の平坦化に勝れた特性
を有するＢＰＳＧ膜を得ることができた。特性調査は、
ホウ素及びリンの酸化物をシリコン化合物溶液に混合し
たのち回転塗布法によシ、厚さ約１．５μｍのストライ
プ状の５ｉｎｓ膜を有するシリコンウェハ上に塗布した
のち、１０００℃で１〜２時間焼成して形成したＢＰ８
Ｇ膜を用いて行なった。
第２図はリン＃Ｋを一定（４，０重−ｉ′％）とした場
合のホウ素の含有率とＨＦ溶液に対するエツチング速度
との関係を示す図である。第２図に示されるようにエツ
チング速度はホウ素の量が増すにつれて減少する。従っ
てリンとホウ素の含有率を適嶋に組み合せることによシ
所望のエツチング速度を有するＢＰ８Ｇ膜を形成するこ
とができる。
合のホウ素の含有率とＨＦ溶液に対するエツチング速度
との関係を示す図である。第２図に示されるようにエツ
チング速度はホウ素の量が増すにつれて減少する。従っ
てリンとホウ素の含有率を適嶋に組み合せることによシ
所望のエツチング速度を有するＢＰ８Ｇ膜を形成するこ
とができる。
５−
例えば、リンとホウ素の含有率をそれぞれ４％とするこ
とによ＃）８ｉ０を膜とエツチング速度のほぼ等しいＢ
Ｐ８Ｇ膜が得られる。
とによ＃）８ｉ０を膜とエツチング速度のほぼ等しいＢ
Ｐ８Ｇ膜が得られる。
また、段差部に塗布され九ＢＰ８Ｇ膜の焼成が不完全に
なる恐れのある場合はリンに比ベホウ素の含有量を多く
しておくととＫｘリエッチング速廂の遅いＢＰ８Ｇ膜を
形成することが可能である。
なる恐れのある場合はリンに比ベホウ素の含有量を多く
しておくととＫｘリエッチング速廂の遅いＢＰ８Ｇ膜を
形成することが可能である。
ＢＰ８Ｇ膜の流動温度はリンとホウ素がそれぞれ４〜５
重量％の場合８００℃〜８５’Ｏ℃であ夛、従来のリン
を４〜５重量％含むＰＳＧ膜に比べ約２００℃低下した
。この流動温度の低下は急峻な段舵をＢＰ８Ｇ膜のりフ
ローでうめるのに大いに鳴動である。
重量％の場合８００℃〜８５’Ｏ℃であ夛、従来のリン
を４〜５重量％含むＰＳＧ膜に比べ約２００℃低下した
。この流動温度の低下は急峻な段舵をＢＰ８Ｇ膜のりフ
ローでうめるのに大いに鳴動である。
Ｐ Ｓ Ｇ＠を゛焼成した場合のクラックの発生につい
ては、リンの含有量が多くなるにつれて少くなることは
知られているが、上述した如くリンの含有量の増加に従
い吸湿性が増しｋｌ配線等の腐食を生ずるためリンの含
有１は８重量％以下に抑制する必要がある。リンの代り
に８ｉ０ｚ膜にホウ素を添加した場合、リンと同様にホ
ウ素の含有量が６− 増すに従ってクラックの発生は減少した。従ってクラッ
クの発生を防止するためにはＢＰ８Ｇ膜中リリンす濃度
はナトリウムイオンタ固定するに必要な量例えば３〜４
重量％とじ、同程度のホウ素を含有させれはよい。なお
ホウ素の濃度は１重ｔ、％以下ではクラック抑制に対す
る効果が小さく、又８重量％以上ではエツチング速度が
遅くなり実用的ではない。
ては、リンの含有量が多くなるにつれて少くなることは
知られているが、上述した如くリンの含有量の増加に従
い吸湿性が増しｋｌ配線等の腐食を生ずるためリンの含
有１は８重量％以下に抑制する必要がある。リンの代り
に８ｉ０ｚ膜にホウ素を添加した場合、リンと同様にホ
ウ素の含有量が６− 増すに従ってクラックの発生は減少した。従ってクラッ
クの発生を防止するためにはＢＰ８Ｇ膜中リリンす濃度
はナトリウムイオンタ固定するに必要な量例えば３〜４
重量％とじ、同程度のホウ素を含有させれはよい。なお
ホウ素の濃度は１重ｔ、％以下ではクラック抑制に対す
る効果が小さく、又８重量％以上ではエツチング速度が
遅くなり実用的ではない。
第３図は本発明の一実施例の断面図である。Ｐ型半導体
基板１１上にフィールド酸化膜１２、ゲート酸化１１Ｊ
１３ポリシリコンゲート１４及びｎ型不純物領域１５を
形成したのち絶縁酸化膜１６を形成するとその表面には
０．５〜１．０μａｍ度の大きな段差が形成される。こ
の表面にリンとホウ素をそれぞれ４％含むシリコン化合
物溶液を塗布したのち、約９００℃に加熱すると形成さ
れたＢＰＳＧ膜１７はリフローし段差部は平坦化される
。続いてＢＰ８Ｇ膜１７及び絶縁酸化膜１６に開口部を
設けＡｌ配線１８を形成することに工りシリコンゲ−）
ＭＯＳＦＥＴが完成する。このように形成された半導体
装置においては、段差部はシリコン化合物浴液の塗布及
び形成されたＢＰ８Ｇ膜１７のリフローにより平坦化さ
れる。そして段差部に形成されたＢＰ８Ｇ膜１７のクラ
ック発生は抑制される。
基板１１上にフィールド酸化膜１２、ゲート酸化１１Ｊ
１３ポリシリコンゲート１４及びｎ型不純物領域１５を
形成したのち絶縁酸化膜１６を形成するとその表面には
０．５〜１．０μａｍ度の大きな段差が形成される。こ
の表面にリンとホウ素をそれぞれ４％含むシリコン化合
物溶液を塗布したのち、約９００℃に加熱すると形成さ
れたＢＰＳＧ膜１７はリフローし段差部は平坦化される
。続いてＢＰ８Ｇ膜１７及び絶縁酸化膜１６に開口部を
設けＡｌ配線１８を形成することに工りシリコンゲ−）
ＭＯＳＦＥＴが完成する。このように形成された半導体
装置においては、段差部はシリコン化合物浴液の塗布及
び形成されたＢＰ８Ｇ膜１７のリフローにより平坦化さ
れる。そして段差部に形成されたＢＰ８Ｇ膜１７のクラ
ック発生は抑制される。
更に開口部を形成する場合でも、ＢＰＳＧ膜１７のエツ
チング速度は絶縁酸化膜１６のエツチング速度と同一に
しであるので特に問題は生じない。従ってＡｌ配線１８
は断線を生ずることなく形成できるため半導体装置の信
頼性は向上する。
チング速度は絶縁酸化膜１６のエツチング速度と同一に
しであるので特に問題は生じない。従ってＡｌ配線１８
は断線を生ずることなく形成できるため半導体装置の信
頼性は向上する。
上記実施例ではＭＯＳＦＥＴの場合について述べたが、
本発明はフローティングゲート型Ｆ３ＦＲＯＭや有する
半導体装Ｍ等、表面に大きな段差を有する半導体装置全
てに応用ｑｆ能であることは明らかである。
本発明はフローティングゲート型Ｆ３ＦＲＯＭや有する
半導体装Ｍ等、表面に大きな段差を有する半導体装置全
てに応用ｑｆ能であることは明らかである。
以上詳細に説明したように、本発明によれば、半導体表
面の段差部ｔうめて平坦化し、信頼性の高い配線を形成
できるシリコン酸化膜を有する半導体装置が得られるの
でその効果は大きい。
面の段差部ｔうめて平坦化し、信頼性の高い配線を形成
できるシリコン酸化膜を有する半導体装置が得られるの
でその効果は大きい。
第１図は従来の半導体装置の断面図、第２図は本発明の
一実施例に用いられるＢＰＳＣ＋Ｊｇ（のホウ素含有率
とエツチング速度との関係を示す図、第３図は本発明の
一実施例の断面図である。 ■・・・・・・半導体基板、２・・・・・・凹凸ｎ遺物
、３・・曲絶縁膜、４・・・・・・シリコン酸化膜、５
・・・・・・くびれ部、１１・・・・・・Ｐ型半導体基
板、１２・・・・・・）、ｆ−ルド酸化膜、１３・・・
・・・ゲートａ化膜、１４・・・・・・ポリシリコンゲ
ート、１５・・・・・・ｎ型不純物伸域、１６・・・・
・・絶縁酸化膜、１７・・・・・・ＢＰＳＧ膜、１８・
・・・・・ＡＩ配線。 ９− 躬 ｌ 図 θ ２ ４ Ｊ ａ １０ ネウ系含７両牛とす量悴ノ 易 ３ 図
一実施例に用いられるＢＰＳＣ＋Ｊｇ（のホウ素含有率
とエツチング速度との関係を示す図、第３図は本発明の
一実施例の断面図である。 ■・・・・・・半導体基板、２・・・・・・凹凸ｎ遺物
、３・・曲絶縁膜、４・・・・・・シリコン酸化膜、５
・・・・・・くびれ部、１１・・・・・・Ｐ型半導体基
板、１２・・・・・・）、ｆ−ルド酸化膜、１３・・・
・・・ゲートａ化膜、１４・・・・・・ポリシリコンゲ
ート、１５・・・・・・ｎ型不純物伸域、１６・・・・
・・絶縁酸化膜、１７・・・・・・ＢＰＳＧ膜、１８・
・・・・・ＡＩ配線。 ９− 躬 ｌ 図 θ ２ ４ Ｊ ａ １０ ネウ系含７両牛とす量悴ノ 易 ３ 図
Claims (1)
- 半導体基板上に形成された半導体装置の表面上にシリコ
ン化合物を塗布・焼成して形成されたシリコン酸化膜を
有する半導体装置において、前記シリコン酸化膜はリン
及びホウ素をそれぞれ１〜８重量％含むことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18949883A JPS6081840A (ja) | 1983-10-11 | 1983-10-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18949883A JPS6081840A (ja) | 1983-10-11 | 1983-10-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6081840A true JPS6081840A (ja) | 1985-05-09 |
Family
ID=16242276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18949883A Pending JPS6081840A (ja) | 1983-10-11 | 1983-10-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6081840A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284940A (ja) * | 1985-06-11 | 1986-12-15 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS6214444A (ja) * | 1985-07-11 | 1987-01-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6229144A (ja) * | 1985-07-29 | 1987-02-07 | Shinetsu Ishiei Kk | スパツタリング用タ−ゲツト |
| JPS62108531A (ja) * | 1985-11-06 | 1987-05-19 | Mitsubishi Electric Corp | 半導体装置 |
| JPH01268154A (ja) * | 1988-04-20 | 1989-10-25 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
| JPH02135759A (ja) * | 1988-09-30 | 1990-05-24 | Samsung Electron Co Ltd | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5133575A (ja) * | 1974-09-17 | 1976-03-22 | Nippon Telegraph & Telephone | Tasohaisenkozo |
| JPS5221785A (en) * | 1975-08-13 | 1977-02-18 | Toshiba Corp | Unit and production system for semiconductor |
-
1983
- 1983-10-11 JP JP18949883A patent/JPS6081840A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5133575A (ja) * | 1974-09-17 | 1976-03-22 | Nippon Telegraph & Telephone | Tasohaisenkozo |
| JPS5221785A (en) * | 1975-08-13 | 1977-02-18 | Toshiba Corp | Unit and production system for semiconductor |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284940A (ja) * | 1985-06-11 | 1986-12-15 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS6214444A (ja) * | 1985-07-11 | 1987-01-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6229144A (ja) * | 1985-07-29 | 1987-02-07 | Shinetsu Ishiei Kk | スパツタリング用タ−ゲツト |
| JPS62108531A (ja) * | 1985-11-06 | 1987-05-19 | Mitsubishi Electric Corp | 半導体装置 |
| JPH01268154A (ja) * | 1988-04-20 | 1989-10-25 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
| JPH02135759A (ja) * | 1988-09-30 | 1990-05-24 | Samsung Electron Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS618945A (ja) | 半導体集積回路装置 | |
| EP0206938B1 (en) | Germanosilicate spin-on glasses | |
| US3760242A (en) | Coated semiconductor structures and methods of forming protective coverings on such structures | |
| JPS6081840A (ja) | 半導体装置 | |
| KR910006093B1 (ko) | 반도체 장치의 제조방법 | |
| JPS63142A (ja) | 半導体装置の製造方法 | |
| JPS583377B2 (ja) | ハンドウタイソウチ ノ セイゾウホウホウ | |
| JPS6081833A (ja) | 半導体装置 | |
| JPS5759359A (en) | Manufacture of semiconductor device | |
| JPS5842254A (ja) | 半導体装置の製造方法 | |
| JPS5882532A (ja) | 素子分離方法 | |
| JPH0258252A (ja) | 半導体装置の製造方法 | |
| JPS59222945A (ja) | 半導体装置の製造方法 | |
| JPH0226783B2 (ja) | ||
| JPH0419707B2 (ja) | ||
| JPS59232443A (ja) | 半導体装置の製造方法 | |
| US4388147A (en) | Method for steam leaching phosphorus from phosphosilicate glass during semiconductor fabrication | |
| JPS61198635A (ja) | 半導体装置の製造方法 | |
| JPH04275430A (ja) | 半導体装置の製造方法 | |
| JPH01222448A (ja) | 半導体装置の製造方法 | |
| KR940002731B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0744216B2 (ja) | 半導体装置の製造方法 | |
| JP2610420B2 (ja) | 半導体基板のエツチング方法 | |
| JPS6074615A (ja) | 半導体装置の製造方法 | |
| JPS6343350A (ja) | 半導体装置 |