JPS583377B2 - ハンドウタイソウチ ノ セイゾウホウホウ - Google Patents

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法に関し、特に例えば半
導体集積回路等のように配線金属層を形成した後保護絶
縁膜層を形成するような半導体装置の製造方法に関する
。

第１図はこの発明の背景となる半導体集積回路（以下；
「ＩＣ」）の表面保護膜を形成するプロセスを工程順に
示す図解的断面図である。

例えばＳｉ等からなる半導体基板１には、例えば選択拡
散等によって所定の半導体素子（図示せず）を施こすた
めおよびその他の目的で例えばＳｉＯ２から成る絶縁膜
２が基板１上に形成される。

金属膜３は、例えばＡｌ，Ｃｒ等から成り、基板１の所
定の半導体素子の内部相互配線を行うためのものであり
、例えば蒸着等の方法により生成した後、フォトエツチ
ング等により所望のパターンに形成される。

第１図ａは前記フォトエッチング工程の完了した後の状
態を示す。

前記金属膜３が所望のパターンに形成された後、前記絶
縁膜２と金属膜３との密着を増すためおよび金属膜３に
よって接続されている各半導体素子と金属膜３との間に
良好なオーミツク特性を得るために熱処理を施こす。

第１図ｂは前記熱処理工程の完了した後の状態を示す。

この熱処理の工程で、金属膜３の再結晶現象により、第
１図ｂに示すごとく凸部３１が金属膜３の上面に数多く
発生するのが通常であり、ヒロツク（ｈｉｌｌｏｃｋ）
またはウイスカ（ｗｈｉｓｋｅｒ）と呼ばれ周知の事実
である。

たとえば、金属膜３として厚さ１μｍのＡｌを用いた場
合、ヒロツクで０．５μｍ、ウイスカで１０μｍ以上に
なることがある。

さらに前記形成された素子の表面保護（パシベーション
等）を目的として、例えばリンガラス（ Ｐｈｏｓｐｈ
ｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ；以下「ＰＳＧ」）
あるいは通常の酸化物（例えばＳｉＯ２等）または窒化
物のような絶縁膜４で全面を覆うが、第１図ｂのような
凸部３１があまりに高い場合には、第１図ｃに示すごと
く絶縁膜４が完全に前記凸部３１を覆うことができず、
一部分が露出する。

すなわち、絶縁膜４は凸部３１の露出によってピンホー
ルを生じる。

一方、通常、ＩＣの外部電極形成法として、ビームリー
ド方式、フリツプチップ方式等が実用に供されているが
、これらの方式はいずれも前記のように絶縁膜４を形成
した後、外部電極として用いる金属をエッチングする工
程を伴っている。

このような場合、絶縁膜４に生じたピンホールを介して
エッチング液が浸透し、金属膜３も同時にエッチングさ
れ第１図ｄの３２で示すように前記ピンホール部で断線
し、製造過程における歩留まりを低下させる大きな要因
となる。

また、絶縁膜４の形成後、金属をエツチングする工程が
ない場合でも、ワイヤボンデイングの後さらに樹脂封止
するような場合、樹脂中に含まれる水分その他金属膜３
を侵す可能性のある成分等によって、第１図ｃの凸部３
１０部分の金属膜３を侵し、ついには第１図ｄのごとく
（エツチング工程を経たと同様に）金属膜３の凹窩部３
２が形成され、配線金属膜３が断線される。

このような場合は、特に経時的に発生するため、半導体
装置の信頼性が失われる。

さらにＮａのようなアルカリイオンが前記ピンホール部
から混入すれば、素子特性を劣化させるため、金属膜３
の一部が保護絶縁膜４から露出することは好ましくない
。

それゆえにこの発明の主たる目的は、上述のごとくの問
題点を解消し、生産性の向上された半導体装置の製造方
法を提供することである。

この発明の上述の目的およびその他の目的と特徴は図面
を参照して行う以下の詳細な説明から一層明らかとなろ
う。

この発明は、要約すれば、金属膜の熱処理工程の後、金
属膜を軽くエツチし、熱処理によって形成された凸部を
なくすかもしくはその高さを低くして、保護絶縁膜のピ
ンホールを減少させ、製品の歩留まりを向上させようと
するものである。

第２図はこの発明の一実施例のＩＣの表面保護膜を形成
するプロセスを工程次に示す図解的断面図である。

第２図ａは第１図ａに対応し、第２図ｂは第１図ｂに対
応し金属膜３の一部には、熱処理工程を終えた状態で、
再結晶現象により凸部３１が形成されている。

このように、熱処理工程終了後、金属膜３の一部に凸部
３１が形成された金属膜３表面を軽くエツチング処理を
行なう。

一般に、凹凸のある物質表面をエッチング処理する場合
、凹部と凸部とにおけるエツチング速度は一様でなく、
凸部の方が凹部に比しエツチング速度が速いのが普通で
ある。

従って、エッチング後の物質表面の凹凸の程度は、エッ
チング前より緩和され平担面に近づく。

そのため、適当なエツチング液とエツチング時間とを選
べば、金属膜３の膜厚に殆んど影響を与えることなく、
凸部３１の高さを可成り減じることができ、第２図ｃの
ごとく、凸部３１の高さのみならず先端の鋭さを軽減す
ることができる。

上述のエッチング条件は、金属膜３の種類によ異なるが
、たとえば１μｍの厚さのＡｌを用いる場合、リン酸：
硝酸：酢酸：水＝２５：１：５：５（容積比）のエツチ
ング液を用いて５０℃で数１０秒エッチングすればよい
。

従って、この後第２図ｄのごとく、絶縁膜４を金属膜３
上に形成すれば、凸部３１は完全に覆われる。

そのため、前述のごとく、保護膜４にピンホールは形成
されることかないため、外部電極形成のためのエッチン
グ処理等によっては、金属膜が断線することがない。

例えば、実験によれば、金属膜３として１μの厚さのＡ
ｌを用い、この金属膜３の上面を厚みが約１μのＰＳＧ
等の保護膜４で覆う場合、Ａｌの金属膜３の凸部３１に
起因する保護膜４のピンホール密度は、約１０分の１以
下に減少させることができる。

上述のごとくこの実施例によれば、保護膜形成前に金属
膜を軽くエッチングすることにより、金属膜上の凸部に
起因する保護膜のピンホールかつ従って金属膜の断線が
非常に効果的に軽減され、製品の信頼性が向上するとと
もに歩留まりが大幅に改善され得る。

第３図はＩＣに多層配線を施こしたこの発明の背景とな
る半導体装置の図解的断面図である。

例えばＳｉ等から成る半導体基板１には、例えばＳｉＯ
２から成る絶縁膜２が形成される。

この絶縁膜２の上面には，下層配線金属膜３，３′が形
成され、良好なオーミツク特性を得る等の目的で熱処理
が施こされる。

その後、この金属膜３，３′の上にはさらに、保護膜４
が形成され、保護膜４は、フォトエツチングにより所定
のスルーホール４１が形成される。

上層配線金属膜５，５′は、例えば蒸着等の後フォトエ
ッチングにより前記保護膜４上に形成される。

従って、下層配線金属膜３と上層配線金属膜５とは、保
護膜４によって電気的に絶縁されるが、金属膜３′と５
′とは保護膜４のスルーホール４１によって電気的に導
通される。

しかしながら、上述のごとくの多層配線のＩＣの場合、
前述のごとく金属膜３，３′の熱処理工程において金属
膜３，３′の再結晶現象によって，第３図に示すごとく
、金属膜３に凸部３１が生長する。

そのため保護膜４がこの凸部３１を完全に覆うことがで
きないときには、本来なら絶縁されなければならない下
層配線金属膜３と上層配線金属膜５とが導通されてしま
い、製品の歩留まりを低下させる一大要因となっている
。

第４図はこの発明の他の実施例としての多層配線のＩＣ
を示す図解的断面図である。

この実施例においては、下層配線金属膜３，３′の蒸着
後の熱処理を施こすために金属膜３上に生長する凸部３
１は、保護膜４の形成直前に軽くエツチングされて、そ
の高さおよびその先端の鋭さが軽減される。

従ってこの後、保護膜４を形成する場合にも、下層金属
嘆３は完全に覆われ、そのため上層金属膜５と下層金属
膜３との電気的絶縁が完全に保持される。

上述のごとくこの実施例によれば、下層配線金属模の熱
処理後、軽くエツチングすることによって保護膜に形成
されるピンホール密度が軽減される。

そのため、下層配線金属膜と上層配線金属膜との不所望
の導通が生じない、信頼性のよいかつ歩留まりのよい多
層配線ＩＣが得られる。

以上のようにこの発明によれば、金属膜の熱処理によっ
てその金属膜上に生長する凸部が軽いエッチング処理を
施こすことによりなくなりあるいは減少されるため、前
記金属膜上に保護膜を形成した場合に金属膜が完全に保
護され得る。

そのため、金属部の凸部に起因する保護膜のピンホール
密度が少なくなり、製品の歩留まりが改善されるととも
に、製品の信頼性が向上する。

従って、生産性の向上が期待できる。

【図面の簡単な説明】

第１図はこの発明の背景となる半導体装置の製造工程の
一部を工程順に示す図解的断面図である。 第２図はこの発明の一実施例の製造工程の一部を工程順
に示す図解的断面図である。 第３図はこの発明の背景となる多層配線ＩＣの図解的断
面図である。 第４図はこの発明の他の実施例としての多層配線ＩＣの
図解的断面図である。 図において、１は半導体基板、２は絶縁膜、３，３’，
５、５’は配線金属膜、３１は凸部、４は保護膜である
。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板を準備するステップ、 前記半導体基板に素子を形成するステップ、前記素子を
   内部配線する金属膜を形成するステップ、 前記配線金属膜を軽くエッチングして前記金属膜表面に
   成長したウイスカ、ヒロツクなどの凸部を除去し、前記
   金属膜表面を平坦化するステップおよび 前記配線金属膜上に保護絶縁膜を形成するステップを含
   む、半導体装置の製造方法。