JPH0482054B2 - - Google Patents
Info
- Publication number
- JPH0482054B2 JPH0482054B2 JP61018469A JP1846986A JPH0482054B2 JP H0482054 B2 JPH0482054 B2 JP H0482054B2 JP 61018469 A JP61018469 A JP 61018469A JP 1846986 A JP1846986 A JP 1846986A JP H0482054 B2 JPH0482054 B2 JP H0482054B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- semiconductor device
- semiconductor substrate
- circuit element
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体装置およびその製造方法に関
し、特に、アルミニウムまたはアルミニウム合金
からなる配線層を有する半導体装置およびその製
造方法に関する。
し、特に、アルミニウムまたはアルミニウム合金
からなる配線層を有する半導体装置およびその製
造方法に関する。
［従来の技術］
第２Ａ図ないし第２Ｆ図は従来の半導体装置の
一例の製造工程を示す断面図および平面図であ
る。以下、第２Ａ図ないし第２Ｆ図を参照して従
来の半導体装置の製造方法について説明する。
一例の製造工程を示す断面図および平面図であ
る。以下、第２Ａ図ないし第２Ｆ図を参照して従
来の半導体装置の製造方法について説明する。
第２Ａ図において、たとえばシリコンである半
導体基板１の所定領域にトランジスタ等からなる
回路素子（図示せず）が形成された後、絶縁膜で
あるPSG（燐ガラス）膜２が所定領域に形成され
る。次に、PSG膜２上にアルミニウムまたはア
ルミニウム合金からなる配線層３が露出した表面
上全面に形成され、さらに配線層３上にフオトレ
ジスト膜４が塗布される。
導体基板１の所定領域にトランジスタ等からなる
回路素子（図示せず）が形成された後、絶縁膜で
あるPSG（燐ガラス）膜２が所定領域に形成され
る。次に、PSG膜２上にアルミニウムまたはア
ルミニウム合金からなる配線層３が露出した表面
上全面に形成され、さらに配線層３上にフオトレ
ジスト膜４が塗布される。
第２Ｂ図において、露光装置（図示せず）を用
いた写真製版およびエツチング法によりフオトレ
ジスト膜４が所定の形状にパターニングされる。
いた写真製版およびエツチング法によりフオトレ
ジスト膜４が所定の形状にパターニングされる。
第２Ｃ図において、パターニングされたフオト
レジスト膜４をマスクとして配線層３をエツチン
グして内部配線層３ａおよびボンデイングパツド
３′が所定の領域に形成され、次にマスクとして
用いたフオトレジスト膜４が除去される。
レジスト膜４をマスクとして配線層３をエツチン
グして内部配線層３ａおよびボンデイングパツド
３′が所定の領域に形成され、次にマスクとして
用いたフオトレジスト膜４が除去される。
第２Ｄ図において、露出した表面上全面にわた
つて最終保護膜５が形成される。
つて最終保護膜５が形成される。
第２Ｅ図において、ボンデイングパツド３′上
の最終保護膜５に写真製版およびエツチング法を
用いて開口部を設け、これによりボンデイングパ
ツド領域が完成する。第２Ｆ図は、第２Ｅ図に示
されるボンデイングパツド３′の平面構造を示す
図である。このボンデイングパツド３′は、たと
えばリード端子と半導体基板１上に形成された半
導体回路装置との電気的接続点となるという重要
な役割を有している。
の最終保護膜５に写真製版およびエツチング法を
用いて開口部を設け、これによりボンデイングパ
ツド領域が完成する。第２Ｆ図は、第２Ｅ図に示
されるボンデイングパツド３′の平面構造を示す
図である。このボンデイングパツド３′は、たと
えばリード端子と半導体基板１上に形成された半
導体回路装置との電気的接続点となるという重要
な役割を有している。
［発明が解決しようとする問題点］
上述の工程を経て形成された半導体装置を加熱
（150℃）および冷却（−65℃）の熱サイクルを繰
返し（100ないし1000サイクル）行ない、形成さ
れた半導体装置の信頼性試験を行なつた後、半導
体装置を切断し、その断面を観察すると、第３図
に示されるように、ボンデイングパツド３′が横
方向にステイドしているが、一方、比較的線幅の
狭い配線層３はほとんどスライドしていない（正
常状態）という現象が見られる。この現象は、加
熱および冷却の熱サイクルを印加したときに最終
保護膜５に生じる熱ストレスにより引き起こさ
れ、アルミニウムまたはアルミニウム合金膜の線
幅の広いところ、特にボンデイングパツド３′に
ストレスが大きくかかるためと考えられている。
（150℃）および冷却（−65℃）の熱サイクルを繰
返し（100ないし1000サイクル）行ない、形成さ
れた半導体装置の信頼性試験を行なつた後、半導
体装置を切断し、その断面を観察すると、第３図
に示されるように、ボンデイングパツド３′が横
方向にステイドしているが、一方、比較的線幅の
狭い配線層３はほとんどスライドしていない（正
常状態）という現象が見られる。この現象は、加
熱および冷却の熱サイクルを印加したときに最終
保護膜５に生じる熱ストレスにより引き起こさ
れ、アルミニウムまたはアルミニウム合金膜の線
幅の広いところ、特にボンデイングパツド３′に
ストレスが大きくかかるためと考えられている。
このように熱ストレスによりボンデイングパツ
ド３′が横方向にスライドすると、半導体装置を
外部に電気的に接続するための接触点位置が移動
することになり、たとえばボンデイングワイヤと
ボンデイングパツド３′との接触不良が生じるな
どの問題点があつた。
ド３′が横方向にスライドすると、半導体装置を
外部に電気的に接続するための接触点位置が移動
することになり、たとえばボンデイングワイヤと
ボンデイングパツド３′との接触不良が生じるな
どの問題点があつた。
それゆえ、この発明の目的は上述のような欠点
を除去し、ボンデイングパツド３′の移動をなく
すことにより、たとえばボンデイングワイヤとボ
ンデイングパツドとの接触不良発生を除去し、こ
れにより半導体装置の不良発生率を低減すること
である。
を除去し、ボンデイングパツド３′の移動をなく
すことにより、たとえばボンデイングワイヤとボ
ンデイングパツドとの接触不良発生を除去し、こ
れにより半導体装置の不良発生率を低減すること
である。
［問題点を解決するための手段］
この発明に係る半導体装置は、１個のボンデイ
ングパツドにおいて、その幅が所定幅、好ましく
は5μｍ以下の小領域に分割された領域を有する
ようにボンデイングパツドを構成したものであ
る。
ングパツドにおいて、その幅が所定幅、好ましく
は5μｍ以下の小領域に分割された領域を有する
ようにボンデイングパツドを構成したものであ
る。
［作用］
線幅が狭い（約10μｍ以下）領域では、熱スト
レスによるスライド現象は発生しない。したがつ
て、１個のボンデイングパツドを構成する複数個
の小領域の各々は、その幅が所定幅、好ましくは
5μｍ以下にされているので、最終保護膜の熱ス
トレスによる影響を見掛け上緩和することがで
き、個々の幅の狭い小領域が移動することがな
く、ボンデイングパツドのたとえばボンデイング
用ワイヤとの接触点の移動を防止することができ
る。
レスによるスライド現象は発生しない。したがつ
て、１個のボンデイングパツドを構成する複数個
の小領域の各々は、その幅が所定幅、好ましくは
5μｍ以下にされているので、最終保護膜の熱ス
トレスによる影響を見掛け上緩和することがで
き、個々の幅の狭い小領域が移動することがな
く、ボンデイングパツドのたとえばボンデイング
用ワイヤとの接触点の移動を防止することができ
る。
［発明の実施例］
第１Ａ図および第１Ｂ図はこの発明の一実施例
である半導体装置の概略構造を示す図であり、第
１Ａ図はその断面構造を示し、第１Ｂ図はボンデ
イングパツド領域の平面構造の一例を示す図であ
る。以下、第１Ａ図および第１Ｂ図を参照してこ
の発明の一実施例による半導体装置の構成につい
て説明する。
である半導体装置の概略構造を示す図であり、第
１Ａ図はその断面構造を示し、第１Ｂ図はボンデ
イングパツド領域の平面構造の一例を示す図であ
る。以下、第１Ａ図および第１Ｂ図を参照してこ
の発明の一実施例による半導体装置の構成につい
て説明する。
たとえばシリコンである半導体基板１上に、絶
縁膜であるPSG膜（燐ガラス膜）２が予め定め
られた形状に形成される。このPSG膜２上には、
アルミニウムまたはアルミニウム合金からなる内
部配線層３ａと、ボンデイングパツド３０がそれ
ぞれ所定の領域に形成される。この発明の特徴と
して、ボンデイングパツド３０は、複数個の小領
域に分割された領域を有するように形成されてい
る。このボンデイングパツドに含まれる小領域の
幅は所定幅、好ましくは5μｍ以下にされている。
PSG膜２上および配線層３ａ上ならびにボンデ
イングパツド３０周辺部は最終保護膜５で覆われ
る。ボンデイングパツド３０上には、ワイヤボン
デイング用の開口部が設けられている。
縁膜であるPSG膜（燐ガラス膜）２が予め定め
られた形状に形成される。このPSG膜２上には、
アルミニウムまたはアルミニウム合金からなる内
部配線層３ａと、ボンデイングパツド３０がそれ
ぞれ所定の領域に形成される。この発明の特徴と
して、ボンデイングパツド３０は、複数個の小領
域に分割された領域を有するように形成されてい
る。このボンデイングパツドに含まれる小領域の
幅は所定幅、好ましくは5μｍ以下にされている。
PSG膜２上および配線層３ａ上ならびにボンデ
イングパツド３０周辺部は最終保護膜５で覆われ
る。ボンデイングパツド３０上には、ワイヤボン
デイング用の開口部が設けられている。
第１Ｂ図においては、この発明の一実施例であ
る半導体装置において形成されたボンデイングパ
ツド３０がくし形の形状に構成された場合が一例
として示される。
る半導体装置において形成されたボンデイングパ
ツド３０がくし形の形状に構成された場合が一例
として示される。
次にこの発明の一実施例である半導体装置の製
造方法について説明する。
造方法について説明する。
不純物拡散層、すなわちトランジスタ領域（図
示せず）が形成されたシリコン半導体基板１上に
PSG膜２が塗布される。このPSG膜２上にスパ
ツタ法、真空蒸着法およびCVD法等を用いてア
ルミニウムまたはアルミニウム合金からなる金属
膜が全面に形成される。この工程は第２Ａ図に示
される工程と同一である。
示せず）が形成されたシリコン半導体基板１上に
PSG膜２が塗布される。このPSG膜２上にスパ
ツタ法、真空蒸着法およびCVD法等を用いてア
ルミニウムまたはアルミニウム合金からなる金属
膜が全面に形成される。この工程は第２Ａ図に示
される工程と同一である。
次に形成したアルミニウムまたはアルミニウム
合金からなる金属膜上にフオトレジスト膜を露出
した表面上全面に塗布し、写真製版およびエツチ
ング工程で予め定められた形状にパターニングす
る。このとき、ボンデイングパツド部分は、少な
くともその幅が5μｍ以下である小領域に分割さ
れた領域を有するようにパターニングされる。こ
の工程は第２Ｂ図に示される工程に対応するもの
である。
合金からなる金属膜上にフオトレジスト膜を露出
した表面上全面に塗布し、写真製版およびエツチ
ング工程で予め定められた形状にパターニングす
る。このとき、ボンデイングパツド部分は、少な
くともその幅が5μｍ以下である小領域に分割さ
れた領域を有するようにパターニングされる。こ
の工程は第２Ｂ図に示される工程に対応するもの
である。
次に、パターニングされたフオトレジスト膜を
マスクとして下地のアルミニウムまたはアルミニ
ウム合金金属膜をエツチングする。次にマスクと
して用いたフオトレジスト膜を除去し、パターニ
ングされたアルミニウムまたはアルミニウム合金
膜の焼き締めのため400〜500℃で熱処理を行な
う。この工程は第２Ｃ図に示される工程に対応す
る。
マスクとして下地のアルミニウムまたはアルミニ
ウム合金金属膜をエツチングする。次にマスクと
して用いたフオトレジスト膜を除去し、パターニ
ングされたアルミニウムまたはアルミニウム合金
膜の焼き締めのため400〜500℃で熱処理を行な
う。この工程は第２Ｃ図に示される工程に対応す
る。
次に露出した表面上全面にわたつて最終保護膜
５を形成し（第２Ｄ図の工程に対応）、写真製版
およびエツチング法を用いてボンデイングパツド
３０上に開口部を形成する。これは第２Ｅ図およ
び第２Ｆ図に示される工程に対応する。
５を形成し（第２Ｄ図の工程に対応）、写真製版
およびエツチング法を用いてボンデイングパツド
３０上に開口部を形成する。これは第２Ｅ図およ
び第２Ｆ図に示される工程に対応する。
以上の工程によりボンデイングパツド３０を第
１Ａ図，第１Ｂ図に示されるような小領域に分割
することが新しい工程を付加することなく容易に
実現することができる。各小領域の幅は狭くされ
ているので、加熱−冷却の熱サイクル時に発生す
る最終保護膜からの応力に対しても強くなつてス
ライド現象が生じることはない。
１Ａ図，第１Ｂ図に示されるような小領域に分割
することが新しい工程を付加することなく容易に
実現することができる。各小領域の幅は狭くされ
ているので、加熱−冷却の熱サイクル時に発生す
る最終保護膜からの応力に対しても強くなつてス
ライド現象が生じることはない。
なお、上記実施例においては、ボンデイングパ
ツドの形状として第１Ｂ図に示されるようにくし
形形状の場合を一例として示しているが、この形
状に限定されることなく、たとえば短冊状に形成
する場合、また網目状に構成した場合において
も、その幅が所定幅、好ましくは5μｍ以下であ
るならば同様の効果を得ることができる。
ツドの形状として第１Ｂ図に示されるようにくし
形形状の場合を一例として示しているが、この形
状に限定されることなく、たとえば短冊状に形成
する場合、また網目状に構成した場合において
も、その幅が所定幅、好ましくは5μｍ以下であ
るならば同様の効果を得ることができる。
［発明の効果］
以上のように、この発明によれば、１個のボン
デイングパツドに関して、その幅が所定幅（5μ
ｍ）以下である複数個の小領域に分割して構成す
るようにしたので、加熱−冷却の熱サイクル条件
下でも、最終保護膜からの熱応力によるスライド
現象が生ぜず、ボンデイングワイヤ等とボンデイ
ングパツドとの接触不良が生じることもなく半導
体装置の信頼性を向上することができるとともに
不良発生率を低減することができる。
デイングパツドに関して、その幅が所定幅（5μ
ｍ）以下である複数個の小領域に分割して構成す
るようにしたので、加熱−冷却の熱サイクル条件
下でも、最終保護膜からの熱応力によるスライド
現象が生ぜず、ボンデイングワイヤ等とボンデイ
ングパツドとの接触不良が生じることもなく半導
体装置の信頼性を向上することができるとともに
不良発生率を低減することができる。
第１Ａ図および第１Ｂ図はこの発明の一実施例
である半導体装置の概略構成を示す図であり、第
１Ａ図はその断面構造を示す図であり、第１Ｂ図
はボンデイングパツドの平面形状の一例を示す図
である。第２Ａ図ないし第２Ｆ図は従来の半導体
装置の一例の製造工程を示す断面図および平面図
である。第３図は、従来の半導体装置のボンデイ
ングパツド領域に発生するスライド状態を示す断
面図である。 図において、１は半導体基板、２はPSG膜、
３はアルミニウムまたはアルミニウム合金膜、３
ａは内部配線層、５は最終保護膜、３′，３０は
ボンデイングパツドである。なお、図中、同一符
号は同一または相当部分を示す。
である半導体装置の概略構成を示す図であり、第
１Ａ図はその断面構造を示す図であり、第１Ｂ図
はボンデイングパツドの平面形状の一例を示す図
である。第２Ａ図ないし第２Ｆ図は従来の半導体
装置の一例の製造工程を示す断面図および平面図
である。第３図は、従来の半導体装置のボンデイ
ングパツド領域に発生するスライド状態を示す断
面図である。 図において、１は半導体基板、２はPSG膜、
３はアルミニウムまたはアルミニウム合金膜、３
ａは内部配線層、５は最終保護膜、３′，３０は
ボンデイングパツドである。なお、図中、同一符
号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に形成された回路素子と、前記
回路素子を前記半導体基板の外部領域に電気的に
接続するために前記半導体基板上に形成されたボ
ンデイングパツドとを含む半導体装置であつて、 前記ボンデイングパツドは、 各々が少なくともその幅が5μｍ以下である複
数個の小領域に分割された領域を備えることを特
徴とする、半導体装置。 ２ 前記複数個の小領域の各々は、互いに分離さ
れた島領域を形成する、特許請求の範囲第１項記
載の半導体装置。 ３ 前記ボンデイングパツドは、くし形の形状に
形成される、特許請求の範囲第１項記載の半導体
装置。 ４ 半導体基板上に形成された回路素子と、前記
回路素子を前記半導体基板の外部領域に電気的に
接続するためのボンデイングパツドとを含む半導
体装置の製造方法であつて、 前記回路素子が形成された前記半導体基板上に
予め定められた形状にパターニングされた絶縁膜
を形成するステツプと、 前記パターニングされた絶縁膜上全面にわたつ
て導電膜を形成するステツプと、 前記導電膜を予め定められた形状にパターニン
グし、前記回路素子を相互接続するための内部配
線を形成するとともに、各々の少なくともその幅
が5μｍ以下とされた複数個の小領域を有するボ
ンデイングパツドを形成するステツプと、 露出した全表面上にわたつて保護膜を形成する
ステツプと、 前記ボンデイングパツド上に形成された保護膜
に開口部を設けるステツプとを含む、半導体装置
の製造方法。 ５ 前記ボンデイングパツドが有する複数個の小
領域の各々は、互いに分離された島領域を形成す
る、特許請求の範囲第４項記載の半導体装置の製
造方法。 ６ 前記ボンデイングパツドはくし形の形状を有
する、特許請求の範囲第４項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61018469A JPS62174934A (ja) | 1986-01-28 | 1986-01-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61018469A JPS62174934A (ja) | 1986-01-28 | 1986-01-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62174934A JPS62174934A (ja) | 1987-07-31 |
| JPH0482054B2 true JPH0482054B2 (ja) | 1992-12-25 |
Family
ID=11972496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61018469A Granted JPS62174934A (ja) | 1986-01-28 | 1986-01-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62174934A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5309025A (en) * | 1992-07-27 | 1994-05-03 | Sgs-Thomson Microelectronics, Inc. | Semiconductor bond pad structure and method |
| JPH1168504A (ja) * | 1997-08-11 | 1999-03-09 | Murata Mfg Co Ltd | 表面波装置 |
| JP2000307373A (ja) | 1999-02-18 | 2000-11-02 | Murata Mfg Co Ltd | 表面波装置及びその製造方法 |
| US8896397B2 (en) * | 2003-04-16 | 2014-11-25 | Intellectual Ventures Fund 77 Llc | Surface acoustic wave device and method of adjusting LC component of surface acoustic wave device |
| JP4381714B2 (ja) * | 2003-04-16 | 2009-12-09 | Ｏｋｉセミコンダクタ株式会社 | 表面弾性波デバイス、表面弾性波装置、及び表面弾性波デバイスの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS558044A (en) * | 1978-06-30 | 1980-01-21 | Sumitomo Electric Ind Ltd | Semiconductor element |
| JPS55135459U (ja) * | 1979-03-19 | 1980-09-26 | ||
| JPS5929430A (ja) * | 1982-08-11 | 1984-02-16 | Matsushita Electronics Corp | 半導体装置 |
| JPS61220364A (ja) * | 1985-03-26 | 1986-09-30 | Fujitsu Ltd | くし形ボンデイングパツド |
-
1986
- 1986-01-28 JP JP61018469A patent/JPS62174934A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62174934A (ja) | 1987-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3680206A (en) | Assemblies of semiconductor devices having mounting pillars as circuit connections | |
| US3945347A (en) | Method of making integrated circuits | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPH0799738B2 (ja) | 半導体装置の製造方法 | |
| JPH0482054B2 (ja) | ||
| US4495026A (en) | Method for manufacturing metallized semiconductor components | |
| US3956820A (en) | Method of manufacturing a semiconductor device having a lead bonded to a surface thereof | |
| ES368134A1 (es) | Un procedimiento de fabricacion de dispositivos semiconduc-tores. | |
| JPS6271256A (ja) | 化合物半導体集積回路 | |
| JPH0758112A (ja) | 半導体装置 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JPH0143458B2 (ja) | ||
| JP2644079B2 (ja) | 半導体集積回路 | |
| JPS60103668A (ja) | 半導体装置 | |
| JPS62241373A (ja) | 半導体装置 | |
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JPS6325954A (ja) | 半導体装置およびその製造方法 | |
| JPS61159727A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS5836498B2 (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPS61239647A (ja) | 半導体装置 | |
| JPH06168941A (ja) | 半導体装置及びその製造方法 | |
| JPS6367753A (ja) | 半導体装置 |