JPS63292632A - 半導体装置の絶縁膜形成方法 - Google Patents

半導体装置の絶縁膜形成方法

Info

Publication number
JPS63292632A
JPS63292632A JP12891287A JP12891287A JPS63292632A JP S63292632 A JPS63292632 A JP S63292632A JP 12891287 A JP12891287 A JP 12891287A JP 12891287 A JP12891287 A JP 12891287A JP S63292632 A JPS63292632 A JP S63292632A
Authority
JP
Japan
Prior art keywords
film
insulating film
concentration
silica
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12891287A
Other languages
English (en)
Inventor
Yasushi Shiraishi
白石 靖志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12891287A priority Critical patent/JPS63292632A/ja
Publication of JPS63292632A publication Critical patent/JPS63292632A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の絶縁膜形成方法に関し、特に、多
層配線技術において平坦化された眉間絶縁膜を形成する
方法に関する。
[従来の技術] 多層配線技術における眉間絶縁膜は、半導体素子部と金
属配線層との間及び複数の金属配線層の相互間を電気的
に分離させるために、CVD(Chemical Va
pourDeposition)法により形成されてい
る。
ところで、高融点金属により多層配線層を形成した高密
度且つ高性能の半導体装置においては、眉間絶縁膜とし
て、従来、BPSG膜(ホウ素B及びリンPを含有する
酸化シリコン膜)が使用されている。   ・ これは、このBPSG膜が電気的なパッシベーション効
果を有すること、素子表面を平滑化させるためのりフロ
ー効果が大きいこと、及び耐湿性の点で十分な特性を有
していること等の種々の長所を有しているためである。
このB・PSG膜は、常圧又は減圧化において、約40
0℃に加熱した基板へSi H4、PH3、B2H6、
及び02の4種のガスを混合した混合ガスを供給し、基
板と混合ガスとを反応させて基板上に成長させている。
[発明が解決しようとする問題点] しかしながら、この方法においては4種のカスを反応部
で混合しているためガス流量の揺らぎに起因して各ガス
の流量比の変動が生じ易い。このため、膜厚、並ひにホ
ウ素及びリン濃度のばらつきが生じ、以下に示す問題点
がある。
つまり、第3図(a>に示すように、基板30上に形成
されたポリシリコン電極3]上に、BPSGM32を成
長させる。この場合に、カス流量の揺らぎにより、BP
SG膜32全32が厚く形成されたときには、第3図(
b)のように、熱処理してBPSG膜32全32ローさ
せると、ポリシリコン電極31上のBPSG膜32全3
2してしまう。このように、BPSG膜32全32が生
じた場合には、後工程でフォトレジストを塗布した後、
金属配線層のパターンニングのためにフォトレジストを
露光すると、電極31の側面部において乱反射が生じ易
い。この乱反射によって、パターニング不良によるデバ
イス欠陥が発生し、信頼性が著しく損なわれる。
一方、第4図(a)に示すように、ガス流量の揺らぎに
よりBPSG膜32全32が薄く形成された場合には、
リフローにより第4図(b)に示すように、電極31の
角部においてBPSG[厚が極めて薄くなり、ポリシリ
コン電極31が露出する虞れがある。このような状態で
金属配線層を形成すると、電極角部と配線とが接触し易
くなり、デバイス欠陥が生じて信頼性を著しく損なうこ
とになる。
本発明はかかる事情に鑑みてなされたものであって、膜
厚が均一であり平坦性が優れた層間絶縁膜を得ることが
でき、電極」二部の絶縁膜の隆起、及び電極角部におけ
る絶縁膜の薄層化を防止して信頼性が高い半導体装置を
得ることかできる半導体装置の絶縁膜形成方法を提供す
ることを目的とする。
[問題点を解決するための手段] 本発明に係る半導体装置の絶縁膜形成方法は、パターン
層が形成された基板上にCVD法により酸化シリコンを
成長させて絶縁膜を形成し、この絶縁膜上に不純物を含
有するシリカ膜を塗布し、熱処理により前記絶縁膜中へ
前記シリカ膜中の不純物を拡散させ、次いで、湿式エツ
チングすることを特徴とする。
[作用] 本発明においては、層間絶縁膜を形成するに際し、先ず
、基板上に膜厚及び不純物濃度を制御し易い通常の酸化
シリコン(Si02)絶縁膜をCVD法により成長させ
る。次いで、不純物濃度及び膜厚が均一であるシリカ膜
を前記絶縁膜上に塗布する。そして熱処理により、前記
酸化シリコン絶縁膜中にシリカ膜中の不純物を拡散させ
る。
この場合に、電極等のパターン層が形成されていて基板
上に突起がある領域においては、この電極の側方部分の
絶縁膜は凹状に形成され、電極上の絶縁膜は凸状に形成
される。そして、酸化シリコン絶縁膜の凹部に被着され
るシリカ膜を酸化シリコン絶縁膜の凸部に被着されるシ
リカ膜の約5倍の厚さに厚く形成すると、酸化シリコン
絶縁膜の四部における不純物拡散量は凸部における量の
約5倍となる。
次いて、この絶縁膜を湿式エツチングすると、この不純
物の濃度差に起因して、凸部と凹部とにおいてエツチン
グ速度の差が生ずる。例えば、不鈍物としてホウ素Bを
拡散させた場合に、弗酸系のエツチング液により湿式エ
ツチングすると、酸化シリコン絶縁膜の凸部におけるエ
ツチング量は、四部におけるエツチング量の約5倍にな
る。
従って、電極等の上方の絶縁膜が多くエツチングされて
薄くなり、電極等の側方の絶縁膜は厚いまま残る。この
ようにして、凹部と凸部との間のエツチング速度の差に
起因して、絶縁膜の表面が平坦化される。これにより、
膜厚が均一であり且つ平坦性が優れた眉間絶縁膜を容易
に得ることがてきる。
「実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。第1図(a)乃至(c)は本発明の実施例に係
る半導体装置の絶縁膜形成方法を工程順に示す断面図で
ある。先ず、第11図(a)に示すように、基板10上
にポリシリコン電極11をパターンニングして形成し、
次いでポリシリコン電極11を覆うようにして基板1−
0上に眉間絶縁膜としてPSG膜12を形成する。この
=6− PSG膜12はPを含有する酸化シリコン膜であり、C
,V D法によりP、SGを約5000人の厚さで基板
10及び電極11上に成長させて形成する。
その後、このPSG膜12を熱処理する。
次いで、第1図(b)に示すように、Bシリカ膜(B含
有シリカ膜)13を、基板10を3000乃至7000
 rpmの回転速度で回転させつつ、PSG膜1膜上2
上布し、約2000人の厚さでPSG膜12に被着させ
る。このようにしてBシリカ膜13を塗布すると、Bシ
リカ膜13はP’SG膜12における凸部(電極11の
上部)にて薄く形成され、凹部(電極11の側部)にて
厚く、例えば凸部の5倍の厚さに形成される。
次いで、このBシリカ膜13を窒素カス又は蒸気雰囲気
下において約600乃至900℃に加熱して熱処理する
と、Bシリカ膜13からPSG膜12の表面にBシリカ
膜13のBが拡散し、PSG膜12に不純物Bの拡散領
域14が形成される。この場合に、Bシリカ膜13が薄
い凸部において、B拡散領域14の不純物濃度が低くな
り、Bシリカ膜13が厚い凹部において、B拡散領域1
4の不純物濃度が高く、例えば凸部の5倍の濃度になる
。このようにして、凸部と凹部とで不純物濃度が異なる
B拡散領域14が形成される。
次に、弗酸系のエツチング液による湿式エツチングを施
すと、B濃度が高い方がエツチング速度が遅いので、第
1図(C)に示すように、B濃度が高い凹部において、
PSG膜12が比較的厚く残り、B濃度が低い凸部にお
いて、PSG膜12のエツチングが進行してPSG膜1
2が薄くなる。
このため、第1図(c)に示すように、PSG膜12の
表面はなだらかに電極11をのり越え、比較的平坦な形
状を有する。
このように、Bシリカ膜13の膜厚とB拡散領域14に
おける不純物濃度との間には比例関係等の密接な関係が
あり、また、このB拡散領域14の不純物濃度によるP
SG膜12のエツチング制御性が高いことを利用して、
平坦な絶縁膜を形成することができる。
また、PSG膜等の酸化シリコン膜は、膜厚及び不純物
濃度の制御性が高く、更に、Bシリカ膜等のシリカ膜は
膜厚及び不純物濃度が均一であることから、膜厚が均一
の層間絶縁膜を得ることができる。
第2図(a)乃至(c)は本発明の第2の実施例を示す
断面図である。先ず、第2図(a)に示すように、基板
20及びこの基板20上のポリシリコン電極21の上に
眉間絶縁膜として酸化シリコン膜22をCVD法により
約5000人の厚さで成長させた後、熱処理する。
次いで、第2図(b)に示すように、BPシリカ膜(B
及びPを含有するシリカ膜)23を、基板20を300
0乃至7000 rpmの回転数で回転させつつ、酸化
シリコン膜22上に塗布し、約2000人の厚さで被着
させる。そして、このBPシリカ膜23を窒素又は水蒸
気雰囲気下において約600乃至900℃に加熱して熱
処理することにより、酸化シリコン膜22にその凸部と
凹部とで不純物B及びPの濃度が異なるBP拡散領域2
4を形成する。
次いで、弗酸系のエツチング液による湿式エツチングを
施すと、B濃度が高い程エツチング速度が遅くなるので
、B濃度が高い四部の酸化シリコン膜22が厚く残り、
B濃度が低い凸部の酸化シリコン膜22が多量にエツチ
ングされて薄くする。
これにより、第2図(C)に示すように、なだらかな形
状の酸化シリコン膜22(層間絶縁膜)を得ることがで
きる。
また、酸化シリコン膜22の膜厚及び不純物の制御性が
高く、BPシリカ膜23の膜厚及び不純物濃度の均一性
が良いことにより、第1の実施例と同様に、膜厚が均一
の層間絶縁膜を得ることができる。
[発明の効果] 以上説明したように、本発明によれば、膜厚及び不純物
濃度を制御し易い酸化シリコン絶縁膜を成長させた後、
不純物濃度及び膜厚均一性が優れたシリカ膜を塗布する
。また、酸化シリコン絶縁膜の凸部と凹部とにおけるシ
リカ膜の膜厚差に起因して不純物の濃度差が生じ、この
不純物濃度に応してエツチング速度が異なることを利用
して、絶縁膜を平坦化させる。このため、膜厚が均一で
あり、かつ平坦性が優れた層間絶縁膜を得ることができ
る。また、この発明によれば、従来のBPSG膜により
絶縁膜を形成した場合のように、電極」二部の絶縁膜が
隆起したり、電極上部の角部における絶縁膜か薄層化し
たりすることを回避することかてき、配線パターンの形
成制御性及び信頼性を向」ニさせることができる。
【図面の簡単な説明】
第] [図(a >乃至(c)は本発明の第1の実施例
を示す半導体装置の断面図、第2図(a)乃至(C)は
本発明の第2の実施例を示す半導体装置の断面図、第3
図(a>、(b)及び第4図(a)、(1))は従来方
法における場合の欠陥を説明する半導体装置の断面図で
ある。 ]−0,20,30;基板、]、 ]−、2]、 、 
3 ]、 。 ポリシリコン電極、1.2;PSG膜、22;酸化シリ
コン膜、32 、BPSG膜、14;B拡散領域、24
.BP拡散領域 1l− (a) (b) 第1図 (a) (b) 第2図

Claims (1)

    【特許請求の範囲】
  1. パターン層が形成された基板上にCVD法により酸化シ
    リコンを成長させて絶縁膜を形成し、この絶縁膜上に不
    純物を含有するシリカ膜を塗布し、熱処理により前記絶
    縁膜中へ前記シリカ膜中の不純物を拡散させ、次いで、
    湿式エッチングすることを特徴とする半導体装置の絶縁
    膜形成方法。
JP12891287A 1987-05-25 1987-05-25 半導体装置の絶縁膜形成方法 Pending JPS63292632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12891287A JPS63292632A (ja) 1987-05-25 1987-05-25 半導体装置の絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12891287A JPS63292632A (ja) 1987-05-25 1987-05-25 半導体装置の絶縁膜形成方法

Publications (1)

Publication Number Publication Date
JPS63292632A true JPS63292632A (ja) 1988-11-29

Family

ID=14996439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12891287A Pending JPS63292632A (ja) 1987-05-25 1987-05-25 半導体装置の絶縁膜形成方法

Country Status (1)

Country Link
JP (1) JPS63292632A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5681760A (en) * 1995-01-03 1997-10-28 Goldstar Electron Co., Ltd. Method for manufacturing thin film transistor
US6130120A (en) * 1995-01-03 2000-10-10 Goldstar Electron Co., Ltd. Method and structure for crystallizing a film

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5681760A (en) * 1995-01-03 1997-10-28 Goldstar Electron Co., Ltd. Method for manufacturing thin film transistor
US6130120A (en) * 1995-01-03 2000-10-10 Goldstar Electron Co., Ltd. Method and structure for crystallizing a film
US6610998B1 (en) 1995-01-03 2003-08-26 Goldstar Electron Co., Ltd. Method and structure for crystallizing a film

Similar Documents

Publication Publication Date Title
JPS63292632A (ja) 半導体装置の絶縁膜形成方法
JPS63142A (ja) 半導体装置の製造方法
JP2679143B2 (ja) 半導体装置の製造方法
JPH04274321A (ja) 半導体装置の製造方法
US5977608A (en) Modified poly-buffered isolation
JPH07135247A (ja) 半導体装置の製造方法
JPS63177523A (ja) コンタクトホ−ル形成方法
JPH0226783B2 (ja)
JPS6160580B2 (ja)
JPS63275145A (ja) 半導体装置の製造方法
JP2570729B2 (ja) 半導体装置の製造方法
JPS62260320A (ja) 半導体装置の製造方法
JPH035656B2 (ja)
JPS6218719A (ja) 半導体装置の製造方法
JPH049371B2 (ja)
JPH05218027A (ja) 半導体装置及びその製造方法
JP2712245B2 (ja) 半導体装置の製造方法
JPH03198365A (ja) 半導体装置の製造方法
JPH0744216B2 (ja) 半導体装置の製造方法
JPH0258848A (ja) 半導体装置の製造方法
JPH0373137B2 (ja)
JPH03105916A (ja) 半導体装置の製造方法
JPH04356944A (ja) 半導体装置およびその製造方法
JPH03169017A (ja) 半導体装置の製造方法
JPS59144151A (ja) 半導体装置の製造方法