CN104701139B - 一种半导体器件的制造方法及其制造设备 - Google Patents

一种半导体器件的制造方法及其制造设备 Download PDF

Info

Publication number
CN104701139B
CN104701139B CN201510127926.1A CN201510127926A CN104701139B CN 104701139 B CN104701139 B CN 104701139B CN 201510127926 A CN201510127926 A CN 201510127926A CN 104701139 B CN104701139 B CN 104701139B
Authority
CN
China
Prior art keywords
wiring layer
contact hole
semiconductor devices
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510127926.1A
Other languages
English (en)
Other versions
CN104701139A (zh
Inventor
陆小勇
田宏伟
左岳平
许晓伟
徐文清
龙春平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510127926.1A priority Critical patent/CN104701139B/zh
Publication of CN104701139A publication Critical patent/CN104701139A/zh
Priority to PCT/CN2016/075422 priority patent/WO2016150287A1/zh
Priority to US15/512,372 priority patent/US20170294345A1/en
Application granted granted Critical
Publication of CN104701139B publication Critical patent/CN104701139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制造方法及其制造设备，涉及半导体加工技术领域。所述制造方法包括：在衬底基板之上形成第一布线层，在所述第一布线层之上形成层间介电层，所述层间介电层上设置有接触孔，对所述接触孔的底面进行干法清洗工艺，在所述层间介电层之上形成第二布线层，所述第二布线层通过所述接触孔与所述第一布线层电连接。本发明提供的半导体器件的制造方法能够去除接触孔底部的残留污染物和自然氧化层，还能够避免残留污染物和自然氧化层的再次产生，降低了接触电阻，提高了半导体器件的性能。

Description

一种半导体器件的制造方法及其制造设备
技术领域
本发明涉及半导体加工技术领域，尤其涉及一种半导体器件的制造方法及其制造设备。
背景技术
现有的半导体器件的制造方法中，构图工艺会残留污染物，采用氢氟酸等湿法清洗工艺去除刻蚀残留污染物，但是上述方法会带来氢氟酸残留物，也无法避免自然氧化层的产生，接触孔底部的残留污染物和自然氧化层增加了接触电阻，降低了半导体器件的性能。
发明内容
为解决上述问题，本发明提供一种半导体器件的制造方法及其制造设备，用于解决现有技术中半导体器件的制造方法无法去除接触孔底部的残留污染物和自然氧化层并带来新型污染物的问题。
为此，本发明提供一种半导体器件的制造方法，包括：
在衬底基板之上形成第一布线层；
在所述第一布线层之上形成层间介电层，所述层间介电层上设置有接触孔；
对所述接触孔的底面进行干法清洗工艺；
在所述层间介电层之上形成第二布线层，所述第二布线层通过所述接触孔与所述第一布线层电连接。
可选的，所述第一布线层的构成材料包括导电材料或者半导体材料，所述第二布线层的构成材料包括导电材料。
可选的，所述干法清洗工艺包括等离子体清洗工艺。
可选的，所述等离子体清洗工艺包括氩等离子体清洗工艺。
可选的，所述对所述接触孔的底面进行干法清洗工艺的步骤之前包括：
对所述接触孔进行第一次湿法清洗工艺；
对所述接触孔进行第二次湿法清洗工艺。
可选的，采用酸性氧化溶液对所述接触孔进行第一次湿法清洗工艺，采用碱性氧化溶液对所述接触孔进行第二次湿法清洗工艺。
可选的，所述第二布线层通过溅射工艺形成。
可选的，所述导电材料包括金属材料，所述半导体材料包括非晶硅或者多晶硅。
本发明还提供一种半导体器件的制造设备，所述半导体器件包括衬底基板，所述衬底基板之上设置有第一布线层，所述第一布线层之上设置有层间介电层，所述层间介电层上设置有接触孔；
所述半导体器件的制造设备包括预清洗腔室、反应腔室和传送腔室，所述预清洗腔室和所述反应腔室分别与所述传送腔室的侧面连接；
所述预清洗腔室用于对所述接触孔的底面进行干法清洗工艺；
所述反应腔室用于在所述层间介电层之上形成第二布线层，所述第二布线层通过所述接触孔与所述第一布线层电连接。
可选的，所述反应腔室包括溅射腔室。
本发明具有下述有益效果：
本发明提供的半导体器件的制造方法及其制造设备中，在衬底基板之上形成第一布线层，在所述第一布线层之上形成层间介电层，所述层间介电层上设置有接触孔，对所述接触孔的底面进行干法清洗工艺，在所述层间介电层之上形成第二布线层，所述第二布线层通过所述接触孔与所述第一布线层电连接。本实施例提供的半导体器件的制造方法能够去除接触孔底部的残留污染物和自然氧化层，还能够避免残留污染物和自然氧化层的再次产生，降低了接触电阻，提高了半导体器件的性能。
附图说明
图1为本发明实施例一提供的一种半导体器件的制造方法的流程图；
图2为本发明实施例二提供的一种半导体器件的制造方法的流程图；
图3为本发明实施例三提供的一种半导体器件的制造设备的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的半导体器件的制造方法及其制造设备进行详细描述。
实施例一
图1为本发明实施例一提供的一种半导体器件的制造方法的流程图。所述半导体器件的制造方法包括：
步骤1001、在衬底基板之上形成第一布线层。
可选的，所述第一布线层的构成材料包括导电材料或者半导体材料。优选的，所述导电材料包括金属材料，所述半导体材料包括非晶硅或者多晶硅。上述材料的使用在实现半导体器件的功能的基础上还可以改善所述第一布线层的导通性能，减小接触电阻。具体来说，在所述衬底基板上形成第一布线层薄膜，所述第一布线层薄膜的构成材料包括金属材料、非晶硅或者多晶硅。然后，对所述第一布线层薄膜进行刻蚀工艺处理以形成所述第一布线层。
步骤1002、在所述第一布线层之上形成层间介电层，所述层间介电层上设置有接触孔。
本实施例中，在所述第一布线层之上形成层间介电层(inter layer dielectric，ILD)，所述层间介电层的构成材料为氧化硅和氮化硅中的至少一种。接着，在所述层间介电层上涂敷光刻胶，采用掩膜板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶去除区域对应于形成接触孔的图形区域，所述光刻胶保留区域对应于所述图形区域之外的其它区域。最后，对所述层间介电层进行刻蚀，从而形成接触孔。
步骤1003、对所述接触孔的底面进行干法清洗工艺。
可选的，在所述步骤1003之前，采用酸性氧化溶液对所述接触孔进行第一次湿法清洗工艺，采用碱性氧化溶液对所述接触孔进行第二次湿法清洗工艺。优选的，采用氟化氢浓度为0.25％至2％的氢氟酸(HF)溶液进行湿法清洗工艺，所述清洗工艺的处理时间为10s至100s。通过第一次湿法清洗工艺和第二次湿法清洗工艺可以去除之前刻蚀过程(例如，刻蚀形成接触孔的过程)中产生的残留污染物，从而实现对所述接触孔的初步清洗。
本实施例中，所述干法清洗工艺包括等离子体清洗工艺。优选的，所述等离子体清洗工艺包括氩等离子体清洗工艺。等离子体清洗工艺在去除残留污染物和自然氧化层的前提下，不会带来新的污染物。本实施例提供的氩等离子体清洗的工艺参数设置为：腔室压力为3-80毫托，工艺气体流量为5-500sccm，工艺时间为5-60s，射频功率为50-400W。优选的，所述氩等离子体清洗的工艺参数设置为：腔室压力为10毫托，工艺气体流量为100sccm，工艺时间为15s，射频功率为100W。采用氩等离子体清洗工艺对所述接触孔的底面和侧面进行处理，以去除所述接触孔由于自氧化而形成的氧化物层，而且不会带来新的污染物。
步骤1004、在所述层间介电层之上形成第二布线层，所述第二布线层通过所述接触孔与所述第一布线层电连接。
优选的，上述清洗工艺在没有时间延迟的情况下连续进行，以保持所述接触孔暴露部分的清洁。在进行干法清洗工艺之后，也要在没有时间延迟的情况下在所述层间介电层之上形成第二布线层。由于没有时间延迟，因此能够避免残留污染物和自然氧化层的再次产生，从而降低了接触电阻，提高了半导体器件的性能。
本实施例中，所述第二布线层的构成材料包括导电材料，也即所述第二布线层为导电层。优选的，所述第二布线层通过溅射、蒸镀等工艺形成。在实际应用中，需要在所述层间介电层上形成接触孔，分别用于连接源区和漏区，因此形成第二布线层的工艺也叫SD溅射。通过溅射工艺形成第二布线层，可以提高第二布线层的均匀性，而且溅射工艺的溅射速率高，可以提高工艺效果。
本实施例提供的半导体器件的制造方法中，在衬底基板之上形成第一布线层，在所述第一布线层之上形成层间介电层，所述层间介电层上设置有接触孔，对所述接触孔的底面进行干法清洗工艺，在所述层间介电层之上形成第二布线层，所述第二布线层通过所述接触孔与所述第一布线层电连接。本实施例提供的半导体器件的制造方法能够去除接触孔底部的残留污染物和自然氧化层，还能够避免残留污染物和自然氧化层的再次产生，降低了接触电阻，提高了半导体器件的性能。
实施例二
图2为本发明实施例二提供的一种半导体器件的制造方法的流程图。如图2所示，所述制造方法包括：
步骤2001、在衬底基板之上形成第一布线层。
步骤2002、在所述第一布线层之上形成层间介电层，所述层间介电层上设置有接触孔。
步骤2003、对所述接触孔进行第一次湿法清洗工艺。
步骤2004、对所述接触孔进行第二次湿法清洗工艺。
可选的，采用酸性氧化溶液对所述接触孔进行第一次湿法清洗工艺，采用碱性氧化溶液对所述接触孔进行第二次湿法清洗工艺。优选的，采用氟化氢浓度为0.25％至2％的氢氟酸(HF)溶液进行湿法清洗工艺，所述清洗工艺的处理时间为10s至100s。通过第一次湿法清洗工艺和第二次湿法清洗工艺可以去除之前刻蚀过程(例如，刻蚀形成接触孔的过程)中产生的残留污染物，从而实现对所述接触孔的初步清洗。
步骤2005、对所述接触孔的底面进行干法清洗工艺。
本实施例中，所述干法清洗工艺包括等离子体清洗工艺。优选的，所述等离子体清洗工艺包括氩等离子体清洗工艺。等离子体清洗工艺在去除残留污染物和自然氧化层的前提下，不会带来新的污染物。本实施例提供的氩等离子体清洗的工艺参数设置为：腔室压力为3-80毫托，工艺气体流量为5-500sccm，工艺时间为5-60s，射频功率为50-400W。优选的，所述氩等离子体清洗的工艺参数设置为：腔室压力为10毫托，工艺气体流量为100sccm，工艺时间为15s，射频功率为100W。采用氩等离子体清洗工艺对所述接触孔的底面和侧面进行处理，以去除所述接触孔由于自氧化而形成的氧化物层，而且不会带来新的污染物。
步骤2006、在所述层间介电层之上形成第二布线层，所述第二布线层通过所述接触孔与所述第一布线层电连接。
关于本实施例提供的制造方法的具体内容可参照上述实施例一的描述，此处不再赘述。
本实施例提供的半导体器件的制造方法中，在衬底基板之上形成第一布线层，在所述第一布线层之上形成层间介电层，所述层间介电层上设置有接触孔，对所述接触孔的底面进行干法清洗工艺，在所述层间介电层之上形成第二布线层，所述第二布线层通过所述接触孔与所述第一布线层电连接。本实施例提供的半导体器件的制造方法能够去除接触孔底部的残留污染物和自然氧化层，还能够避免残留污染物和自然氧化层的再次产生，降低了接触电阻，提高了半导体器件的性能。
实施例三
图3为本发明实施例三提供的一种半导体器件的制造设备的结构示意图。如图3所示，所述半导体器件包括衬底基板，所述衬底基板之上设置有第一布线层。可选的，所述第一布线层的构成材料包括导电材料或者半导体材料。优选的，所述导电材料包括金属材料，所述半导体材料包括非晶硅或者多晶硅。具体来说，在所述衬底基板上形成第一布线层薄膜，所述第一布线层薄膜的构成材料包括金属材料、非晶硅或者多晶硅。然后，对所述第一布线层薄膜进行刻蚀工艺处理以形成所述第一布线层。
本实施例中，在所述第一布线层之上形成层间介电层(inter layer dielectric，ILD)，所述层间介电层的构成材料为氧化硅和氮化硅中的至少一种。接着，在所述层间介电层上涂敷光刻胶，采用掩膜板对所述光刻胶进行曝光显影以形成光刻胶保留区域和光刻胶去除区域，所述光刻胶去除区域对应于形成接触孔的图形区域，所述光刻胶保留区域对应于所述图形区域之外的其它区域。最后，对所述层间介电层进行刻蚀，从而形成接触孔。
参见图3，所述半导体器件的制造设备包括预清洗腔室101、反应腔室102和传送腔室103，所述预清洗腔室101和所述反应腔室102分别与所述传送腔室103的侧面连接。优选的，所述反应腔室102的个数可以为多个。本实施例中，所述反应腔室102的个数为三个。在实际应用中，所述半导体器件的制造设备还包括加热腔室104和装载锁定腔室105。所述装载锁定腔室105的个数可以为多个。本实施例中，所述装载锁定腔室105的个数为两个。
所述半导体器件的制造设备工作时，已形成接触孔的衬底基板由装载锁定腔室105进入传送腔室103，由传送腔室103进入加热腔室104，经加热腔室104加热后再进入传送腔室103，由传送腔室103进入预清洗腔室101。所述预清洗腔室101对所述接触孔的底面进行干法清洗工艺。可选的，所述干法清洗工艺包括等离子体清洗工艺。优选的，所述等离子体清洗工艺包括氩等离子体清洗工艺。本实施例提供的氩等离子体清洗的工艺参数设置为：腔室压力为3-80毫托，工艺气体流量为5-500sccm，工艺时间为5-60s，射频功率为50-400W。优选的，所述氩等离子体清洗的工艺参数设置为：腔室压力为10毫托，工艺气体流量为100sccm，工艺时间为15s，射频功率为100W。所述预清洗腔室101采用氩等离子体清洗工艺对所述接触孔进行处理，以去除所述接触孔由于自氧化而形成的氧化物层。
干法清洗工艺完成之后，所述未完成的半导体器件由预清洗腔室101进入传送腔室103，由传送腔室103进入反应腔室102。所述反应腔室102在所述层间介电层之上形成第二布线层，所述第二布线层通过所述接触孔与所述第一布线层电连接。所述第二布线层的构成材料包括导电材料，也即所述第二布线层为导电层。优选的，所述第二布线层通过溅射、蒸镀等工艺形成。在进行干法清洗工艺之后，在没有时间延迟的情况下所述反应腔室102在所述层间介电层之上形成第二布线层。由于没有时间延迟，因此能够避免残留污染物和自然氧化层的再次产生，从而降低了接触电阻，提高了半导体器件的性能。完成溅射工艺后，所述半导体器件由反应腔室102进入传送腔室103，由装载锁定腔室105输出所述半导体器件的制造设备。
本实施例提供的半导体器件的制造设备中，在衬底基板之上形成第一布线层，在所述第一布线层之上形成层间介电层，所述层间介电层上设置有接触孔，对所述接触孔的底面进行干法清洗工艺，在所述层间介电层之上形成第二布线层，所述第二布线层通过所述接触孔与所述第一布线层电连接。本实施例提供的半导体器件的制造设备能够去除接触孔底部的残留污染物和自然氧化层，还能够避免残留污染物和自然氧化层的再次产生，降低了接触电阻，提高了半导体器件的性能。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (6)

1.一种半导体器件的制造方法，其特征在于，包括：
在衬底基板之上形成第一布线层；
在所述第一布线层之上形成层间介电层，所述层间介电层上设置有接触孔；
采用酸性氧化溶液对所述接触孔进行第一次湿法清洗工艺；
采用碱性氧化溶液对所述接触孔进行第二次湿法清洗工艺；
对所述接触孔的底面进行干法清洗工艺；
在所述层间介电层之上形成第二布线层，所述第二布线层通过所述接触孔与所述第一布线层电连接。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第一布线层的构成材料包括导电材料或者半导体材料，所述第二布线层的构成材料包括导电材料。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述干法清洗工艺包括等离子体清洗工艺。
4.根据权利要求3所述的半导体器件的制造方法，其特征在于，所述等离子体清洗工艺包括氩等离子体清洗工艺。
5.根据权利要求1所述的半导体器件的制造方法，其特征在于，所述第二布线层通过溅射工艺形成。
6.根据权利要求2所述的半导体器件的制造方法，其特征在于，所述导电材料包括金属材料，所述半导体材料包括非晶硅或者多晶硅。
CN201510127926.1A 2015-03-23 2015-03-23 一种半导体器件的制造方法及其制造设备 Active CN104701139B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510127926.1A CN104701139B (zh) 2015-03-23 2015-03-23 一种半导体器件的制造方法及其制造设备
PCT/CN2016/075422 WO2016150287A1 (zh) 2015-03-23 2016-03-03 用于制造半导体器件的方法及设备
US15/512,372 US20170294345A1 (en) 2015-03-23 2016-03-03 Method and apparatus for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510127926.1A CN104701139B (zh) 2015-03-23 2015-03-23 一种半导体器件的制造方法及其制造设备

Publications (2)

Publication Number Publication Date
CN104701139A CN104701139A (zh) 2015-06-10
CN104701139B true CN104701139B (zh) 2018-10-12

Family

ID=53348143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510127926.1A Active CN104701139B (zh) 2015-03-23 2015-03-23 一种半导体器件的制造方法及其制造设备

Country Status (3)

Country Link
US (1) US20170294345A1 (zh)
CN (1) CN104701139B (zh)
WO (1) WO2016150287A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701139B (zh) * 2015-03-23 2018-10-12 京东方科技集团股份有限公司 一种半导体器件的制造方法及其制造设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166534B2 (en) * 2001-09-28 2007-01-23 Hynix Semiconductor Inc. Method of dry cleaning photoresist strips after via contact etching
CN101063821A (zh) * 2006-04-30 2007-10-31 中芯国际集成电路制造(上海)有限公司 去除刻蚀残留物的方法
CN101211751A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 干法刻蚀方法
CN102091703A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 清洗刻蚀腔室侧壁聚合物的方法及接触孔的形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01138734A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 複導電体層を有する半導体装置およびその製造方法
US7105444B2 (en) * 2001-07-19 2006-09-12 Samsung Electronics Co., Ltd. Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
US20090004850A1 (en) * 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
JP5204964B2 (ja) * 2006-10-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103854962B (zh) * 2012-11-28 2017-05-17 中芯国际集成电路制造(上海)有限公司 晶圆刻蚀后的清洗方法
CN104701139B (zh) * 2015-03-23 2018-10-12 京东方科技集团股份有限公司 一种半导体器件的制造方法及其制造设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166534B2 (en) * 2001-09-28 2007-01-23 Hynix Semiconductor Inc. Method of dry cleaning photoresist strips after via contact etching
CN101063821A (zh) * 2006-04-30 2007-10-31 中芯国际集成电路制造(上海)有限公司 去除刻蚀残留物的方法
CN101211751A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 干法刻蚀方法
CN102091703A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 清洗刻蚀腔室侧壁聚合物的方法及接触孔的形成方法

Also Published As

Publication number Publication date
WO2016150287A1 (zh) 2016-09-29
US20170294345A1 (en) 2017-10-12
CN104701139A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
TW201826386A (zh) 用於高深寬比結構之移除方法
CN101459116B (zh) 浅沟槽隔离结构的制造方法
TW201921459A (zh) 選擇性蝕刻的自對準通孔製程
TW461025B (en) Method for rounding corner of shallow trench isolation
CN104701139B (zh) 一种半导体器件的制造方法及其制造设备
CN104241131A (zh) 金属栅极晶体管的形成方法
KR20190041518A (ko) 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정
CN105826181B (zh) 防止ono结构剥落缺陷的方法
KR100643570B1 (ko) 반도체 소자 제조 방법
CN103021930B (zh) 一种金属互连层刻蚀方法
TW201128702A (en) Method for plasma etching a silicon-containing insulating layer
CN107342221A (zh) 一种SiC基GaN晶体的深孔刻蚀方法
TWI489541B (zh) 在導電線路間移除介電材料的方法
TW201909264A (zh) 氮化物特徵的受控蝕刻
CN105742183B (zh) 半导体结构的形成方法
CN106158724B (zh) 半导体结构的形成方法
KR20070081649A (ko) 반도체 소자의 제조 방법
CN106298494B (zh) 一种多晶硅刻蚀方法
CN104241129A (zh) 金属栅极晶体管的形成方法
CN104752152B (zh) 一种沟槽刻蚀方法及刻蚀装置
TW201320241A (zh) 處理基板的系統與方法
CN103177955B (zh) 一种实现可剥离侧壁的制程方法
CN105742229B (zh) 半导体结构的形成方法
CN104425355B (zh) 导电插塞的形成方法
US20230108117A1 (en) Method for Etching of Metal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant