JPH11354638A - 配線形成方法及び配線構造 - Google Patents
配線形成方法及び配線構造Info
- Publication number
- JPH11354638A JPH11354638A JP16528498A JP16528498A JPH11354638A JP H11354638 A JPH11354638 A JP H11354638A JP 16528498 A JP16528498 A JP 16528498A JP 16528498 A JP16528498 A JP 16528498A JP H11354638 A JPH11354638 A JP H11354638A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- organic insulating
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 銅を用いた配線に適し、配線間の寄生容量を
低減することが可能な配線形成方法及び配線構造を提供
する。 【解決手段】 下地基板の表面上に、有機系絶縁膜を形
成する。有機系絶縁膜の上に、該有機系絶縁膜よりも誘
電率の高い無機材料からなるマスク膜を形成する。マス
ク膜に、配線パターンに対応し、底面に有機系絶縁膜が
露出する第１の溝を形成する。マスク膜をマスクとし、
第１の溝の底面に露出した領域の有機系絶縁膜をエッチ
ングし、第１の溝に対応した第２の溝を形成する。第１
及び第２の溝内に導電性材料を埋め込み、配線を形成す
る。マスク膜を除去する。
低減することが可能な配線形成方法及び配線構造を提供
する。 【解決手段】 下地基板の表面上に、有機系絶縁膜を形
成する。有機系絶縁膜の上に、該有機系絶縁膜よりも誘
電率の高い無機材料からなるマスク膜を形成する。マス
ク膜に、配線パターンに対応し、底面に有機系絶縁膜が
露出する第１の溝を形成する。マスク膜をマスクとし、
第１の溝の底面に露出した領域の有機系絶縁膜をエッチ
ングし、第１の溝に対応した第２の溝を形成する。第１
及び第２の溝内に導電性材料を埋め込み、配線を形成す
る。マスク膜を除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、配線形成方法及び
配線構造に関し、特に、有機系絶縁膜を用いた配線形成
方法及び配線構造に関する。
配線構造に関し、特に、有機系絶縁膜を用いた配線形成
方法及び配線構造に関する。
【０００２】半導体集積回路の多層配線における信号の
伝搬速度は、配線抵抗と配線間の寄生容量により決定さ
れる。半導体集積回路の高集積化により配線間隔が狭く
なり、配線間の寄生容量が増大している。同一配線層内
の配線間の寄生容量は、各配線を薄くすることにより低
減できるが、配線を薄くすると配線抵抗の増大を伴うた
め、半導体集積回路装置の動作速度の高速化には繋がら
ない。
伝搬速度は、配線抵抗と配線間の寄生容量により決定さ
れる。半導体集積回路の高集積化により配線間隔が狭く
なり、配線間の寄生容量が増大している。同一配線層内
の配線間の寄生容量は、各配線を薄くすることにより低
減できるが、配線を薄くすると配線抵抗の増大を伴うた
め、半導体集積回路装置の動作速度の高速化には繋がら
ない。
【０００３】配線を薄くすることなく寄生容量を低下さ
せるためには、層間絶縁膜の誘電率の低減を図ることが
不可欠である。今後、配線間隔が０．５μｍ以下となる
と、層間絶縁膜の誘電率が信号伝搬速度を大きく左右
し、半導体集積回路装置の性能を支配する大きな要素と
なることが予想される。
せるためには、層間絶縁膜の誘電率の低減を図ることが
不可欠である。今後、配線間隔が０．５μｍ以下となる
と、層間絶縁膜の誘電率が信号伝搬速度を大きく左右
し、半導体集積回路装置の性能を支配する大きな要素と
なることが予想される。
【０００４】
【従来の技術】半導体集積回路装置に使用される層間絶
縁膜としては、化学気相成長（ＣＶＤ）によるシリコン
酸化膜、フォスフォシリケートガラス（ＰＳＧ）膜等が
主流である。これらの膜の比誘電率は、その膜形成条件
によって変動するが、最も誘電率の低いシリコン熱酸化
膜でも４．０程度である。また、スピンオングラス（Ｓ
ＯＧ）により形成した絶縁膜は吸湿性が高く、その比誘
電率は５以上である。
縁膜としては、化学気相成長（ＣＶＤ）によるシリコン
酸化膜、フォスフォシリケートガラス（ＰＳＧ）膜等が
主流である。これらの膜の比誘電率は、その膜形成条件
によって変動するが、最も誘電率の低いシリコン熱酸化
膜でも４．０程度である。また、スピンオングラス（Ｓ
ＯＧ）により形成した絶縁膜は吸湿性が高く、その比誘
電率は５以上である。
【０００５】近年、分子内にＳｉ−Ｈ結合を含むシリコ
ーン樹脂が低誘電率材料として注目されている。また、
アルミニウムに代わる低抵抗配線材料として銅が注目さ
れている。
ーン樹脂が低誘電率材料として注目されている。また、
アルミニウムに代わる低抵抗配線材料として銅が注目さ
れている。
【０００６】
【発明が解決しようとする課題】Ｓｉ−Ｈを含むシリコ
ーン樹脂に代表される塗布型半導体用絶縁材料は、熱処
理条件を工夫することにより、低誘電率絶縁膜として使
用できる。しかし、銅と接する状態で２００℃程度の熱
処理を行うと、絶縁膜中に銅が拡散してしまう。
ーン樹脂に代表される塗布型半導体用絶縁材料は、熱処
理条件を工夫することにより、低誘電率絶縁膜として使
用できる。しかし、銅と接する状態で２００℃程度の熱
処理を行うと、絶縁膜中に銅が拡散してしまう。
【０００７】本発明の目的は、銅を用いた配線に適し、
配線間の寄生容量を低減することが可能な配線形成方法
及び配線構造を提供することである。
配線間の寄生容量を低減することが可能な配線形成方法
及び配線構造を提供することである。
【０００８】
【課題を解決するための手段】本発明の一観点による
と、下地基板の表面上に、有機系絶縁膜を形成する工程
と、前記有機系絶縁膜の上に、該有機系絶縁膜よりも誘
電率の高い無機材料からなるマスク膜を形成する工程
と、前記マスク膜に、配線パターンに対応し、底面に前
記有機系絶縁膜が露出する第１の溝を形成する工程と、
前記マスク膜をマスクとし、前記第１の溝の底面に露出
した領域の前記有機系絶縁膜をエッチングし、前記第１
の溝に対応した第２の溝を形成する工程と、前記第１及
び第２の溝内に導電性材料を埋め込み、配線を形成する
工程と、前記マスク膜を除去する工程とを有する配線形
成方法が提供される。
と、下地基板の表面上に、有機系絶縁膜を形成する工程
と、前記有機系絶縁膜の上に、該有機系絶縁膜よりも誘
電率の高い無機材料からなるマスク膜を形成する工程
と、前記マスク膜に、配線パターンに対応し、底面に前
記有機系絶縁膜が露出する第１の溝を形成する工程と、
前記マスク膜をマスクとし、前記第１の溝の底面に露出
した領域の前記有機系絶縁膜をエッチングし、前記第１
の溝に対応した第２の溝を形成する工程と、前記第１及
び第２の溝内に導電性材料を埋め込み、配線を形成する
工程と、前記マスク膜を除去する工程とを有する配線形
成方法が提供される。
【０００９】比誘電率の高いマスク膜を除去するため、
配線間の寄生容量を低減することができる。
配線間の寄生容量を低減することができる。
【００１０】本発明の他の観点によると、下地基板と、
前記下地基板の表面上に形成された配線であって、その
上面が、縁部よりも中央部が低くなった形状を有する前
記配線と、前記配線の側面及び上面を覆う有機系絶縁膜
とを有する配線構造が提供される。
前記下地基板の表面上に形成された配線であって、その
上面が、縁部よりも中央部が低くなった形状を有する前
記配線と、前記配線の側面及び上面を覆う有機系絶縁膜
とを有する配線構造が提供される。
【００１１】配線の側面及び上面が有機系絶縁膜で覆わ
れている。有機系絶縁膜として比誘電率の小さいものを
使用することにより、配線間の寄生容量を低減すること
ができる。配線をＣＭＰにより形成すると、ディッシン
グにより、その上面が、縁部よりも中央部が低くなった
形状になる。
れている。有機系絶縁膜として比誘電率の小さいものを
使用することにより、配線間の寄生容量を低減すること
ができる。配線をＣＭＰにより形成すると、ディッシン
グにより、その上面が、縁部よりも中央部が低くなった
形状になる。
【００１２】
【発明の実施の形態】図１及び図２を参照して、本発明
の実施例による配線形成方法について説明する。
の実施例による配線形成方法について説明する。
【００１３】図１（Ａ）に示すように、シリコン基板１
の表面にフィールド酸化膜２が形成され、フィールド酸
化膜２により活性領域が画定されている。この活性領域
内に、ＭＯＳトランジスタ３が形成されている。ＭＯＳ
トランジスタ３は、ソース領域３Ｓ、ドレイン領域３
Ｄ、ゲート電極３Ｇを含んで構成される。
の表面にフィールド酸化膜２が形成され、フィールド酸
化膜２により活性領域が画定されている。この活性領域
内に、ＭＯＳトランジスタ３が形成されている。ＭＯＳ
トランジスタ３は、ソース領域３Ｓ、ドレイン領域３
Ｄ、ゲート電極３Ｇを含んで構成される。
【００１４】ＭＯＳトランジスタ３を覆うように、平行
平板型のプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）
装置を用いて、ＳｉＯ2 からなる厚さ１．５μｍの層間
絶縁膜５を堆積する。層間絶縁膜５の堆積条件は、例え
ば、基板温度３５０℃、圧力３．０Ｔｏｒｒ、高周波印
加電力３００Ｗ、電極間隔４００ｍｉｌｓ（約１ｃ
ｍ）、ＳｉＨ4 流量４０ｓｃｃｍ、Ｎ2 Ｏ流量４００ｓ
ｃｃｍ、及びＮ2 流量２０００ｓｃｃｍである。層間絶
縁膜５の表面を化学機械研磨（ＣＭＰ）により平坦化す
る。平坦化後の層間絶縁膜５の厚さは、約１．２μｍに
なる。
平板型のプラズマ励起型化学気相成長（ＰＥ−ＣＶＤ）
装置を用いて、ＳｉＯ2 からなる厚さ１．５μｍの層間
絶縁膜５を堆積する。層間絶縁膜５の堆積条件は、例え
ば、基板温度３５０℃、圧力３．０Ｔｏｒｒ、高周波印
加電力３００Ｗ、電極間隔４００ｍｉｌｓ（約１ｃ
ｍ）、ＳｉＨ4 流量４０ｓｃｃｍ、Ｎ2 Ｏ流量４００ｓ
ｃｃｍ、及びＮ2 流量２０００ｓｃｃｍである。層間絶
縁膜５の表面を化学機械研磨（ＣＭＰ）により平坦化す
る。平坦化後の層間絶縁膜５の厚さは、約１．２μｍに
なる。
【００１５】層間絶縁膜５の上に、ＰＥ−ＣＶＤにより
厚さ０．３μｍのＳｉＮ膜６を堆積する。ＳｉＮ膜６の
堆積条件は、例えば、基板温度４００℃、圧力４．８５
Ｔｏｒｒ、高周波印加電力３７５Ｗ、電極間隔６００ｍ
ｉｌｓ（約１．５２ｃｍ）、ＳｉＨ4 流量１００ｓｃｃ
ｍ、ＮＨ3 流量７５ｓｃｃｍ、及びＮ2 流量１６００ｓ
ｃｃｍである。
厚さ０．３μｍのＳｉＮ膜６を堆積する。ＳｉＮ膜６の
堆積条件は、例えば、基板温度４００℃、圧力４．８５
Ｔｏｒｒ、高周波印加電力３７５Ｗ、電極間隔６００ｍ
ｉｌｓ（約１．５２ｃｍ）、ＳｉＨ4 流量１００ｓｃｃ
ｍ、ＮＨ3 流量７５ｓｃｃｍ、及びＮ2 流量１６００ｓ
ｃｃｍである。
【００１６】図１（Ｂ）に示すように、ソース領域３Ｓ
及びドレイン領域３Ｄに対応する領域に、それぞれＳｉ
Ｎ膜６と層間絶縁膜５を貫通するビアホール１０Ｓ及び
１０Ｄを形成する。ビアホール１０Ｓ及び１０Ｄ内を、
それぞれ導電性プラグ１１Ｓ及び１１Ｄで埋め込む。
及びドレイン領域３Ｄに対応する領域に、それぞれＳｉ
Ｎ膜６と層間絶縁膜５を貫通するビアホール１０Ｓ及び
１０Ｄを形成する。ビアホール１０Ｓ及び１０Ｄ内を、
それぞれ導電性プラグ１１Ｓ及び１１Ｄで埋め込む。
【００１７】導電性プラグ１１Ｓ及び１１Ｄの形成は、
ビアホール内面を覆うＴｉＮ膜を堆積し、その上にＷ膜
を堆積してビアホール内を埋め込み、その後ＣＭＰによ
りビアホール以外の領域に堆積しているＴｉＮ膜及びＷ
膜を除去することにより行う。ＴｉＮ膜の堆積は、例え
ば、ＴｉターゲットとＡｒ／Ｎ2 混合ガスを用いたＤＣ
マグネトロンスパッタリングにより、基板温度３００
℃、ガス圧３ｍＴｏｒｒの条件で行う。Ｗ膜の堆積は、
例えば、原料ガスとしてＷＦ6 、ＳｉＨ4 、及びＨ2 を
用いた熱ＣＶＤにより、成長温度３８０℃の条件で行
う。
ビアホール内面を覆うＴｉＮ膜を堆積し、その上にＷ膜
を堆積してビアホール内を埋め込み、その後ＣＭＰによ
りビアホール以外の領域に堆積しているＴｉＮ膜及びＷ
膜を除去することにより行う。ＴｉＮ膜の堆積は、例え
ば、ＴｉターゲットとＡｒ／Ｎ2 混合ガスを用いたＤＣ
マグネトロンスパッタリングにより、基板温度３００
℃、ガス圧３ｍＴｏｒｒの条件で行う。Ｗ膜の堆積は、
例えば、原料ガスとしてＷＦ6 、ＳｉＨ4 、及びＨ2 を
用いた熱ＣＶＤにより、成長温度３８０℃の条件で行
う。
【００１８】図１（Ｃ）に示すように、ＳｉＮ膜６の上
に、ベンゾシクロブテン（ＢＣＢ）からなる有機系絶縁
膜１５を形成する。有機系絶縁膜１５の形成は、有機溶
剤に溶かしたＢＣＢを基板表面にスピン塗布し、熱処理
を行って有機溶剤を蒸発させることにより行われる。有
機系絶縁膜１５の厚さは、例えば、熱処理後に１．５μ
ｍになるようにする。なお、ＢＣＢは、ダウケミカル社
から入手することができる。
に、ベンゾシクロブテン（ＢＣＢ）からなる有機系絶縁
膜１５を形成する。有機系絶縁膜１５の形成は、有機溶
剤に溶かしたＢＣＢを基板表面にスピン塗布し、熱処理
を行って有機溶剤を蒸発させることにより行われる。有
機系絶縁膜１５の厚さは、例えば、熱処理後に１．５μ
ｍになるようにする。なお、ＢＣＢは、ダウケミカル社
から入手することができる。
【００１９】有機系絶縁膜１５の上に、ＰＥ−ＣＶＤに
よりＳｉＯ2 からなる厚さ０．５μｍのマスク膜１６を
形成する。
よりＳｉＯ2 からなる厚さ０．５μｍのマスク膜１６を
形成する。
【００２０】図２（Ａ）に示すように、マスク膜１６
に、配線パターンに対応した第１の溝２０Ｓ及び２０Ｄ
を形成する。第１の溝２０Ｓ及び２０Ｄの底面に有機系
絶縁膜１５の表面が露出する。マスク膜１６をマスクと
し、第１の溝２０Ｓ及び２０Ｄの底面に露出した領域の
有機系絶縁膜１５をエッチングし、第１の溝２０Ｓ及び
２０Ｄに対応した第２の溝２１Ｓ及び２１Ｄを形成す
る。溝２１Ｓ及び２１Ｄの底面の一部に、それぞれ導電
性プラグ１１Ｓ及び１１Ｄの上面が露出する。
に、配線パターンに対応した第１の溝２０Ｓ及び２０Ｄ
を形成する。第１の溝２０Ｓ及び２０Ｄの底面に有機系
絶縁膜１５の表面が露出する。マスク膜１６をマスクと
し、第１の溝２０Ｓ及び２０Ｄの底面に露出した領域の
有機系絶縁膜１５をエッチングし、第１の溝２０Ｓ及び
２０Ｄに対応した第２の溝２１Ｓ及び２１Ｄを形成す
る。溝２１Ｓ及び２１Ｄの底面の一部に、それぞれ導電
性プラグ１１Ｓ及び１１Ｄの上面が露出する。
【００２１】第１の溝２０Ｓ、２０Ｄ、第２の溝２１Ｓ
及び２１Ｄ内を、導電材料で埋め込み、配線２５Ｓ及び
２５Ｄを形成する。配線２５Ｓ及び２５Ｄは、第１の溝
２０Ｓ、２０Ｄの側面、及び第２の溝２１Ｓ、２１Ｄの
側面と底面を覆うＴｉＮ膜２６Ｓ、２６Ｄ、その表面を
覆うＣｕ膜２７Ｓ、２７Ｄ、及びその表面を覆い溝内を
埋め尽くすＣｕ領域２８Ｓ、２８Ｄにより構成されてい
る。
及び２１Ｄ内を、導電材料で埋め込み、配線２５Ｓ及び
２５Ｄを形成する。配線２５Ｓ及び２５Ｄは、第１の溝
２０Ｓ、２０Ｄの側面、及び第２の溝２１Ｓ、２１Ｄの
側面と底面を覆うＴｉＮ膜２６Ｓ、２６Ｄ、その表面を
覆うＣｕ膜２７Ｓ、２７Ｄ、及びその表面を覆い溝内を
埋め尽くすＣｕ領域２８Ｓ、２８Ｄにより構成されてい
る。
【００２２】以下、配線２５Ｓ及び２５Ｄの形成方法を
説明する。まず、第１の溝２０Ｓ、２０Ｄの内面及びマ
スク膜１６の上面を覆うように、厚さ１０ｎｍのＴｉＮ
膜を形成する。このＴｉＮ膜の形成は、Ｔｉターゲット
とＮ2 ガスを用いた反応性スパッタリングにより行う。
ＴｉＮ膜を覆うように、厚さ５００ｎｍのＣｕ膜を形成
する。このＣｕ膜の形成は、Ｃｕターゲットを用いたス
パッタリングにより行う。このＣｕ膜の表面上に、電解
めっきによりさらにＣｕ膜を形成し、第１及び第２の溝
内を埋め込む。
説明する。まず、第１の溝２０Ｓ、２０Ｄの内面及びマ
スク膜１６の上面を覆うように、厚さ１０ｎｍのＴｉＮ
膜を形成する。このＴｉＮ膜の形成は、Ｔｉターゲット
とＮ2 ガスを用いた反応性スパッタリングにより行う。
ＴｉＮ膜を覆うように、厚さ５００ｎｍのＣｕ膜を形成
する。このＣｕ膜の形成は、Ｃｕターゲットを用いたス
パッタリングにより行う。このＣｕ膜の表面上に、電解
めっきによりさらにＣｕ膜を形成し、第１及び第２の溝
内を埋め込む。
【００２３】ＣＭＰにより、不要なＴｉＮ膜及びＣｕ膜
を除去し、第１及び第２の溝内に、配線２５Ｓ及び２５
Ｄを残す。このとき、配線２５Ｓ及び２５Ｄの上面は、
縁部よりも中央部が低くなった形状を呈する。このよう
な現象は、ＣＭＰのディッシングと呼ばれる。
を除去し、第１及び第２の溝内に、配線２５Ｓ及び２５
Ｄを残す。このとき、配線２５Ｓ及び２５Ｄの上面は、
縁部よりも中央部が低くなった形状を呈する。このよう
な現象は、ＣＭＰのディッシングと呼ばれる。
【００２４】図２（Ｂ）に示すように、マスク膜１６を
除去する。マスク膜１６の除去は、例えば弗酸水溶液を
用いたウェットエッチングにより行う。ＣＭＰ時には、
有機系絶縁膜１５がマスク膜１６で覆われており、この
マスク膜１６は、ウェットエッチングにより除去され
る。このため、有機系絶縁膜１５の受けるダメージを軽
減することができる。
除去する。マスク膜１６の除去は、例えば弗酸水溶液を
用いたウェットエッチングにより行う。ＣＭＰ時には、
有機系絶縁膜１５がマスク膜１６で覆われており、この
マスク膜１６は、ウェットエッチングにより除去され
る。このため、有機系絶縁膜１５の受けるダメージを軽
減することができる。
【００２５】マスク膜１６を除去すると、配線２５Ｓ及
び２５Ｄの上面が、有機系絶縁膜１５の上面から突出す
る。マスク膜１６の厚さは０．５μｍであるが、ＣＭＰ
時のディッシングにより、この段差は０．１５μｍ程度
になる。
び２５Ｄの上面が、有機系絶縁膜１５の上面から突出す
る。マスク膜１６の厚さは０．５μｍであるが、ＣＭＰ
時のディッシングにより、この段差は０．１５μｍ程度
になる。
【００２６】図２（Ｂ）に示すように、有機系絶縁膜１
５及び配線２５Ｓ、２５Ｄを覆うように、２層目の有機
系絶縁膜３０を形成する。２層目の有機系絶縁膜３０の
形成方法は、１層目の有機系絶縁膜１５の形成方法と同
様である。ただし、スピン塗布後の厚さが例えば８００
ｎｍになるようにする。２層目の有機系絶縁膜３０の表
面に、配線２５Ｓ及び２５Ｄに対応した段差が現れる。
この段差は、３０ｎｍ程度以下である。
５及び配線２５Ｓ、２５Ｄを覆うように、２層目の有機
系絶縁膜３０を形成する。２層目の有機系絶縁膜３０の
形成方法は、１層目の有機系絶縁膜１５の形成方法と同
様である。ただし、スピン塗布後の厚さが例えば８００
ｎｍになるようにする。２層目の有機系絶縁膜３０の表
面に、配線２５Ｓ及び２５Ｄに対応した段差が現れる。
この段差は、３０ｎｍ程度以下である。
【００２７】有機系絶縁膜３０にビアホールを形成して
導電性プラグを埋め込み、図１（Ｃ）から図２（Ｃ）ま
での工程を繰り返し実行することにより、多層配線を形
成することができる。この場合、配線用の溝の深さは、
例えばエッチング時間で制御する。
導電性プラグを埋め込み、図１（Ｃ）から図２（Ｃ）ま
での工程を繰り返し実行することにより、多層配線を形
成することができる。この場合、配線用の溝の深さは、
例えばエッチング時間で制御する。
【００２８】実施例では、図２（Ｂ）に示す工程でマス
ク膜１６が除去される。このため、図２（Ｃ）に示す配
線２５Ｓ及び２５Ｄの側面は、すべてＢＣＢからなる有
機系絶縁膜１５及び３０で覆われる。ＳｉＯ2 の比誘電
率が約４であるのに対し、ＢＣＢの比誘電率は２．７〜
２．８である。相互に隣接する配線２５Ｓと２５Ｄとの
間に、比誘電率の比較的高いＳｉＯ2 膜が介在しないた
め、配線間の寄生容量を低減することができる。
ク膜１６が除去される。このため、図２（Ｃ）に示す配
線２５Ｓ及び２５Ｄの側面は、すべてＢＣＢからなる有
機系絶縁膜１５及び３０で覆われる。ＳｉＯ2 の比誘電
率が約４であるのに対し、ＢＣＢの比誘電率は２．７〜
２．８である。相互に隣接する配線２５Ｓと２５Ｄとの
間に、比誘電率の比較的高いＳｉＯ2 膜が介在しないた
め、配線間の寄生容量を低減することができる。
【００２９】マスク膜１６としてＳｉＯ2 を用いた場合
を説明したが、有機系絶縁膜１５及び３０よりも高い比
誘電率を持つ材料を用いる場合には、マスク膜１６を除
去することにより同様の効果を得られるであろう。
を説明したが、有機系絶縁膜１５及び３０よりも高い比
誘電率を持つ材料を用いる場合には、マスク膜１６を除
去することにより同様の効果を得られるであろう。
【００３０】また、実施例では、配線２５Ｓ及び２５Ｄ
のＣｕ領域が有機系絶縁膜に接し、ＳｉＯ2 膜に接しな
い。Ｃｕは、ＳｉＯ2 膜中に拡散し易いが、有機系絶縁
膜中には拡散し難い。このため、Ｃｕの拡散による絶縁
不良の発生を抑制することができる。
のＣｕ領域が有機系絶縁膜に接し、ＳｉＯ2 膜に接しな
い。Ｃｕは、ＳｉＯ2 膜中に拡散し易いが、有機系絶縁
膜中には拡散し難い。このため、Ｃｕの拡散による絶縁
不良の発生を抑制することができる。
【００３１】Ｃｕの拡散防止による効果を確認するため
に、図２（Ａ）に示すマスク膜１６を除去しないで配線
を形成し、絶縁性を評価した。マスク膜１６を除去しな
い場合には、配線形成後に配線間の絶縁不良が見られ
た。これは、Ｃｕがマスク膜１６中に拡散したためと考
えられる。これに対し、マスク膜１６を除去した場合に
は、３５０℃で１０時間の熱処理後にも、絶縁不良は発
生しなかった。
に、図２（Ａ）に示すマスク膜１６を除去しないで配線
を形成し、絶縁性を評価した。マスク膜１６を除去しな
い場合には、配線形成後に配線間の絶縁不良が見られ
た。これは、Ｃｕがマスク膜１６中に拡散したためと考
えられる。これに対し、マスク膜１６を除去した場合に
は、３５０℃で１０時間の熱処理後にも、絶縁不良は発
生しなかった。
【００３２】実施例では、有機系絶縁膜１５及び３０と
してＢＣＢを用いたが、ＢＣＢの代わりに他のハイドロ
カーボン系高分子材料を用いてもよいし、フルオロカー
ボン系高分子材料を用いてもよい。例えばアモルファス
フルオロカーボンを用いてもよい。特に、３５０℃以上
の耐熱性を有する芳香族系高分子材料を用いことが好ま
しい。
してＢＣＢを用いたが、ＢＣＢの代わりに他のハイドロ
カーボン系高分子材料を用いてもよいし、フルオロカー
ボン系高分子材料を用いてもよい。例えばアモルファス
フルオロカーボンを用いてもよい。特に、３５０℃以上
の耐熱性を有する芳香族系高分子材料を用いことが好ま
しい。
【００３３】アモルファスフルオロカーボン膜は、例え
ば原料として、Ｃ2 Ｈ4 とＣ3 Ｆ8を用いたＣＶＤによ
り形成される。アモルファスフルオロカーボンの比誘電
率は、２．２〜３．０程度であり、ＳｉＯ2 のそれより
も低いため、配線間の寄生容量を低減することができ
る。
ば原料として、Ｃ2 Ｈ4 とＣ3 Ｆ8を用いたＣＶＤによ
り形成される。アモルファスフルオロカーボンの比誘電
率は、２．２〜３．０程度であり、ＳｉＯ2 のそれより
も低いため、配線間の寄生容量を低減することができ
る。
【００３４】寄生容量低減効果を確認するための評価実
験を行った。図３（Ａ）及び図３（Ｂ）は、評価実験で
作製した２種類のサンプルの断面図を示す。
験を行った。図３（Ａ）及び図３（Ｂ）は、評価実験で
作製した２種類のサンプルの断面図を示す。
【００３５】図３（Ａ）に示すように、シリコン基板５
０の上に、ＢＣＢからなる厚さ８００ｎｍの有機系絶縁
膜５１が形成されている。有機系絶縁膜５１の表面層に
紙面に垂直な方向に延在する複数の溝が形成され、これ
らの溝内に配線５５が形成されている。配線５５は、図
２（Ｃ）に示す配線２５Ｓ、２５Ｄと同様に、ＴｉＮ膜
５２、Ｃｕ膜５３、及びＣｕ領域５４から構成される。
配線５５を覆うように、有機系絶縁膜５１の上にＢＣＢ
からなる２層目の有機系絶縁膜６０が形成されている。
０の上に、ＢＣＢからなる厚さ８００ｎｍの有機系絶縁
膜５１が形成されている。有機系絶縁膜５１の表面層に
紙面に垂直な方向に延在する複数の溝が形成され、これ
らの溝内に配線５５が形成されている。配線５５は、図
２（Ｃ）に示す配線２５Ｓ、２５Ｄと同様に、ＴｉＮ膜
５２、Ｃｕ膜５３、及びＣｕ領域５４から構成される。
配線５５を覆うように、有機系絶縁膜５１の上にＢＣＢ
からなる２層目の有機系絶縁膜６０が形成されている。
【００３６】このような構成は、実施例の図２（Ｃ）に
示す有機系絶縁膜１５、３０、及び配線２５Ｓ及び２５
Ｄと同様の方法で形成する。ただし、実施例では、図２
（Ａ）のマスク膜１６としてＳｉＯ2 を用いたが、評価
実験においては、ＳｉＮを用いた。ＳｉＮからなるマス
ク膜の厚さは０．３μｍとした。また、図３（Ａ）の２
層目の有機系絶縁膜６０は、スピン塗布時の厚さが１μ
ｍになる条件で形成した。
示す有機系絶縁膜１５、３０、及び配線２５Ｓ及び２５
Ｄと同様の方法で形成する。ただし、実施例では、図２
（Ａ）のマスク膜１６としてＳｉＯ2 を用いたが、評価
実験においては、ＳｉＮを用いた。ＳｉＮからなるマス
ク膜の厚さは０．３μｍとした。また、図３（Ａ）の２
層目の有機系絶縁膜６０は、スピン塗布時の厚さが１μ
ｍになる条件で形成した。
【００３７】各配線５５の幅及び配線間の間隔は、共に
０．３μｍである。配線５５のうち１つ置きに配置され
た配線が相互に接続されて一方の櫛歯電極を構成し、そ
の他の配線が相互に接続されて他方の櫛歯電極を構成す
る。１つの櫛歯電極の櫛歯は１００本であり、櫛歯の合
計の長さは５００μｍである。
０．３μｍである。配線５５のうち１つ置きに配置され
た配線が相互に接続されて一方の櫛歯電極を構成し、そ
の他の配線が相互に接続されて他方の櫛歯電極を構成す
る。１つの櫛歯電極の櫛歯は１００本であり、櫛歯の合
計の長さは５００μｍである。
【００３８】図３（Ｂ）のサンプルでは、図３（Ａ）の
有機系絶縁膜５１と６０との間に厚さ０．３μｍのＳｉ
Ｎ膜５７が残されている。その他の構成は、図３（Ａ）
の場合と同様である。
有機系絶縁膜５１と６０との間に厚さ０．３μｍのＳｉ
Ｎ膜５７が残されている。その他の構成は、図３（Ａ）
の場合と同様である。
【００３９】相互に噛み合った一対の櫛歯電極間の静電
容量を測定したところ、図３（Ａ）に示すサンプルの静
電容量は、図３（Ｂ）に示すサンプルの静電容量よりも
約２５％小さかった。静電容量の差は、図３（Ｂ）に示
すＳｉＮ膜５７の有無によるものと考えられる。
容量を測定したところ、図３（Ａ）に示すサンプルの静
電容量は、図３（Ｂ）に示すサンプルの静電容量よりも
約２５％小さかった。静電容量の差は、図３（Ｂ）に示
すＳｉＮ膜５７の有無によるものと考えられる。
【００４０】この評価実験により、実施例の図２（Ａ）
に示すマスク膜１６を除去することによって配線間の寄
生容量を低減できることが確認された。
に示すマスク膜１６を除去することによって配線間の寄
生容量を低減できることが確認された。
【００４１】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
有機系絶縁膜に配線用の溝を形成する時に用いるマスク
膜を、配線形成後に除去する。これにより、マスク膜に
起因する寄生容量の増加を抑制することができる。寄生
容量の増加を抑制することにより、信号伝搬遅延の少な
い配線構造を得られる。
有機系絶縁膜に配線用の溝を形成する時に用いるマスク
膜を、配線形成後に除去する。これにより、マスク膜に
起因する寄生容量の増加を抑制することができる。寄生
容量の増加を抑制することにより、信号伝搬遅延の少な
い配線構造を得られる。
【図１】本発明の実施例による配線形成方法を説明する
ための基板の断面図（その１）である。
ための基板の断面図（その１）である。
【図２】本発明の実施例による配線形成方法を説明する
ための基板の断面図（その２）である。
ための基板の断面図（その２）である。
【図３】実施例の寄生容量低減効果を確認するために行
った評価実験の２種類のサンプルの断面図である。
った評価実験の２種類のサンプルの断面図である。
１、５０ シリコン基板 ２ フィールド酸化膜 ３ ＭＯＳトランジスタ ５ 層間絶縁膜 ６ ＳｉＮ膜 １０Ｓ、１０Ｄ ビアホール １１Ｓ、１１Ｄ 導電性プラグ １５、３０、５１、６０ 有機系絶縁膜 １６ マスク膜 ２０Ｓ、２０Ｄ 第１の溝 ２１Ｓ、２１Ｄ 第２の溝 ２５Ｓ、２５Ｄ、５５ 配線 ２６Ｓ、２６Ｄ、５２ ＴｉＮ膜 ２７Ｓ、２７Ｄ、５３ Ｃｕ膜 ２８Ｓ、２８Ｄ、５４ Ｃｕ領域 ５７ ＳｉＮ膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片山 倫子 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 山口 城 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (5)
- 【請求項１】 下地基板の表面上に、有機系絶縁膜を形
成する工程と、 前記有機系絶縁膜の上に、該有機系絶縁膜よりも誘電率
の高い無機材料からなるマスク膜を形成する工程と、 前記マスク膜に、配線パターンに対応し、底面に前記有
機系絶縁膜が露出する第１の溝を形成する工程と、 前記マスク膜をマスクとし、前記第１の溝の底面に露出
した領域の前記有機系絶縁膜をエッチングし、前記第１
の溝に対応した第２の溝を形成する工程と、 前記第１及び第２の溝内に導電性材料を埋め込み、配線
を形成する工程と、 前記マスク膜を除去する工程とを有する配線形成方法。 - 【請求項２】 前記有機系絶縁膜が、ハイドロカーボン
系高分子材料またはフルオロカーボン系高分子材料で形
成されている請求項１に記載の配線形成方法。 - 【請求項３】 前記配線が、 前記第２の溝の側面及び底面を覆うバリアメタル層と、 前記バリアメタル層の表面上に形成され、前記第２の溝
内を埋め尽くすＣｕ領域とを含む請求項１または２に記
載の配線形成方法。 - 【請求項４】 前記マスク膜がＳｉＯ2 により形成さ
れ、 前記マスク膜を除去する工程において、弗酸を用いたウ
ェットエッチングにより前記マスク膜を除去する請求項
１〜３のいずれかに記載の配線形成方法。 - 【請求項５】 下地基板と、 前記下地基板の表面上に形成された配線であって、その
上面が、縁部よりも中央部が低くなった形状を有する前
記配線と、 前記配線の側面及び上面を覆う有機系絶縁膜とを有する
配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16528498A JPH11354638A (ja) | 1998-06-12 | 1998-06-12 | 配線形成方法及び配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16528498A JPH11354638A (ja) | 1998-06-12 | 1998-06-12 | 配線形成方法及び配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11354638A true JPH11354638A (ja) | 1999-12-24 |
Family
ID=15809416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16528498A Pending JPH11354638A (ja) | 1998-06-12 | 1998-06-12 | 配線形成方法及び配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11354638A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002045165A3 (de) * | 2000-11-28 | 2002-11-21 | Infineon Technologies Ag | Dicht gepackte halbleiterstruktur und verfahren zum herstellen einer solchen |
| JP2003077917A (ja) * | 2001-09-04 | 2003-03-14 | Sony Corp | 配線の形成方法 |
| US7205664B2 (en) | 2004-04-22 | 2007-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
-
1998
- 1998-06-12 JP JP16528498A patent/JPH11354638A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002045165A3 (de) * | 2000-11-28 | 2002-11-21 | Infineon Technologies Ag | Dicht gepackte halbleiterstruktur und verfahren zum herstellen einer solchen |
| US6864170B2 (en) | 2000-11-28 | 2005-03-08 | Infineon Technologies Ag | Compact semiconductor structure |
| JP2003077917A (ja) * | 2001-09-04 | 2003-03-14 | Sony Corp | 配線の形成方法 |
| US7205664B2 (en) | 2004-04-22 | 2007-04-17 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US7470609B2 (en) | 2004-04-22 | 2008-12-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8138082B2 (en) | Method for forming metal interconnects in a dielectric material | |
| US6187672B1 (en) | Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing | |
| US5880018A (en) | Method for manufacturing a low dielectric constant inter-level integrated circuit structure | |
| US7816280B2 (en) | Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer | |
| US7189615B2 (en) | Single mask MIM capacitor and resistor with in trench copper drift barrier | |
| US20040232552A1 (en) | Air gap dual damascene process and structure | |
| US20020149110A1 (en) | Multilevel interconnect structure with low-k dielectric and method of fabricating the structure | |
| US20050006775A1 (en) | Method, structure and process flow to reduce line-line capacitance with low-K material | |
| JP2001338978A (ja) | 半導体装置及びその製造方法 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| EP1296368A2 (en) | Semiconductor device including porous insulating material and manufacturing method thereof | |
| US6939812B2 (en) | Method of forming an etch stop layer in a semiconductor device | |
| US7256118B2 (en) | Semiconductor device using low-K material as interlayer insulating film and its manufacture method | |
| KR20040015789A (ko) | 이온 주입에 의한 측벽 밀도의 국부적 증가 | |
| US6894364B2 (en) | Capacitor in an interconnect system and method of manufacturing thereof | |
| WO1991010261A1 (en) | Semiconductor interconnect structure utilizing a polyimide insulator | |
| JP2000174019A (ja) | 半導体装置及びその製造方法 | |
| US20020173079A1 (en) | Dual damascene integration scheme using a bilayer interlevel dielectric | |
| JPH11354638A (ja) | 配線形成方法及び配線構造 | |
| JP4108189B2 (ja) | 配線構造、及びその形成方法 | |
| US6455426B1 (en) | Method for making a semiconductor device having copper conductive layers | |
| US6841471B2 (en) | Fabrication method of semiconductor device | |
| KR980011890A (ko) | 반도체 장치의 콘택홀 매립 방법 | |
| JP2003031656A (ja) | 半導体装置およびその製造方法 | |
| JP2002050688A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
| A977 | Report on retrieval |
Effective date: 20071211 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080527 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080930 |