JP2003077917A - 配線の形成方法 - Google Patents
配線の形成方法Info
- Publication number
- JP2003077917A JP2003077917A JP2001266862A JP2001266862A JP2003077917A JP 2003077917 A JP2003077917 A JP 2003077917A JP 2001266862 A JP2001266862 A JP 2001266862A JP 2001266862 A JP2001266862 A JP 2001266862A JP 2003077917 A JP2003077917 A JP 2003077917A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- sacrificial
- sacrificial film
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
い材料からなる絶縁膜表面に傷や変質を生じることな
く、絶縁膜上の余剰な導電膜を研磨もしくはドライエッ
チングによる除去を可能にする。 【解決手段】 基板11上に絶縁膜12を形成する工程
と、絶縁膜12上に犠牲膜13を形成する工程と、絶縁
膜12に犠牲膜13を貫通する凹部14を形成する工程
と、凹部14を埋め込む導電膜15を形成する工程と、
凹部14内に導電膜15を残すように導電膜15の余剰
な部分を除去することで凹部14内に埋め込まれた導電
膜15で配線16を形成する工程と、犠牲層13を除去
する工程とを備えた配線の形成方法により課題が解決さ
れる。
Description
関し、詳しくは半導体装置に用いる溝配線構造の配線の
形成方法に関する。
した後、この絶縁膜に凹部を形成する。次いで凹部を埋
め込むように導電膜を形成した後、凹部内に導電膜を残
すようにして上記導電膜の余剰な部分を研磨によって除
去する。これによって、凹部内に埋め込まれた導電膜で
配線を形成するという、配線の形成方法が知られてい
る。この方法はいわゆる溝配線の形成方法である。
凹部内に導電膜を残すようにして上記導電膜の余剰な部
分を除去するのをドライエッチングにより行う、配線の
形成方法が知られている。この方法もいわゆる溝配線の
形成方法である。
には、低誘電率膜といわれる機械的、化学的に弱い材料
が採用されつつある(JSTフォーラム第17期第5回
予稿集(2001.3.23)サイエンスフォーラム
社)ため、低誘電率な絶縁膜材料を用いて溝配線技術を
行った場合には、研磨時に、絶縁膜表面に傷や薬品によ
る変質を発生していた。
用いた方法では、絶縁膜として化学的に弱い材料を用い
た場合、ドライエッチングによるエッチバック時に、エ
ッチングガスにさらされることやプラズマ照射により絶
縁膜にダメージを与えることになる。
決するためになされた配線の形成方法である。
膜を形成する工程と、前記絶縁膜上に犠牲膜を形成する
工程と、前記絶縁膜に前記犠牲膜を貫通する凹部を形成
する工程と、前記凹部を埋め込む導電膜を形成する工程
と、前記凹部内に前記導電膜を残すように前記導電膜の
余剰な部分を除去することで前記凹部内に埋め込まれた
前記導電膜で配線を形成する工程と、前記犠牲層を除去
する工程とを備えた形成方法である。このように、犠牲
膜が形成されていることから、導電膜を除去する際に
は、絶縁膜にダメージが入ることがない。
面に第1の導電膜を形成する工程と、前記凹部内を前記
第1の導電膜を介して埋め込む第2の導電膜を形成する
工程とからなる。このように、第1の導電膜と第2の導
電膜とで導電膜を形成することから、第1の導電膜に拡
散を防止するいわゆるバリア膜、密着膜を用いることに
より、第2の導電膜に拡散しやすい導電材料、例えば銅
もしくは銅合金を用いることが可能となる。また、絶縁
膜に対してはがれやすい導電材料、例えば銅もしくは銅
合金を用いることが可能になる。
なる。このように、犠牲膜が金属もしくは金属化合物か
らなることから、犠牲膜にクラックが発生しにくくな
り、下地へのダメージが防止される。また、犠牲膜を薄
く形成することが可能になるので、犠牲膜を除去した際
に、導電膜表面に比べて犠牲膜の厚さ分だけ絶縁膜表面
が低くなる量が低減されるとともにその表面に生じる凹
凸が小さくなる。したがって、後の工程において、例え
ばリソグラフィーにおけるフォーカスマージンが大きく
なる。
料からなる。このように、犠牲膜と第1の導電膜とが同
質材料で形成されることから、犠牲膜を除去する際に、
第1の導電膜の除去も同時に行えるので除去工程が簡略
化される。
上に第1の犠牲膜を形成する工程と、前記第1の犠牲膜
上に第2の犠牲膜を形成する工程とからなる。このよう
に、絶縁膜上に第1の犠牲膜を形成し、第1の犠牲膜上
に第2の犠牲膜を形成することから、犠牲膜と絶縁膜と
の密着性を改善することが可能になる。第1、第2の犠
牲膜の組み合わせにより、薄さと強度とを備えた膜構成
が可能になる。
のように、第1の犠牲膜が絶縁材料からなることから、
絶縁膜に対する密着性が高くなる。
物からなる。このように、第2の犠牲膜が金属もしくは
金属化合物からなることから、第2の犠牲膜は薄く形成
されても、クラックが入りにくくなる。
1の実施の形態を、図1の概略構成断面図によって説明
する。
絶縁膜12を例えば有機絶縁膜で例えば400nmの厚
さに形成する。この有機絶縁膜の膜厚は、後に形成され
る配線の厚さによって適宜決定される。この有機絶縁膜
には、一例として、ポリアリールエーテル系樹脂(例え
ばアライドシグナル社製のFLARE、ダウケミカル社
製のSiLK、シューマッカー社製のVELOX等)、
ポリテトラフルオロエチレン系樹脂、シクロポリマライ
ズドフロリネーテッドポリマー系樹脂、ポリイミド樹脂
等を用いることが可能である。ここでは、一例としてポ
リアリールエーテル系樹脂(SiLK)を用いた。
形成する。この犠牲膜13には例えば酸化シリコンを用
い、その厚さは、後の研磨工程時に絶縁膜12が損傷を
受けることが無くかつ犠牲膜13を除去した際に配線の
段差が大きくならない程度のとする。ここでは、一例と
して、酸化シリコン膜を200nmの厚さに成膜した。
成膜方法は、塗布法、化学的気相成長法等、低温(上記
絶縁膜12の熱分解温度未満の成膜温度)で成膜可能な
方法を用いる。
を貫通する凹部14を、例えば幅:0.5μm、長さ:
5μmに形成する。まず、レジスト塗布技術により犠牲
膜13上にレジスト膜(図示せず)を形成した後、リソ
グラフィー技術により凹部を形成する領域上のレジスト
膜に開口部を形成する。その後、このレジスト膜をマス
クに用いたエッチングにより上記犠牲膜13および上記
絶縁膜12をエッチングして、凹部14を形成する。こ
のエッチングでは、絶縁膜12をエッチングする際に、
上記レジスト膜がエッチングされるが、犠牲膜13がエ
ッチングマスクになるので、形状が崩れることなく、レ
ジスト膜に形成した開口部を転写するように、凹部14
が形成される。したがって、凹部14を形成するエッチ
ングによってレジスト膜が完全に除去されるならば、新
たにレジスト膜を除去する工程を行う必要はない。
11に達するように形成されているが、上記凹部14は
絶縁膜12の途中まで形成されるものであってもよい。
に上記犠牲膜13上に導電膜15を形成する。この導電
膜15は、例えばアルミニウムもしくはアルミニウム合
金で成膜する。ここでは、一例として、アルミニウムを
2μmの厚さに成膜した。この成膜方法は問わないが、
例えばスパッタリングにより成膜する。
凹部14内に上記導電膜15を残すように上記導電膜1
5の余剰な部分、すなわち、凹部14に埋め込まれた以
外の導電膜15を、例えば研磨によって除去する。
シリコン膜からなる上記犠牲層13を除去して、図1の
(3)に示すように、絶縁膜12に形成された凹部14
に溝配線構造の導電膜15からなる配線16が完成す
る。このドライエッチングではCF系などのフッ素
(F)系のドライエッチング剤を用いることにより、酸
化シリコンからなる犠牲膜13を絶縁膜12および配線
16に対して選択的に除去することができる。
例を、図2の概略構成断面図によって説明する。
に絶縁膜212を例えば有機絶縁膜で例えば400nm
の厚さに形成する。この有機絶縁膜には、一例として、
ポリアリールエーテル系樹脂(例えばダウケミカル社製
のSiLK)を用いる。
を、例えば幅:0.5μm、長さ:5μmに形成する。
まず、レジスト塗布技術により絶縁膜212上にレジス
ト膜(図示せず)を形成した後、リソグラフィー技術に
より凹部を形成する領域上のレジスト膜に開口部を形成
する。その後、このレジスト膜をマスクに用いたエッチ
ングにより上記絶縁膜212をエッチングして、凹部2
13を形成する。
上記絶縁膜212上に導電膜214を形成する。この導
電膜214は例えばアルミニウムもしくはアルミニウム
合金で、例えば2μmの厚さに形成する。この成膜は、
例えばスパッタリングにより成膜する。
凹部213内に上記導電膜214を残すように上記導電
膜214の余剰な部分、すなわち、凹部213に埋め込
まれた以外の導電膜214を、例えば研磨によって除去
する。この結果、上記凹部213内に埋め込まれた導電
膜214で配線215が形成される。
後、絶縁膜212表面に多数の傷が確認された。一方、
上記第1の実施の形態による形成方法によれば、犠牲膜
13を除去した後の上記絶縁膜12表面には傷は確認さ
れなかった。よって、本発明の方法によれば、絶縁膜1
2表面を損傷することなく溝配線構造の配線16を形成
することが可能になる。
の実施の形態を、図3の概略構成断面図によって説明す
る。なお、図3では、前記図1によって説明した構成部
品と同様なものには図1と同一の符号を付与した。
絶縁膜12を例えば有機絶縁膜で例えば400nmの厚
さに形成する。この有機絶縁膜の膜厚は、後に形成され
る配線の厚さによって適宜決定される。この有機絶縁膜
には、一例として、ポリアリールエーテル系樹脂(例え
ばアライドシグナル社製のFLARE、ダウケミカル社
製のSiLK、シューマッカー社製のVELOX等)、
ポリテトラフルオロエチレン系樹脂、シクロポリマライ
ズドフロリネーテッドポリマー系樹脂、ポリイミド樹脂
等を用いることが可能である。ここでは、一例としてポ
リアリールエーテル系樹脂(SiLK)を用いた。
形成する。この犠牲膜13には例えば酸化シリコンを用
い、その厚さは、後の研磨工程時に絶縁膜12が損傷を
受けることが無くかつ犠牲膜13を除去した際に配線の
段差が大きくならない程度のとする。ここでは、一例と
して、酸化シリコン膜を200nmの厚さに成膜した。
成膜方法は、塗布法、化学的気相成長法等、低温(上記
絶縁膜12の熱分解温度未満の成膜温度)で成膜可能な
方法を用いる。
を貫通する凹部14を、例えば幅:0.5μm、長さ:
5μmに形成する。まず、レジスト塗布技術により犠牲
膜13上にレジスト膜(図示せず)を形成した後、リソ
グラフィー技術により凹部を形成する領域上のレジスト
膜に開口部を形成する。その後、このレジスト膜をマス
クに用いたエッチングにより上記犠牲膜13および上記
絶縁膜12をエッチングして、凹部14を形成する。こ
のエッチングでは、絶縁膜12をエッチングする際に、
上記レジスト膜がエッチングされるが、犠牲膜13がエ
ッチングマスクになるので、形状が崩れることなく、レ
ジスト膜に形成した開口部を転写するように、凹部14
が形成される。したがって、凹部14を形成するエッチ
ングによってレジスト膜が完全に除去されるならば、新
たにレジスト膜を除去する工程を行う必要はない。
11に達するように形成されているが、上記凹部14は
絶縁膜12の途中まで形成されるものであってもよい。
牲膜13上に第1の導電膜21を形成する。この第1の
導電膜21は、例えばタンタル膜で形成し、その膜厚は
次に成膜する第2の導電膜22の拡散を防止するバリア
層としての機能を有する膜厚、例えば5nm〜50nm
の厚さに形成する。ここでは一例として30nmの厚さ
に形成した。この成膜は、例えばスパッタリングを用い
る。
記凹部14を埋め込むように上記犠牲膜13上に第2の
導電膜22を形成する。この第2の導電膜22は、例え
ば銅もしくは銅合金で形成する。まず、スパッタリング
により例えば100nmの厚さに銅めっきシード層を形
成した後、銅めっきにより例えば1μmの厚さに銅を堆
積して形成する。この銅の膜厚は上記凹部14が完全に
埋め込まれる膜厚とする。
凹部14内に上記第1の導電膜21および第2の導電膜
22を残すように上記第2の導電膜22の余剰な部分、
すなわち、凹部14に埋め込まれた以外の第2の導電膜
22を、例えば研磨によって除去する。この結果、上記
凹部14内には第1の導電膜21を介して埋め込まれた
第2の導電膜22が残る。また、犠牲膜13上には第1
の導電膜21が残る。この第1の導電膜21は、上記第
2の導電膜22の研磨において研磨ストッパとなる。
の第1の導電膜21を除去する。これによって、図3の
(3)に示すように、犠牲膜13が露出される。
シリコン膜からなる上記犠牲層13を除去して、図3の
(4)に示すように、絶縁膜12に形成された凹部14
に第1の導電膜21を介して溝配線構造の第2の導電膜
22からなる配線16が完成する。このドライエッチン
グではCF系などのフッ素(F)系のドライエッチング
剤を用いることにより、酸化シリコンからなる犠牲膜1
3を絶縁膜12および配線16に対して選択的に除去す
ることができる。
となる第2の導電膜22を成膜する前にタンタルからな
る第1の導電膜21を形成したことにより、第1の導電
膜21は、第2の導電膜22の拡散を防止するバリア層
として働き、また第2の導電膜22の密着性を向上させ
る密着層として機能する。
の実施の形態を、図4の概略構成断面図によって説明す
る。なお、図4では、前記図3によって説明した構成部
品と同様なものには図3と同一の符号を付与した。
絶縁膜12を例えば有機絶縁膜で例えば400nmの厚
さに形成する。この有機絶縁膜には、一例として、ポリ
アリールエーテル系樹脂(例えばアライドシグナル社製
のFLARE、ダウケミカル社製のSiLK、シューマ
ッカー社製のVELOX等)、ポリテトラフルオロエチ
レン系樹脂、シクロポリマライズドフロリネーテッドポ
リマー系樹脂、ポリイミド樹脂等を用いることが可能で
ある。ここでは、一例としてポリアリールエーテル系樹
脂(SiLK)を用いた。
形成する。この犠牲膜13には例えばチタン膜を用い、
その厚さは、後の研磨工程時に絶縁膜12が損傷を受け
ることが無くかつ犠牲膜13を除去した際に配線の段差
ができうる限り低くなるように決定する。ここでは一例
としてチタン膜を例えば70nmの厚さに成膜した。成
膜方法は、スパッタリング、化学的気相成長法、蒸着法
等で低温(上記絶縁膜12の熱分解温度未満の成膜温
度)で成膜可能な方法を用いる。
を貫通する凹部14を、例えば幅:0.5μm、長さ:
5μmに形成する。まず、レジスト塗布技術により犠牲
膜13上にレジスト膜(図示せず)を形成した後、リソ
グラフィー技術により凹部を形成する領域上のレジスト
膜に開口部を形成する。その後、このレジスト膜をマス
クに用いたエッチングにより上記犠牲膜13および上記
絶縁膜12をエッチングして、凹部14を形成する。こ
のエッチングでは、絶縁膜12をエッチングする際に、
上記レジスト膜がエッチングされるが、犠牲膜13がエ
ッチングマスクになるので、形状が崩れることなく、レ
ジスト膜に形成した開口部を転写するように、凹部14
が形成される。したがって、凹部14を形成するエッチ
ングによってレジスト膜が完全に除去されるならば、新
たにレジスト膜を除去する工程を行う必要はない。
11に達するように形成されているが、上記凹部14は
絶縁膜12の途中まで形成されるものであってもよい。
牲膜13上に第1の導電膜21を形成する。この第1の
導電膜21は、例えばタンタル膜で形成し、その膜厚は
次に成膜する第2の導電膜22の拡散を防止するバリア
層としての機能を有する膜厚、例えば5nm〜50nm
の厚さに形成する。ここでは一例として30nmの厚さ
に形成した。この成膜は、例えばスパッタリングを用い
る。
記凹部14を埋め込むように上記犠牲膜13上に第2の
導電膜22を形成する。この第2の導電膜22は、例え
ば銅もしくは銅合金で形成する。まず、スパッタリング
により例えば100nmの厚さに銅めっきシード層を形
成した後、銅めっきにより例えば1μmの厚さに銅を堆
積して形成する。この銅の膜厚は上記凹部14が完全に
埋め込まれる膜厚とする。
凹部14内に上記第1の導電膜21および第2の導電膜
22を残すように上記第2の導電膜22の余剰な部分、
すなわち、凹部14に埋め込まれた以外の第2の導電膜
22を、例えば研磨によって除去する。この結果、上記
凹部14内には第1の導電膜21を介して埋め込まれた
第2の導電膜22が残る。また、犠牲膜13上には第1
の導電膜21が残る。この第1の導電膜21は、上記第
2の導電膜22の研磨において研磨ストッパとなる。
の第1の導電膜21を除去する。これによって、図4の
(3)に示すように、犠牲膜13が露出される。
ン膜からなる上記犠牲層13を除去して、図4の(4)
に示すように、絶縁膜12に形成された凹部14に第2
の導電膜21を介して溝配線構造の第2の導電膜22か
らなる配線16が完成する。このドライエッチングでは
塩素(Cl)系またはCF系などのフッ素(F)系のド
ライエッチング剤を用いることにより、チタンからなる
犠牲膜13を絶縁膜12および配線16に対して選択的
に除去することができる。
除去した後の上記絶縁膜12表面を顕微鏡観察した結
果、その表面に傷は確認されなかった。よって、本発明
の方法によれば、絶縁膜12表面を損傷することなく溝
配線構造の配線16を形成することが可能になる。
2を成膜する前にタンタルからなる第1の導電膜21を
形成したことにより、第1の導電膜21は、第2の導電
膜22の拡散を防止するバリア層として働き、また第2
の導電膜22の密着性を向上させる密着層として機能す
る。
例を以下に説明する。この比較例は、前記第3の実施の
形態において、犠牲膜13を厚さが70nmの酸化シリ
コンで形成した点のみが異なる。
タンタル膜を除去した後に顕微鏡観察を行ったところ、
犠牲膜13に多数のクラックが発生していた。これは、
犠牲膜13を厚さが70nmの酸化シリコンで形成した
ため、第1の導電膜21を除去する研磨の加工圧力に犠
牲膜13が耐えられずにクラックが発生したものであ
る。さらに、ドライエッチングにより酸化シリコンから
なる犠牲膜13を除去した後に顕微鏡観察を行ったとこ
ろ、絶縁膜12表面には多数の傷が発見された。これ
は、犠牲膜13に生じたクラックが原因となって、研磨
中に絶縁膜12表面に傷が発生したものと考えられる。
配線16を形成した後の絶縁膜12表面状態を表1に表
す。犠牲膜13として、チタン(Ti)、窒化チタン
(TiN)、タンタル(Ta)、窒化タンタル(Ta
N)、アルミニウム(Al)、タングステン(W)、酸
化シリコン(SiO2 )、窒化シリコン(SiN)を用
いた場合を示した。
物で形成したほうが、厚さを薄くしてもクラックの発生
が少ないことがわかった。
物には、上記チタン(Ti)のほかに、窒化チタン(T
iN)、タンタル(Ta)、窒化タンタル(TaN)、
銅、アルミニウム、金、白金、イリジウム、ルテニウ
ム、ニッケル、コバルト、クロム、鉄等を用いることが
できる。これらの材料は、強度、コスト、ドライエッチ
ング時の選択比等を考慮して選択される。
態を比較すると、第2の実施の形態では、銅からなる配
線16と絶縁膜12との段差が200nmある。しかし
ながら、第3の実施の形態では、銅からなる配線16と
絶縁膜12との段差が70nmとなる。よって、犠牲膜
13に金属もしくは金属化合物を用いることによって、
犠牲膜13の膜厚を薄く形成することは段差の低減とい
う点で効果がある。
の実施の形態を、図5の概略構成断面図によって説明す
る。なお、図5では、前記図3によって説明した構成部
品と同様なものには図3と同一の符号を付与した。
絶縁膜12を例えば有機絶縁膜で例えば400nmの厚
さに形成する。この有機絶縁膜には、一例として、ポリ
アリールエーテル系樹脂(例えばアライドシグナル社製
のFLARE、ダウケミカル社製のSiLK、シューマ
ッカー社製のVELOX等)、ポリテトラフルオロエチ
レン系樹脂、シクロポリマライズドフロリネーテッドポ
リマー系樹脂、ポリイミド樹脂等を用いることが可能で
ある。ここでは、一例としてポリアリールエーテル系樹
脂(SiLK)を用いた。
形成する。この犠牲膜13には例えばタンタル膜を用
い、その厚さは、後の研磨工程時に絶縁膜12が損傷を
受けることが無くかつ犠牲膜13を除去した際に配線の
段差ができうる限り低くなるように決定する。ここでは
一例としてタンタル膜を例えば70nmの厚さに成膜し
た。成膜方法は、スパッタリング、化学的気相成長法、
蒸着法等で低温(上記絶縁膜12の熱分解温度未満の成
膜温度)で成膜可能な方法を用いる。
を貫通する凹部14を、例えば幅:0.5μm、長さ:
5μmに形成する。まず、レジスト塗布技術により犠牲
膜13上にレジスト膜(図示せず)を形成した後、リソ
グラフィー技術により凹部を形成する領域上のレジスト
膜に開口部を形成する。その後、このレジスト膜をマス
クに用いたエッチングにより上記犠牲膜13および上記
絶縁膜12をエッチングして、凹部14を形成する。こ
のエッチングでは、絶縁膜12をエッチングする際に、
上記レジスト膜がエッチングされるが、犠牲膜13がエ
ッチングマスクになるので、形状が崩れることなく、レ
ジスト膜に形成した開口部を転写するように、凹部14
が形成される。したがって、凹部14を形成するエッチ
ングによってレジスト膜が完全に除去されるならば、新
たにレジスト膜を除去する工程を行う必要はない。
11に達するように形成されているが、上記凹部14は
絶縁膜12の途中まで形成されるものであってもよい。
牲膜13上に第1の導電膜21を形成する。この第1の
導電膜21は、例えばタンタル膜で形成し、その膜厚は
次に成膜する第2の導電膜22の拡散を防止するバリア
層としての機能を有する膜厚、例えば5nm〜50nm
の厚さに形成する。ここでは一例として30nmの厚さ
に形成した。この成膜は、例えばスパッタリングを用い
る。
記凹部14を埋め込むように上記犠牲膜13上に第2の
導電膜22を形成する。この第2の導電膜22は、例え
ば銅もしくは銅合金で形成する。まず、スパッタリング
により例えば100nmの厚さに銅めっきシード層を形
成した後、銅めっきにより例えば1μmの厚さに銅を堆
積して形成する。この銅の膜厚は上記凹部14が完全に
埋め込まれる膜厚とする。
凹部14内に上記第1の導電膜21および第2の導電膜
22を残すように上記第2の導電膜22の余剰な部分、
すなわち、凹部14に埋め込まれた以外の第2の導電膜
22を、例えば研磨によって除去する。この結果、上記
凹部14内には第1の導電膜21を介して埋め込まれた
第2の導電膜22が残る。また、犠牲膜13上には第1
の導電膜21が残る。この第1の導電膜21は、上記第
2の導電膜22の研磨において研磨ストッパとなる。
タル膜からなる上記犠牲層13上の第1の導電膜21お
よび上記犠牲膜13を除去して、図5の(3)に示すよ
うに、絶縁膜12に形成された凹部14に第1の導電膜
21を介して溝配線構造の第1の導電膜21からなる配
線16が完成する。このドライエッチングでは塩素(C
l)系のドライエッチング剤を用いることにより、タン
タルからなる第1の導電膜21および犠牲膜13を絶縁
膜12および配線16に対して選択的に除去することが
できる。
除去した後の上記絶縁膜12表面を顕微鏡観察した結
果、その表面に傷は確認されなかった。よって、本発明
の方法によれば、絶縁膜12表面を損傷することなく溝
配線構造の配線16を形成することが可能になる。ま
た、第1の導電膜21と犠牲膜13を1回のドライエッ
チング工程により除去することができるので、上記第3
の実施の形態よりも1工程削減することができる。
22を成膜する前にタンタルからなる第1の導電膜21
を形成したことにより、第1の導電膜21は、第2の導
電膜22の拡散を防止するバリア層として働き、また第
2の導電膜22の密着性を向上させる密着層として機能
する。
の実施の形態を、図6の概略構成断面図によって説明す
る。なお、図6では、前記図3によって説明した構成部
品と同様なものには図3と同一の符号を付与した。
絶縁膜12を例えば有機絶縁膜で例えば400nmの厚
さに形成する。この有機絶縁膜には、一例として、ポリ
アリールエーテル系樹脂(例えばアライドシグナル社製
のFLARE、ダウケミカル社製のSiLK、シューマ
ッカー社製のVELOX等)、ポリテトラフルオロエチ
レン系樹脂、シクロポリマライズドフロリネーテッドポ
リマー系樹脂、ポリイミド樹脂等を用いることが可能で
ある。ここでは、一例としてポリアリールエーテル系樹
脂(SiLK)を用いた。
31を形成する。この第1の犠牲膜31には例えば酸化
シリコン膜を用い、厚さが例えば2nm〜40nmとな
るように成膜する。ここでは、一例として、5nmの厚
さに成膜した。成膜方法は、低温(上記絶縁膜12の熱
分解温度未満の成膜温度)で成膜可能な、例えば化学的
気相成長法を用いる。
犠牲膜32を形成する。この第2の犠牲膜32には例え
ばチタン膜を用い、厚さが例えば10nm〜130nm
となるように成膜する。ここでは、一例として、65n
mの厚さに成膜した。成膜方法は、例えばスパッタリン
グ、化学的気相成長法、蒸着法等の低温(上記絶縁膜1
2の熱分解温度未満の成膜温度)で成膜可能な成膜方法
を用いる。ここでは、一例として、スパッタリングによ
り成膜した。
32の密着性が確保される材料かつ膜厚に形成されれば
よく、上記第2の犠牲膜32は、後の研磨工程時に絶縁
膜12が損傷を受けることが無くかつ第2の犠牲膜32
を除去した際に配線の段差ができうる限り低くなるよう
に決定する。
の犠牲膜32、31を貫通する凹部14を、例えば幅:
0.5μm、長さ:5μmに形成する。まず、レジスト
塗布技術により第2の犠牲膜32上にレジスト膜(図示
せず)を形成した後、リソグラフィー技術により凹部を
形成する領域上のレジスト膜に開口部を形成する。その
後、このレジスト膜をマスクに用いたエッチングにより
上記第2、第1の犠牲膜32、31および上記絶縁膜1
2をエッチングして、凹部14を形成する。このエッチ
ングでは、絶縁膜12をエッチングする際に、上記レジ
スト膜がエッチングされるが、第2の犠牲膜32がエッ
チングマスクになるので、形状が崩れることなく、レジ
スト膜に形成した開口部を転写するように、凹部14が
形成される。したがって、凹部14を形成するエッチン
グによってレジスト膜が完全に除去されるならば、新た
にレジスト膜を除去する工程を行う必要はない。
11に達するように形成されているが、上記凹部14は
絶縁膜12の途中まで形成されるものであってもよい。
2の犠牲膜32上に第1の導電膜21を形成する。この
第1の導電膜21は、例えばタンタル膜で形成し、その
膜厚は次に成膜する第2の導電膜22の拡散を防止する
バリア層としての機能を有する膜厚、例えば5nm〜5
0nmの厚さに形成する。ここでは一例として30nm
の厚さに形成した。この成膜は、例えばスパッタリング
を用いる。
記凹部14を埋め込むように上記犠牲膜13上に第2の
導電膜22を形成する。この第2の導電膜22は、例え
ば銅もしくは銅合金で形成する。まず、スパッタリング
により例えば100nmの厚さに銅めっきシード層を形
成した後、銅めっきにより例えば1μmの厚さに銅を堆
積して形成する。この銅の膜厚は上記凹部14が完全に
埋め込まれる膜厚とする。
凹部14内に上記第1の導電膜21および第2の導電膜
22を残すように上記第2の導電膜22の余剰な部分、
すなわち、凹部14に埋め込まれた以外の第2の導電膜
22を、例えば研磨によって除去する。この結果、上記
凹部14内には第1の導電膜21を介して埋め込まれた
第2の導電膜22が残る。また、第2の犠牲膜32上に
は第1の導電膜21が残る。この第1の導電膜21は、
上記第2の導電膜22の研磨において研磨ストッパとな
る。
32上における第1の導電膜21を除去する。これによ
って、図6の(3)に示すように、第2の犠牲膜32が
露出される。
ン膜からなる上記第2の犠牲層32を除去する。その結
果、図6の(4)に示すように、第2の犠牲膜31が露
出される。このドライエッチングでは塩素(Cl)系ま
たはCF系などのフッ素(F)系のドライエッチング剤
を用いることにより、チタンからなる第2の犠牲膜32
を第2の導電膜22に対して選択的に除去することがで
きる。
シリコン膜からなる上記第1の犠牲層31を除去して、
図6の(5)に示すように、絶縁膜12に形成された凹
部14に第1の導電膜21を介して溝配線構造の第2の
導電膜22からなる配線16が完成する。このドライエ
ッチングではCF系などのフッ素(F)系のドライエッ
チング剤を用いることにより、酸化シリコンからなる第
1の犠牲膜31を絶縁膜12および配線16に対して選
択的に除去することができる。
れば、第1の犠牲膜31を除去した後の上記絶縁膜12
表面を顕微鏡観察した結果、その表面に傷は確認されな
かった。よって、本発明の方法によれば、絶縁膜12表
面を損傷することなく溝配線構造の配線16を形成する
ことが可能になる。また、銅の下地にタンタルからなる
第1の導電膜21が形成されていることから、第1の導
電膜21によって銅の拡散が防止される。
22を成膜する前にタンタルからなる第1の導電膜21
を形成したことにより、第1の導電膜21は、第2の導
電膜22の拡散を防止するバリア層として働き、また第
2の導電膜22の密着性を向上させる密着層として機能
する。
形態に示した絶縁膜12は、上記した有機絶縁膜(比誘
電率が2〜3)の他に、比誘電率が3以下の絶縁材料を
用いることができる。一般に、比誘電率が3以下の絶縁
材料は、酸化シリコンや窒化シリコンと比べて化学薬品
耐性が低い、機械的強度が低い、熱に弱い等の性質を有
している。しかしながら、上記説明した各実施の形態の
形成方法、すなわち本発明の配線の形成方法では、導電
膜15もしくは第1、第2の導電膜21,22を除去す
る際に犠牲膜13もしくは第1、第2の犠牲膜31,3
2によって絶縁膜12が保護されているため、絶縁膜1
2に比誘電率が3以下の材料を用いることができる。
法、すなわち本発明の配線の形成方法では、絶縁膜12
上に犠牲膜13もしくは第1、第2の犠牲膜31、32
が形成されていることから、加工圧力が加えられるため
に機械的ダメージが絶縁膜12に入りやすい研磨により
導電膜15もしくは第1、第2の導電膜21、22を除
去することが可能になっている。
成方法によれば、絶縁膜上に犠牲膜を形成することによ
り配線を形成した後、絶縁膜を損傷することなく絶縁膜
上の犠牲膜を除去することができるので、絶縁膜へのダ
メージを大幅に低減することができる。よって、配線の
形成を伴う半導体装置の製造工程における製造歩留まり
を向上させることができる。
態を示す製造工程断面図である。
製造工程断面図である。
態を示す製造工程断面図である。
態を示す製造工程断面図である。
態を示す製造工程断面図である。
態を示す製造工程断面図である。
部、15…導電膜、16…配線
Claims (30)
- 【請求項1】 基板上に絶縁膜を形成する工程と、 前記絶縁膜上に犠牲膜を形成する工程と、 前記絶縁膜に前記犠牲膜を貫通する凹部を形成する工程
と、 前記凹部を埋め込む導電膜を形成する工程と、 前記凹部内に前記導電膜を残すように前記導電膜の余剰
な部分を除去することで前記凹部内に埋め込まれた前記
導電膜で配線を形成する工程と、 前記犠牲層を除去する工程とを備えたことを特徴とする
配線の形成方法。 - 【請求項2】 前記導電膜を形成する工程は、 前記凹部内面に第1の導電膜を形成する工程と、 前記凹部内を前記第1の導電膜を介して埋め込む第2の
導電膜を形成する工程とからなることを特徴とする請求
項1記載の配線の形成方法。 - 【請求項3】 前記犠牲膜は金属もしくは金属化合物か
らなることを特徴とする請求項1記載の配線の形成方
法。 - 【請求項4】 前記犠牲膜は金属もしくは金属化合物か
らなることを特徴とする請求項2記載の配線の形成方
法。 - 【請求項5】 前記犠牲膜と前記第1の導電膜とは同質
材料からなることを特徴とする請求項2記載の配線の形
成方法。 - 【請求項6】 前記犠牲膜と前記第1の導電膜とは同質
材料からなることを特徴とする請求項4記載の配線の形
成方法。 - 【請求項7】 前記犠牲膜を形成する工程は、 前記絶縁膜上に第1の犠牲膜を形成する工程と、 前記第1の犠牲膜上に第2の犠牲膜を形成する工程とか
らなることを特徴とする請求項1記載の配線の形成方
法。 - 【請求項8】 前記犠牲膜を形成する工程は、 前記絶縁膜上に第1の犠牲膜を形成する工程と、 前記第1の犠牲膜上に第2の犠牲膜を形成する工程とか
らなることを特徴とする請求項2記載の配線の形成方
法。 - 【請求項9】 前記犠牲膜を形成する工程は、 前記絶縁膜上に第1の犠牲膜を形成する工程と、 前記第1の犠牲膜上に第2の犠牲膜を形成する工程とか
らなることを特徴とする請求項3記載の配線の形成方
法。 - 【請求項10】 前記犠牲膜を形成する工程は、 前記絶縁膜上に第1の犠牲膜を形成する工程と、 前記第1の犠牲膜上に第2の犠牲膜を形成する工程とか
らなることを特徴とする請求項4記載の配線の形成方
法。 - 【請求項11】 前記犠牲膜を形成する工程は、 前記絶縁膜上に第1の犠牲膜を形成する工程と、 前記第1の犠牲膜上に第2の犠牲膜を形成する工程とか
らなることを特徴とする請求項5記載の配線の形成方
法。 - 【請求項12】 前記犠牲膜を形成する工程は、 前記絶縁膜上に第1の犠牲膜を形成する工程と、 前記第1の犠牲膜上に第2の犠牲膜を形成する工程とか
らなることを特徴とする請求項6記載の配線の形成方
法。 - 【請求項13】 前記第1の犠牲膜は絶縁材料からなる
ことを特徴とする請求項7記載の配線の形成方法。 - 【請求項14】 前記第1の犠牲膜は絶縁材料からなる
ことを特徴とする請求項8記載の配線の形成方法。 - 【請求項15】 前記第1の犠牲膜は絶縁材料からなる
ことを特徴とする請求項9記載の配線の形成方法。 - 【請求項16】 前記第1の犠牲膜は絶縁材料からなる
ことを特徴とする請求項10記載の配線の形成方法。 - 【請求項17】 前記第1の犠牲膜は絶縁材料からなる
ことを特徴とする請求項11記載の配線の形成方法。 - 【請求項18】 前記第1の犠牲膜は絶縁材料からなる
ことを特徴とする請求項12記載の配線の形成方法。 - 【請求項19】 前記第2の犠牲膜は金属もしくは金属
化合物からなることを特徴とする請求項7記載の配線の
形成方法。 - 【請求項20】 前記第2の犠牲膜は金属もしくは金属
化合物からなることを特徴とする請求項8記載の配線の
形成方法。 - 【請求項21】 前記第2の犠牲膜は金属もしくは金属
化合物からなることを特徴とする請求項9記載の配線の
形成方法。 - 【請求項22】 前記第2の犠牲膜は金属もしくは金属
化合物からなることを特徴とする請求項10記載の配線
の形成方法。 - 【請求項23】 前記第2の犠牲膜は金属もしくは金属
化合物からなることを特徴とする請求項11記載の配線
の形成方法。 - 【請求項24】 前記第2の犠牲膜は金属もしくは金属
化合物からなることを特徴とする請求項12記載の配線
の形成方法。 - 【請求項25】 前記第2の犠牲膜は金属もしくは金属
化合物からなることを特徴とする請求項13記載の配線
の形成方法。 - 【請求項26】 前記第2の犠牲膜は金属もしくは金属
化合物からなることを特徴とする請求項14記載の配線
の形成方法。 - 【請求項27】 前記第2の犠牲膜は金属もしくは金属
化合物からなることを特徴とする請求項15記載の配線
の形成方法。 - 【請求項28】 前記第2の犠牲膜は金属もしくは金属
化合物からなることを特徴とする請求項16記載の配線
の形成方法。 - 【請求項29】 前記第2の犠牲膜は金属もしくは金属
化合物からなることを特徴とする請求項17記載の配線
の形成方法。 - 【請求項30】 前記第2の犠牲膜は金属もしくは金属
化合物からなることを特徴とする請求項18記載の配線
の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001266862A JP2003077917A (ja) | 2001-09-04 | 2001-09-04 | 配線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001266862A JP2003077917A (ja) | 2001-09-04 | 2001-09-04 | 配線の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003077917A true JP2003077917A (ja) | 2003-03-14 |
JP2003077917A5 JP2003077917A5 (ja) | 2008-10-02 |
Family
ID=19093077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001266862A Pending JP2003077917A (ja) | 2001-09-04 | 2001-09-04 | 配線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003077917A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189590A (ja) * | 1996-12-24 | 1998-07-21 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH11354638A (ja) * | 1998-06-12 | 1999-12-24 | Fujitsu Ltd | 配線形成方法及び配線構造 |
JP2000243830A (ja) * | 1999-02-18 | 2000-09-08 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2000260768A (ja) * | 1999-03-05 | 2000-09-22 | Nec Corp | 半導体装置の製造方法 |
-
2001
- 2001-09-04 JP JP2001266862A patent/JP2003077917A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189590A (ja) * | 1996-12-24 | 1998-07-21 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JPH11354638A (ja) * | 1998-06-12 | 1999-12-24 | Fujitsu Ltd | 配線形成方法及び配線構造 |
JP2000243830A (ja) * | 1999-02-18 | 2000-09-08 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2000260768A (ja) * | 1999-03-05 | 2000-09-22 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
US7851924B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
US6410419B1 (en) | Silicon carbide barrier layers for porous low dielectric constant materials | |
US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
US20050277298A1 (en) | Adhesion of copper and etch stop layer for copper alloy | |
TWI321338B (en) | Side wall passivation films for damascene cu/low k electronic devices | |
JPH11260917A (ja) | バリヤ層及びその製造方法 | |
JP2005340808A (ja) | 半導体装置のバリア構造 | |
KR20020047242A (ko) | 내부에서의 금속 연결을 위한 자기-정렬 금속 캡 | |
JP3586605B2 (ja) | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20070152335A1 (en) | Metal Interconnection of Semiconductor Device and Method for Forming the Same | |
US7714440B2 (en) | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same | |
TWI292933B (en) | Method of manufacturing a semiconductor device having damascene structures with air gaps | |
JP2005244031A (ja) | 半導体装置およびその製造方法 | |
TWI269403B (en) | Sacrificial metal liner for copper | |
JP2007180313A (ja) | 半導体装置および半導体装置の製造方法 | |
TW200945491A (en) | Method for fabricating a semiconductor device | |
US20060276021A1 (en) | Method for forming metal line of semiconductor device | |
JP2003077917A (ja) | 配線の形成方法 | |
US20060199360A1 (en) | Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance | |
JPS61214538A (ja) | 配線構造体の製造方法 | |
JPH11312682A (ja) | 含フッ素誘電体を用いた金属配線構造及びその製造方法 | |
KR20140111050A (ko) | 금속과 접촉하는 유전막에서 크랙을 감소시키는 방법 및 구조 | |
US20040256733A1 (en) | Method for manufacturing a semiconductor device and a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080819 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091007 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |