KR20020047242A - 내부에서의 금속 연결을 위한 자기-정렬 금속 캡 - Google Patents

내부에서의 금속 연결을 위한 자기-정렬 금속 캡 Download PDF

Info

Publication number
KR20020047242A
KR20020047242A KR1020027004891A KR20027004891A KR20020047242A KR 20020047242 A KR20020047242 A KR 20020047242A KR 1020027004891 A KR1020027004891 A KR 1020027004891A KR 20027004891 A KR20027004891 A KR 20027004891A KR 20020047242 A KR20020047242 A KR 20020047242A
Authority
KR
South Korea
Prior art keywords
metal
dielectric layer
cap
metal structure
alloy
Prior art date
Application number
KR1020027004891A
Other languages
English (en)
Other versions
KR100468069B1 (ko
Inventor
디르크 토벤
제프리 감비노
Original Assignee
추후제출
인피니언 테크놀로지스 노쓰 아메리카 코포레이션
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 노쓰 아메리카 코포레이션, 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 추후제출
Publication of KR20020047242A publication Critical patent/KR20020047242A/ko
Application granted granted Critical
Publication of KR100468069B1 publication Critical patent/KR100468069B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명과 관련된 자기-정렬 금속 캡을 가지는 금속 구조물을 접촉시키는 방법은 제 1 유전층(102) 내에 금속 구조물(114)을 제공하는 단계를 포함한다. 금속 구조물 및 제 1 유전층은 실질적으로 평탄한 표면(112)을 공유한다. 캡 금속(110)은 캡 금속이 단지 금속 구조물에만 증착되도록 금속 구조물 상에 선택적으로 증착된다. 제 2 유전층(120)은 캡 금속 상에 형성된다. 제 2 유전층 내에 캡 금속까지 비아(122)를 형성한다. 전도성 물질(128)은 캡 금속을 통해서 금속 구조물에 콘택을 형성하도록 비아 내에 증착된다.

Description

내부에서의 금속 연결을 위한 자기-정렬 금속 캡{SELF-ALIGNED METAL CAPS FOR INTERLEVEL METAL CONNECTIONS}
알루미늄 듀얼 다마신 레벨에 대한 콘택 수율은 AlOx와 같은 Al 화합물에 의해서 종종 제한되는 데, 이 화합물은 화학적 기계적 연마(CMP) 공정에 의해서 남겨진 화학적으로 불안정한 Al 표면 상에, 이후의 여러 혼합된 공정에 의해서 비아의 하부에 형성된다. 이러한 공정 단계는 일반적으로 비아의 (과도) 에칭, 레지스트 에싱(ashing), 및 화학적 습식 세척 동안에 절연층 증착, 반응성 이온 에칭(RIE)을 포함한다. 이러한 화합물 및/또는 잔류물은 종종 나쁜 수율을 나타내는 선-금속 증착 스퍼터링에 의해서 제거되기가 또한 어렵다. 다마신 구조물의 또다른 문제는 Al 라인의 상부 상에 여분의 전도체가 없다는 것과 여분의 전도체 부족으로 인하여 내부접촉에 대한 신뢰성을 악화시킬 수 있다는 것이다.
집적 회로에서 내부접촉을 이루도록 라인 후면끝단(back-end-of-line, BEOL)의 금속화는 서브트랙티브(subtractive) 방법 또는 다마신 방법에 의해서 현실화 될 수 있다. 서브트랙티브 방법에 있어서, 블랭킷 금속 막은 포토 리소그라피 및에칭 공정을 통해서 패턴화된다. 금속화 막은 일반적으로 티타늄, 티타늄 니트라이드, 또는 이것의 혼합물과 같은 라이너 금속 및 방지층 사이에 끼여있는 알루미늄과 같은 낮은-저항성 물질을 포함하는 스택이다. 라인 사이에 결과적인 공간은 나중에 유전체로 충진된다.
다마신 방법의 경우에, 유전층은 블랭킷 막으로서 처음에 증착된다. 트랜치는 그런 후 리소그라피 및 에칭 기술에 의해서 생성된다. 이러한 것은 금속으로 충진되고, 다시 일반적으로 유전체 표면까지 CMP에 의해 연마되는 다른 타입의 스택이다. 일반적으로, 몇몇의 과도한 연마는 라인 사이에 남겨진 금속을 통해서 쇼트가 일어나지 않도록 수행된다. 다마신 공정은 현실화될 수 있는 레벨의 내부접촉을 유지하도록 트랜치 또는 보다 낮은 레벨로의 비아를 이후에 형성함으로써 손쉽게 듀얼 다마신 공정으로 확장될 수 있다. 듀얼 다마신 공정은 일반적으로 공정 단계의 감소 때문에 보다 저렴하다. 또한, 그라운드 룰(ground rule)이 감소함에 따라, 금속 스택을 에칭하는 것보다 실리콘 옥사이드와 같은 유전체를 에칭하는 것이 쉽다.
다마신 방법 및 서브트랙티브 금속화 방법 사이의 또다른 차이점은 다마신 방법이 Ti 또는 TiN 보다 더 반응성이 뛰어난 Al 또는 AlCu의 연마된 표면을 남긴다는 것이다. 여분의 전도체의 이러한 부족은 내부접촉의 신뢰성을 감소시킬 것이다.
다마신 방법이 하기에서 기술되는 바와 같이 보다 더 반응성 있는 표면을 남기게되는 CMP 단계를 가지게 된다는 사실 때문에, 다음의 콘택 레벨은 이 임계 표면과의 양호하고 신뢰성 있는 계면을 형성할 필요가 있다. 이것은 다른 듀얼 다마신 레벨, 스터드(stud) 공정, 또는 끝이 뾰족한 비아 공정이든지, 선택된 내부접촉 타입에는 서로 독립적이다. 계면의 품질은 연마된 표면의 부분적 조성에 매우 의존할 것이다. 비아가 작아질수록, 예를 들어 구리의 분리 또는 부분적 산화 정도의 차이와 같은 효과 때문에 부분적 변화가 커진다. 또한, 비아 에칭 프로세스에서 형성된 잔여물 또는 화합물이 이러한 효과에 기여할 수도 있다. 이러한 효과는 세척단계로 제어하거나 제거하기 어렵다.
도 1과 관련하여, 유전층(12)은 비아(14) 및 트랜치(16)를 형성하도록 패턴화된다. 비아(14) 및 트랜치는 Al과 같은 금속으로 충진된다. 다른 유전층(18)은 비아(20)를 형성하도록 패턴화되고 증착된다. 비아(20)를 증착하는 동안에, Al의 일부(22)는 산화된다. 이렇게 산화된 것은 특히 세척되기 힘들다. Al과 같은 다른 전도성 물질(26)이 증착될 때, 물질(26) 및 내부접촉부(26) 사이의 계면은 그 속에 저항성을 증가시키고 수율을 감소시키고 신뢰성을 감소시키는 옥사이드를 포함한다.
따라서, 금속의 내부접촉 사이에서 보다 신뢰성 있고 보다 잘 제어되는 계면이 존재할 필요성이 대두된다.
본 발명은 반도체 제조와 관련되는 데, 특히 금속 캡을 제공함으로써 금속 라인 사이의 계면을 향상하기 위한 방법 및 장치에 관한 것이다.
하기의 도면의 참조 부호로 바람직한 실시예에 대해서 하기에서 상세히 설명될 것이다.
도 1은 종래의 콘택 구조물의 단면도이다.
도 2는 본 발명과 관련되어 형성된 캡 금속을 가지는 금속 구조물의 단면도이다.
도 3은 본 발명과 관련되어 형성된 유전층을 도시하는 도 2 구조물의 단면도이다.
도 4는 본 발명과 관련하여 캡 금속 내 까지 유전층을 통해서 형성된 비아를 도시하는 도 3 구조물의 단면도이다.
도 5는 본 발명과 관련하여 캡 금속까지 비아 내에 형성된 콘택을 도시하는 도 4 구조물의 단면도이다.
도 6은 본 발명과 관련하여 증착된 내화성 금속 블랭킷을 도시하는 금속구조물의 단면도이다.
도 7은 본 발명과 관련하여 캡 금속을 형성하도록 소결에 의해서 형성된 합금을 도시하는 도 6 구조물의 단면도이다.
도 8은 본 발명과 관련하여 합금에 선택적으로 제거된 내화성 금속을 도시하는 도 7 구조물의 단면도이다.
도 9는 본 발명과 관련하여 캡 금속(합금)까지 형성된 콘택을 도시하는 도 8 구조물의 단면도이다.
도 10은 본 발명과 관련하여 유전층 내에 형성된 듀얼 다마신 구조물의 단면도이다.
본 발명과 관련된 자기-정렬 금속 캡을 가지는 금속 구조물을 접촉하는 방법은 제 1 유전층 내에 금속 구조물을 제공하는 단계를 포함한다. 금속 구조물 및 제 1 유전층은 실질적으로 평탄한 표면을 공유한다. 캡 금속은 캡 금속이 단지 금속 구조물 상에만 증착되도록 선택적으로 금속 구조물 상에 증착된다. 제 2 유전층은 캡 금속 상에 형성된다. 캡 금속까지 제 2 유전층 내에 비아를 형성한다. 전도성 물질은 캡 금속을 통해서 금속 구조물에 콘택을 제공하도록 비아 내에 증착된다.
또다른 방법에 있어서, 금속 구조물은 알루미늄 또는 구리를 포함할 것이고, 캡 금속은 텅스턴을 포함할 것이다. 콘택은 알루미늄 또는 구리를 포함할 것이다. 비아를 통해서 캡 금속을 세척하는 단계가 포함될 것이다. 캡 금속은 약 300Å 내지 약 500Å의 두께를 포함할 것이다.
본 발명과 관련된 자기-정렬 금속 캡을 가지는 금속 구조물에 연결하는 다른 방법은 제 1 유전층 내에 금속 구조물을 제공하는 단계를 포함한다. 금속 구조물 및 제 1 유전층은 실질적으로 평탄한 표면을 공유한다. 내화성 금속은 금속 구조물 및 제 1 유전층 상에 증착된다. 합금은 합금이 단지 금속 구조물 상의 실질적으로 평탄한 표면상에 형성되도록 금속 구조물 및 내화성 금속 사이에 형성된다. 내화성 금속은 합금의 일부가 금속 구조물에 남도록 제 1 유전층으로 제거된다. 제 2 유전층은 합금 상에 형성된다. 합금까지 제 2 유전층 내에 비아를 형성한다. 전도성 물질은 합금을 통해서 금속 구조물로의 콘택을 제거하도록 비아 내에 증착된다.
또다른 방법에 있어서, 금속 구조물은 알루미늄 또는 구리를 포함할 것이다. 내화성 금속은 티타늄, 마그네슘, 니켈, 탄탈, 하프늄 및/또는 니오븀을 포함할 것이다. 콘택은 알루미늄 또는 구리를 포함할 것이다. 비아를 통해서 캡 금속을 세척하는 단계가 포함될 것이다. 캡 금속은 약 300Å 내지 약 500Å의 두께를 포함할 것이다. 합금을 형성하는 단계는 약 405℃보다 높은 온도에서 소결하는 단계를 포함할 것이다. 내화성 금속을 제거하는 단계는 에칭제로 내화성 금속을 에칭하는 단계를 포함할 것이다. 내화성 금속을 제거하는 단계는 내화성 금속을 연마하는 단계를 포함할 것이다.
본 발명의 이러한 또는 다른 목적, 형상 및 장점은 첨부된 도면과 관련된 하기의 실시예에 대한 상세한 설명으로부터 보다 명백하게 될 것이다.
본 발명은 반도체 제조와 관련되는 데, 특히 금속 캡을 제공함으로써 금속 라인 사이의 계면을 향상시키기 위한 방법 및 장치에 관한 것이다. 보다 한정된 계면은 본 발명에 의해서 금속 라인 또는 전도성 표면 상에 자기-정렬 내화성 금속 캡을 증착함으로써 제공된다. 금속 캡은 금속이 비아 내에서 에칭되기 전에 에칭 중지수단으로써 작용하고, 다음의 금속 증착 단계 전에 화학적 스퍼터링 세척 중에 보다 쉬운 조정을 용이하게 한다. 본 발명의 실시예는 선택적으로 금속층 상에 텅스턴과 같은 내화성 금속을 증착하거나, 또는 블랭킷 막(blanket film)을 증착하는 단계, 금속 비아에 합금을 형성하는 단계, 소결하는 단계 및 비-합금의 내화성 금속을 제거하는 단계를 포함한다. 본 발명은 보다 제어가능한 계면을 형성하도록 금속에 신뢰성 있고 반복가능한 콘택을 형성하는 문제점을 해결한다.
하기에서는 도면에 대한 상세한 설명이 기술되는 데, 본 발명과 관련되어 도시되는 특정적으로 제조된 반도체 소자(100)의 단면을 도시하는 도 2에서 시작되는 여러 도면에서 동일한 부호는 동일한 엘리먼트를 나타낸다. 소자(100)는 동적 램 액세스 메모리와 같은 메모리 소자, 금속 라인 및 내부 콘택이 적용되는 다른 타입의 반도체 소자 상의 프로세서를 포함한다. 유전층(102)은 기판(104) 또는 제조되는 소자와 관련하여 다른 층에 증착된다. 유전층은 반도체 프로세싱을 위해서 적용되는 어떤 유전층을 포함할 것이다. 일실시예에서, 유전층(102)은 실리콘 디옥사이드를 포함한다. 비아(106) 및 트랜치(108)는 유전층(102) 내를 에칭하여 형성된다. 비아(106) 및 트랜치(108)는 유전체 층(102)을 마스킹하고 예를 들어 반응성 이온 에칭(RIE) 공정과 같은 공정을 적용하여 에칭된다. 이와 달리, 유전층(102)은 비아 또는 트랜치 또는 본 발명에 적용될 수 있는 전도성 패스를 포함하기 위한 다른 구조물을 포함한다. 비아(106) 및 트랜치(108)는 전도성 구조물(114)을 형성하도록 예를 들어 Al, Cu 및 이것들의 합금과 같은 금속으로 채워진다. 구조물(114)의 상부 표면(112)은 평탄한 표면을 형성하기 위해서 예를 들어 CMP에 의해서 평탄화된다. 세척 단계는 이것이 필요하지 않을 수도 않지만 임의의 자연 옥사이드의 스트립 표면(112)에 적용될 수도 있을 것이다.
선택적인 증착 공정은 다음의 내부 유전층을 만들기 전에 구조물(114)의 연마된 금속 표면 상에 텅스턴과 같은 금속층(110)을 증착하는 데 적용된다. 일실시예에서, 선택적인 텅스턴 증착 공정은 CVD에 의해 행해진다. 금속이 화학기상증착(CVD)에 의해서 증착될 때, 금속은 절연체 위 보다는 금속 표면 상에형성된다. 이 효과는 이후의 금속층에 연결되는 비아 내에 텅스턴 플러그를 선택적으로 증착하는 데 적용되거나(참조문헌[Wyborn등의 US 특허 제 5,587,339호]), Al 라인의 측벽을 코팅시키는 데 적용된다(참조문헌[Sliwa등의 US 특허 제 5,192,715호]). 본 발명은 구조물(114) 상에 바람직하게는 W의 금속층(110)을 선택적으로 증착한다. 다른 금속 및 화합물이 사용될 수 있는 데, 예를 들어, TiN, Ti, Ta, 또는 TaN은 선택적으로 증착된다.
표면(112)이 구조물(114) 상에서 재산화되지 않도록, 구조물의 CMP 및 금속층(110) 증착 사이의 시간은 감소될 것이다. 금속층(110)은 바람직하게는 금속층(110)내로 다음의 비아의 과도 에칭 길이보다 큰 최소 두께를 포함한다. 도 3에 도시된 바와 같이 다음의 내부 유전층(120)이 바람직하게는 한정된 갭 충진 특성을 가지는 플라즈마 보강 CVD(PECVD)에 의해서 블랭킷으로서 증착되도록, 금속층(110)의 최대 두께가 바람직하게 결정된다. 또한, 다음의 리소그라피는 너무 많은 모양에 의해서 좌우되지 않아야 한다. 이에 따라, 금속층(110)의 바람직한 두께는 약 300Å 내지 약 500Å이다. 이것은 2000-5000Å의 전형적인 Al 다마신 두께와 비교하여 상대적으로 얇다. 내부 유전층(120)은 또한 실리콘 디옥사이드 또는 다른 적절한 유전층을 포함할 것이다.
도 4와 관련하여, 내부 유전층(120)의 증착 후에, 포토리소그라피 및 에칭 단계는 비아(122)를 형성하도록 행해진다. 비아가 하부의 금속 전체에 형성되도록 약간의 과도에칭이 있게 된다. 바람직하게는, 본 발명과 관련하여 비아 에칭은 층(110)에서 끝난다. 층(110)은 예를 들어 텅스턴과 같은 금속의 환원 화학적 반응성 때문에 쉽게 깨끗해지는 물질을 포함한다. 예를 들어 HF 또는 테트라메틸-암모니늄 하이드록시(TMAH)로 세척하는 공정은 본 발명과 관련하여 자연 옥사이드 형태의 층(110)을 제거하도록 행해질 것이다.
도 5와 관련하여, 전도성 물질(126)이 증착된다. 물질(126)은 비아 충진 및 다음-레벨-금속 막 증착을 동시에 수행하도록 끝이 뾰족한 비아 또는 리플로우 기술을 사용하여 도면과 같이 패턴화될 것이다. 물질(126)은 Al 또는 다른 적합한 금속을 포함할 것이다. 당해 기술분야의 당업자는 콘택(128)을 형성하도록 비아(122)를 충진시키기 위한 다른 물질 및 기술을 사용할 것이다. 본 발명은 금속층 사이의 내부접촉을 위하여 보다 나은 공정 제어 및 수율 향상을 이끌어 낼 것이다.
도 6과 관련하여, 부분적으로 제조된 반도체 소자(200)의 단면이 본 발명과 관련하여 도시된다. 소자(200)는 동적 랜덤 액세스 메모리와 같은 메모리 소자, 금속 라인 및 내부 콘택을 적용하는 다른 타입의 반도체 소자 상의 프로세서를 포함한다. 유전층(202)은 제조된 소자와 관련하여 기판(204) 또는 다른 층 상에 증착된다. 유전층(202)은 반도체 프로세싱에 적용되는 어떠한 유전체 물질을 포함한다. 일실시예에서, 유전층(202)은 실리콘 디옥사이드를 포함한다. 금속 구조물(206)은 유전층(202) 내에 제공된다. 증착 후에, 금속 구조물(206)은 예를 들어 CMP에 의해서 평탄화된다. 내화성 금속(208)의 블랭킷-증착은 구조물(206)의 표면(210) 상에서 수행된다. 일실시예에서, 금속 구조물은 Al를 포함한다. 내화성 금속(208)은 Ti, Ta, Hf, Mg, Nb 및 Ni 중 하나 이상을 포함할 것이다. 다른금속도 또한 적용될 것이다.
도 7과 관련하여, 내화성 금속(208)은 선택적으로 구조물(206)과 함께 합금(212)을 형성한다. 내화성 금속(208)의 증착 동안에 합금(212)이 형성되거나, 또는 추가적인 어닐링 공정이 합금(212)을 형성하도록 금속의 혼합을 제공하는 데 제공될 것이다. 일실시예에서, Ti의 코팅은 스퍼터링에 의해서 증착된다. 예를 들어 Ta, Hf, Mg Nb, Ni와 같은 다른 내화성 금속도 또한 사용될 수 있다.
또한, Al 상에 증착되는 Ti, Ta, Hf, Mg, Nb, Ni와 같은 내화성 금속은 어떤 경우에 있어서는 약 405℃보다 높은 상대적으로 낮은 온도에서 소결되어 Al과 합금을 형성한다. 이 열적 범위에서, 내화성 금속은 바람직하게는 실리콘 옥사이드인 유전층(202)과 같은 절연층으로 확산하지 않는다. 내화성 금속 및 이것들의 합금은 선택적으로 (건식 또는 습식) 에칭 또는 연마된다.
일실시예에서, 425℃보다 높은 온도를 가지는 소결 공정이 적용된다. Al이 구조물(206)로 적용된다면, Ti(또는 다른 금속)은 필수적으로 유전층(202) 상에서 변화되지 않게 되는 반면, 소결 공정은 Al의 상부에 TiAl3(또는 NiAl3, NbAl3, HfAl3, Mg2Al3TaAl3, 또한 얻어질 수 있는 다른 상)의 형성을 이룬다. Cu가 구조물(206)로 형성된다면, Ti(또는 다른 금속)는 유전층(202) 상에서 변화되지 않는 반면, 소결 공정은 Cu의 상부에 TiCu3(또는 HfCu5, Al2Cu, MgCu2, Zr2Cu9, 또한 얻어질 수 있는 다른 상)의 형성을 이룬다. 이것은 구조물(206)에 자기 정렬을 제공한다.
도 8과 관련하여, 내화성 금속(208)은 합금(212)의 일부를 남기고 제거된다. 내화성 금속(208)은 플루오르계의 에칭에 의해서(예를 들어, 내화성 금속(208)이 Ti이고, 구조물(206)이 Al이면, 플루오르계에 의한 에칭은 TiAl3및 유전층(202)보다 빨리 Ti를 에칭한다) 또는 CMP(보다 양호한 선택성을 제공함)에 의해서 바람직하게 제거된다. Cu가 사용된다면, 클로라이드계 에칭이 적용된다. Ti막이 상대적으로 얇기 때문에, 이것의 제거는 단지 짧은 터치업(touch-up) 단계를 요구할 것이다. Ni가 바람직하게는 예를 들어 HNO3와 함께 선택적으로 제거된다. 다른 금속은 예를 들어, Mg, Hf, 또는 Nb는 바람직하게는 CMP에 의해서 제거된다. 합금(212)의 바람직한 두께는 약 300Å 내지 약 500Å이다.
도 9와 관련하여, 내부 유전층(220)의 증착 후에, 광 리소그라피 및 에칭 단계는 비아(222)를 형성하도록 수행된다. 비아가 모든 경우에 하부의 금속까지 뚤려지도록 몇몇의 오버에칭이 항상 존재한다. 바람직하게 본 발명과 관련하여, 비아 에칭은 합금(212)에서 끝난다. 합금(212)은 예를 들어 TiAl3와 같은 금속의 환원성의 화학적 반응성 때문에 쉽게 세척되는 물질을 포함한다. 비아(222)는 비아(122)에 관하여 상기에서 기술된 바와 같이 형성된다. 세척 공정은 본 발명과 관련된 합금(212)로부터 자연 옥사이드(native oxide)를 제거하도록 수행될 것이다.
전도성 물질(226)은 비아(226)상에 증착된다. 물질(226)은 끝이 뾰족한 비아 또는 비아 충진 및 동시에 다음 단계의 금속 막 증착을 수행하도록 리플로우 기술을 사용하여 패턴화될 것이다. 금속(226)은 Al 또는 다른 적합한 금속을 포함할 것이다. 당업자는 콘택(224)을 형성하도록 비아(222) 충진을 위해서 다른 물질 및 기술을 현실화 할 것이다. 콘택 비아(222)에 대한 계면은 보다 덜 반응적이고 세척에 의해 보다 덜 공격을 받는 내화성 금속 합금(212)에 의해서 결정된다. 본 발명은 금속 층 사이의 내부접촉에 대한 보다 나은 공정 제어 및 수율 향상을 나타낸다. 이 실시예의 장점은 어떤 모형을 형성하지 않는다는 것이다.
도 10과 관련하여, 본 발명의 다양한 변화가 이루어질 수 있다는 것이 이해될 것이다. 금속(226)은 도시된 바와 같은 듀얼 다마신 구조물(230)을 형성하도록 트랜치 및 비아 내에 증착될 수도 있을 것이다. 다른 구조물도 또한 형성될 수 있을 것이다. 또한, 도 5의 물질(126)은 듀얼 다마신 구조물을 포함할 수도 있을 것이다.
내부의 금속 접촉을 위해서 자기 정렬 금속 캡에 대한 바람직한 실시예를 기술하였으나, 상기 기술에 대해서 당업자에 의해서 많은 변경 및 변화가 이루어질 수 있다는 것을 명심하여야 한다. 따라서, 첨부된 청구항에 의해서 강조된 본 발명의 범위 및 정신 내에서 상기에서 기술된 특정 실시예의 변화가 이루어질 수 있다는 것이 이해되어야 한다. 상세한 설명 및 특히 특허법에 의해서 요구되는 설명으로 본 발명을 상세히 설명하였으나, 청구하고자 하는 사항 및 보호받고자 하는 사항은 하기의 청구항에 첨부된다.

Claims (15)

  1. 자기-정렬 금속 캡과 금속 구조물을 접촉하는 방법으로서,
    제 1 유전층 내에 금속 구조물을 제공하는 단계[상기 금속 구조물 및 제 1 유전층은 실질적으로 평탄한 표면을 가짐];
    캡 금속이 단지 금속 구조물 상에 증착되고 실질적으로 평탄한 표면 상에서 성장하도록 금속 구조물 상에 캡 금속을 선택적으로 증착하는 단계;
    상기 캡 금속 상에 제 2 유전층을 형성하는 단계;
    제 2 유전층 내에 비아를 캡 금속까지 형성하는 단계; 및
    캡 금속을 통해서 금속 구조물에 콘택을 제공하도록 비아 내에 전도성 물질을 증착하는 단계를 포함하는 것을 특징으로 하는 금속 구조물 접촉 방법.
  2. 제 1항에 있어서,
    상기 금속 구조물은 알루미늄 및 구리 중 한 종류를 포함하는 것을 특징으로 하는 금속구조물 접촉방법.
  3. 제 1항에 있어서,
    상기 캡 금속은 텅스턴을 포함하는 것을 특징으로 하는 금속구조물 접촉방법.
  4. 제 1항에 있어서,
    상기 콘택은 알루미늄 및 구리 중 한 종류를 포함하는 것을 특징으로 하는 금속구조물 접촉방법.
  5. 제 1항에 있어서,
    비아를 통해서 캡 금속을 세척하는 단계를 추가적으로 포함하는 것을 특징으로 하는 금속구조물 접촉방법.
  6. 제 1항에 있어서,
    상기 캡 금속은 약 300Å 내지 약 500Å의 두께를 포함하는 것을 특징으로 하는 금속구조물 접촉방법.
  7. 자기-정렬 금속 캡과 금속 금속 구조물을 접촉하는 방법으로서,
    제 1 유전층 내에 금속 구조물을 제공하는 단계[상기 금속 구조물 및 제 1 유전층은 실질적으로 평탄한 표면을 가짐];
    금속 구조물 및 제 1 유전층 상에 내화성 금속을 증착하는 단계;
    합금이 단지 금속 구조물 상의 실질적으로 평탄한 표면 상에서만 형성되도록 금속 구조물 및 내화성 금속 사이에 합금을 형성하는 단계;
    합금의 일부가 금속 구조물에 남도록 제 1 유전층으로부터 내화성 금속을 제거하는 단계;
    합금 상에 제 2 유전층을 형성하는 단계;
    제 2 유전층 내에 비아를 합금까지 형성하는 단계; 및
    합금을 통해서 금속 구조물에 콘택을 제공하도록 비아 내에 전도성 물질을 증착하는 단계를 포함하는 것을 특징으로 하는 금속 구조물 접촉 방법.
  8. 제 7항에 있어서,
    상기 금속 구조물은 알루미늄 및 구리 중 한 종류를 포함하는 것을 특징으로 하는 금속구조물 접촉 방법.
  9. 제 7항에 있어서,
    상기 내화성 금속은 티타늄, 마그네슘, 니켈, 탄탈, 하프늄 텅스턴 및 니오븀 중 한 종류를 포함하는 것을 특징으로 하는 금속구조물 접촉 방법.
  10. 제 7항에 있어서,
    상기 콘택은 알루미늄 및 구리 중 한 종류인 것을 특징으로 하는 금속구조물 접촉 방법.
  11. 제 7항에 있어서,
    비아를 통해서 캡 금속을 세척하는 단계를 추가로 포함하는 것을 특징으로 하는 금속구조물 접촉 방법.
  12. 제 7항에 있어서,
    상기 캡 금속은 약 300Å 내지 약 500Å의 두께를 포함하는 것을 특징으로 하는 금속구조물 접촉 방법.
  13. 제 7항에 있어서,
    상기 합금을 형성하는 단계는 약 405℃보다 높은 온도에서의 소결 단계를 포함하는 단계를 특징으로 하는 금속구조물 접촉 방법.
  14. 제 7항에 있어서,
    내화성 금속을 제거하는 단계는 에칭제로 내화성 금속을 에칭하는 것을 포함하는 것을 특징으로 하는 금속구조물 접촉 방법.
  15. 제 7항에 있어서,
    상기 내화성 금속을 제거하는 단계는 내화성 금속을 연마하는 단계를 포함하는 것을 특징으로 하는 금속구조물 접촉 방법.
KR10-2002-7004891A 1999-10-18 2000-10-04 인터레벨 금속 접속을 위한 자기-정렬 금속 캡 KR100468069B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/420,402 US6261950B1 (en) 1999-10-18 1999-10-18 Self-aligned metal caps for interlevel metal connections
US09/420,402 1999-10-18

Publications (2)

Publication Number Publication Date
KR20020047242A true KR20020047242A (ko) 2002-06-21
KR100468069B1 KR100468069B1 (ko) 2005-01-25

Family

ID=23666322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7004891A KR100468069B1 (ko) 1999-10-18 2000-10-04 인터레벨 금속 접속을 위한 자기-정렬 금속 캡

Country Status (7)

Country Link
US (1) US6261950B1 (ko)
EP (1) EP1230678B1 (ko)
JP (1) JP2003527743A (ko)
KR (1) KR100468069B1 (ko)
DE (1) DE60036305T2 (ko)
TW (1) TW465037B (ko)
WO (1) WO2001029892A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190118B2 (ja) * 1999-12-17 2008-12-03 三菱電機株式会社 半導体装置、液晶表示装置および半導体装置の製造方法
US6613671B1 (en) 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US20050026412A1 (en) * 2000-06-16 2005-02-03 Drynan John M. Interconnect line selectively isolated from an underlying contact plug
US6406996B1 (en) * 2000-09-30 2002-06-18 Advanced Micro Devices, Inc. Sub-cap and method of manufacture therefor in integrated circuit capping layers
US9139906B2 (en) 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
US7087997B2 (en) * 2001-03-12 2006-08-08 International Business Machines Corporation Copper to aluminum interlayer interconnect using stud and via liner
JP3874268B2 (ja) * 2002-07-24 2007-01-31 Ｔｄｋ株式会社 パターン化薄膜およびその形成方法
US7727892B2 (en) 2002-09-25 2010-06-01 Intel Corporation Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
US7045406B2 (en) 2002-12-03 2006-05-16 Asm International, N.V. Method of forming an electrode with adjusted work function
US7122414B2 (en) 2002-12-03 2006-10-17 Asm International, Inc. Method to fabricate dual metal CMOS devices
US6955984B2 (en) * 2003-05-16 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment of metal interconnect lines
JP2004349609A (ja) * 2003-05-26 2004-12-09 Renesas Technology Corp 半導体装置およびその製造方法
CN101375388B (zh) * 2006-01-18 2011-08-03 Nxp股份有限公司 金属线之间的自对准沟槽的集成
KR101427142B1 (ko) 2006-10-05 2014-08-07 에이에스엠 아메리카, 인코포레이티드 금속 규산염 막의 원자층 증착
WO2010016958A1 (en) * 2008-08-07 2010-02-11 International Business Machines Corporation Interconnect structure with metal cap self-aligned to a surface of an embedded conductive material
DE102008042107A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Elektronisches Bauteil sowie Verfahren zu seiner Herstellung
US8557702B2 (en) 2009-02-02 2013-10-15 Asm America, Inc. Plasma-enhanced atomic layers deposition of conductive material over dielectric layers
US10177031B2 (en) 2014-12-23 2019-01-08 International Business Machines Corporation Subtractive etch interconnects
US9431292B1 (en) 2015-04-29 2016-08-30 Globalfoundries Inc. Alternate dual damascene method for forming interconnects
US9722038B2 (en) 2015-09-11 2017-08-01 International Business Machines Corporation Metal cap protection layer for gate and contact metallization
US10727111B2 (en) * 2017-07-18 2020-07-28 Taiwan Semiconductor Manufaturing Co., Ltd. Interconnect structure
EP3676877A4 (en) 2017-08-31 2021-09-01 Micron Technology, Inc. SEMICONDUCTOR COMPONENTS, TRANSISTORS AND ASSOCIATED METHODS FOR CONTACTING METAL OXIDE SEMICONDUCTOR COMPONENTS
WO2019046629A1 (en) 2017-08-31 2019-03-07 Micron Technology, Inc. SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND ASSOCIATED METHODS
US10985076B2 (en) 2018-08-24 2021-04-20 International Business Machines Corporation Single metallization scheme for gate, source, and drain contact integration
US11171051B1 (en) 2020-05-06 2021-11-09 International Business Machines Corporation Contacts and liners having multi-segmented protective caps

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319222A (ja) * 1989-06-15 1991-01-28 Matsushita Electron Corp 半導体装置の製造方法
JP2921773B2 (ja) * 1991-04-05 1999-07-19 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
US5305519A (en) * 1991-10-24 1994-04-26 Kawasaki Steel Corporation Multilevel interconnect structure and method of manufacturing the same
JPH0629399A (ja) * 1992-07-09 1994-02-04 Toshiba Corp 半導体装置の製造方法
US5380546A (en) * 1993-06-09 1995-01-10 Microelectronics And Computer Technology Corporation Multilevel metallization process for electronic components
JP3219909B2 (ja) * 1993-07-09 2001-10-15 株式会社東芝 半導体装置の製造方法
JPH07135188A (ja) * 1993-11-11 1995-05-23 Toshiba Corp 半導体装置の製造方法
DE69527344T2 (de) * 1994-12-29 2003-02-27 St Microelectronics Inc Verfahren zur Herstellung einer Halbleiterverbindungsstruktur
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US6066558A (en) * 1996-03-05 2000-05-23 Tokyo Electron Limited Multilevel interconnection forming method for forming a semiconductor device
JP3304754B2 (ja) * 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
JP3309717B2 (ja) * 1996-06-26 2002-07-29 三菱電機株式会社 集積回路の配線の製造方法
JPH10135153A (ja) * 1996-10-29 1998-05-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10144685A (ja) * 1996-11-13 1998-05-29 Sony Corp 半導体装置における配線構造及び配線形成方法

Also Published As

Publication number Publication date
EP1230678B1 (en) 2007-09-05
KR100468069B1 (ko) 2005-01-25
WO2001029892A1 (en) 2001-04-26
DE60036305D1 (de) 2007-10-18
EP1230678A1 (en) 2002-08-14
DE60036305T2 (de) 2008-05-15
US6261950B1 (en) 2001-07-17
JP2003527743A (ja) 2003-09-16
TW465037B (en) 2001-11-21

Similar Documents

Publication Publication Date Title
KR100468069B1 (ko) 인터레벨 금속 접속을 위한 자기-정렬 금속 캡
US5563099A (en) Metal junction method of manufacture for semiconductor devices
US5055423A (en) Planarized selective tungsten metallization system
KR100400031B1 (ko) 반도체 소자의 콘택 플러그 및 그 형성 방법
US6537912B1 (en) Method of forming an encapsulated conductive pillar
US6800549B2 (en) Method of fabricating semiconductor device including forming contact hole with anisotropic and isotropic etching and forming discontinuous barrier layer
US6403461B1 (en) Method to reduce capacitance between metal lines
US7220652B2 (en) Metal-insulator-metal capacitor and interconnecting structure
US6331481B1 (en) Damascene etchback for low ε dielectric
US7601604B2 (en) Method for fabricating conducting plates for a high-Q MIM capacitor
US20050263902A1 (en) Barrier free copper interconnect by multi-layer copper seed
US7279733B2 (en) Dual damascene interconnection with metal-insulator-metal-capacitor and method of fabricating the same
JP2005340808A (ja) 半導体装置のバリア構造
US20080185684A1 (en) Method and structure for integrating mim capacitors within dual damascene processing techniques
US7586142B2 (en) Semiconductor device having metal-insulator-metal capacitor and method of fabricating the same
US20040002212A1 (en) Method for forming copper metal line in semiconductor device
US6483142B1 (en) Dual damascene structure having capacitors
JP2002170885A (ja) 半導体装置の製造方法
US6492226B1 (en) Method for forming a metal capacitor in a damascene process
US6495877B1 (en) Metal capacitors with damascene structures and method for forming the same
US6391713B1 (en) Method for forming a dual damascene structure having capacitors
EP1330842B1 (en) Low temperature hillock suppression method in integrated circuit interconnects
US6410386B1 (en) Method for forming a metal capacitor in a damascene process
US20030006480A1 (en) MIMCap with high dielectric constant insulator
KR20040077421A (ko) 반도체 장치의 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee