DE2623015A1 - Verfahren zur herstellung von cmos/sos-halbleitereinrichtungen - Google Patents

Verfahren zur herstellung von cmos/sos-halbleitereinrichtungen

Info

Publication number
DE2623015A1
DE2623015A1 DE19762623015 DE2623015A DE2623015A1 DE 2623015 A1 DE2623015 A1 DE 2623015A1 DE 19762623015 DE19762623015 DE 19762623015 DE 2623015 A DE2623015 A DE 2623015A DE 2623015 A1 DE2623015 A1 DE 2623015A1
Authority
DE
Germany
Prior art keywords
silicon
layer
wafer
parts
islands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762623015
Other languages
English (en)
Inventor
Ronald Kazuo Tamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
Rockwell International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockwell International Corp filed Critical Rockwell International Corp
Publication of DE2623015A1 publication Critical patent/DE2623015A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

PATENTANWALT
DIPL.-ING.
HELMUT GÖRT1
6-FrankfurtamMain70
Schneckenhofslr. 27 - Td. 617079 '2623015
21. Mai 1976
ROCKWELL INTERNATIONAL CORPORATION Gzw/goe
Verfahren zum Herstellen von CMOS/SOS-Halbleitereinrichtungen.
Die Erfindung bezieht sich auf ein Verfahren gemäß dem Gattungsbegriff des Hauptanspruches, bezieht sich somit auf ein Halbleiterverfahren und im speziellen auf ein CMOS-SOS-Verfahreη hoher Geschwindigkeit und hoher Ausbeute zur Herstellung von CMOS/SOS-Einrichtungen.
Seitdem die Halbleiter-Industrie sich in die Richtung schnellerer Arbeitsweise und geringerer Kosten bewegt, wurde es notwendig, bessere Verfahren und bessere Materialien bzw. Kombinationen davon vorzusehenj Eine dieser verbesserten Anwendungen von Materialien bestand in dem Gebrauch von Saphir als Substrat. Durch die Verwendung von Saphir-Substraten wurde eine neue Technologie, die unter dem Namen Silizium-auf-Saphir (SOS) bekannt geworden ist, entwickelt. Zusätzlich hat sich die Meinung durchgesetzt, daß komplementäre Metalloxyd-Halbleiter (CMOS) unverkennbare Vorteile besitzen. Das bedeutet, daß Einrichtungen vom entgegengesetzten Leitfähigkeitstyp in einer einzigen Einheit durch im wesentlichen ein einziges Verfahren hergestellt werden können.
609883/0755
Es hat sich fernerherausgestellt, daß eine Kombination dieser beiden Technologien zur Herstellung von CMOS/SOS-Einrichtungen die Vorteile beider Konzepte vereinigen.kann.
Die Schwierigkeit besteht jedoch darin, ein CMOS/SOS-Verfahren zu finden, das Silizium-Zwischenverbindungen vom η-Typ mit niedrigem Widerstand, Produkt!onsanwendungen, eine hohe Ausbeute und eine hohe Geschwindigkeit liefert.
In dem Versuch, den beiden erstgenannten Bedingungen gerecht zu werden, wurde erkannt, daß es wünschenswert ist, eine phosphorige Schmelzablagerung zu verwenden, um ein Dotieren des Siliziums mit einem Stoff vom η-Typ vorzusehen. Dabei traten jedoch unerwünschte Beeinflussungen zwischen dem Phosphor und dem Saphir auf, " wodurch eine Zwischenschicht aus einem Phosphor-Saphir-Gemisch gebildet wurde. Dieses Gemisch ist insofern unerwünscht, als es die Oberfläche des Saphirs anhebt und sich über den Rest des Wafers derart niederschlägt, daß es nicht vollständig entfernt werden kann. Weiterhin besteht während des weiteren Verlaufes des Verfahrens eine möglicherweise phosphorreiche Schicht auf dem Saphir. Weiterhin wirkt sich die auf dem Saphir auftretende Erosion im speziellen schädlich in Bezug auf die p-Typ-Inseln aus, insofern, als das Gemisch ein Unterschneiden und damit ein entge-
6098 8 3/0755
gengesetztes Dotieren der thermal oxydierten p-Typ-Inseln bewirkt .
Es hat sich ferner gezeigt, daß während der Ablagerung der Phosphorschmelze eine Wahrscheinlichkeit dafür besteht, daß der Phosphor die thermale Oxydschicht, die über die Inseln vom p-Typ gewachsen ist, durchdringt. Diese Durchdringung tritt in dem Teil der Oxydschicht auf, die dem Saphir am nächsten ist, da dort die Oxydschicht am dünnsten ist, bedingt- durch die begrenzte Menge von Silizium, die zur Bildung der thermalen Oxydschicht verfügbar ist. Diese Durchdringung des Phosphors verursacht wiederum ein entgegengesetztes Dotieren der Inseln vom p-Typ nahe des Überganges zum Saphir hin.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, das diese Nachteile vermeidet. Die Lösung dieser Aufgabe gelingt gemäß den kennzeichnenden Merkmalen des Anspruchs 1.
Die Erfindung bezieht sich somit auf ein neues CMOS/SOS-Verfahren, das die Herstellung von CMOS/SOS-Einrichtungen mit hoher Geschwindigkeit, hoher Ausbeute und hoher Zuverlässigkeit für Produktionsanwendungen ermöglicht.
609883/07BS
Weitere Merkmale, Tortelle und AnwendungsmSgliehkeiten der Erfindung ergeben sich anhand der Beschreibung von in der Zeichnung dargestellten Ausführungsbeispielen.
Es zeigen:
Fig. 1 bis 11 schematische Darstellungen von CMOS/SOS-Einrich-
tungen, hergestellt entsprechend einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens,
Fig. 12 bis 21 schematische Darstellungen von anderen CMOS/SOS-Einrichtungen, hergestellt entsprechend einer anderen Ausführungsform des erfindungsgemäßen Verfahrens, und
Fig. 22 einen vergrößerten Ausschnitt aus einer CMOS/SOS-Einrichtung, hergestellt durch das hier beschriebene Verfahren.
Bevor auf die Beschreibung im einzelnen eingegangen wird, sei vorangestellt, daß gleiche Bezugsziffern für gleiche Elemente in der Beschreibung sowie in der Zeichnung verwendet werden.
Es wird sich zeigen, daß das Grundverfahren gemäß der Erfindung CMOS/SOS-Einrichtungen erzeugt. Es sind jedoch Fälle denkbar,
809883/0755
in denen es wünschenswert ist, Dioden zusammen, mit anderen Einrichtungen vorzusehen. Diese Situation wird als Verfahren A definiert. Mit nur geringen Änderungen in dem Verfahren entfallen die Dioden; dieses Verfahren ist als Verfahren B definiert. Nichts desto trotz ist es verständlich, daß bei beiden Verfahren dasselbe Grundverfahren enthalten ist.
Verfahren A
Die Fig. 1 zeigt einen zusammengesetzten Aufbau, der ein Substrat 10 aufweist, das typischerweise aus Saphir besteht. Auf der oberen Oberfläche 1OA des Saphir-Substrates 10 ist eine Schicht 11 von Halbleitermaterial, beispielsweise Silizium, vorgesehen. Typischerweise besteht die Schicht 11 aus einem Silizium vom N-Typ. Die Schicht 11 kann auf dem Substrat 10 in irgendeiner geeigneten Weise ausgebildet werden, wenngleich ein epitaxiales Wachsen das bevorzugte Verfahren ist. Die Anordnung, bestehend aus dem Substrat 10 und der Schicht 11, stellt die Grundstruktur oder den Wafer dar, von dem die Anordnungen entsprechend dem Verfahren gemäß der Erfindung hergestellt werden. Anfänglich wird das Grund-Wafer einem geeigneten Reinigungsprozess unterworfen. Bei einem typischen Reinigungsprozeß wird das Wafer für ungefähr 10 Minuten bei 650C einem Salpetersäurebad ausgesetzt. Das Wafer wird dann für 10 Minuten in deionisiertes V/asser getaucht. Es folgt eine Anwendung von Schwefelsäure'für 10 Minuten bei 900C,
609883/0755
wobei auf diese Anwendung ein erneutes Eintauchen in deinionisiertes Wasser für 10 Minuten folgt. Das Wafer wird dann für 1 Minute einer 10^-igen Lösung von Fluorwasserstoffsäure in Wasser ausgesetzt, wobei dieser Anwendung ein Bad in einem deionisierten Wasser für 10 Minuten folgt.
Nach dem ReinigungsVorgang wird das Wafer, wie in Fig. 1 gezeigt, oxydiert, indem man das Wafer in eine Sauerstoff-Atmosphäre für 5 Minuten bei 1050°C bringt. Das oxydierte Wafer wird dann einer 15-minütigen Behandlung mit Dampf ausgesetzt, auf die eine 10-minütige Anwendung von Stickstoffgas folgt. Der Oxydationsverfahrensschritt erzeugt auf der Siliziumschicht 11 eine Siliziumdioxydschicht 12. Typischerweise wird bei diesem Verfahrensschritt eine Oxydschicht 12 von ungefähr 2700 8 erzeugt.
Nachfolgend wird auf die Oxydschicht 12 eine Schicht 13 von einem geeigneten Maskenmaterial, beispielsweise einem lichtempfindlichen Material, aufgebracht. Diese Maskenschicht wird belichtet und in einer typischen Weise entwickelt, um Inselmasken 13A, 13B und 13C auszubilden, wenn der Rest der Schicht 13 durch eine geeignete Lösung entfernt wird.
Nachdem die Inselmasken ausgebildet sind, wird das Wafer für eine geeignete Zeit bei Zimmertemperatur in einer 5:1-Lösung von
BG9883/07S5
NH1-PrHF ausgesetzt, um das unsiaskierte öilisiumdioxyd (SiO2) von der Siliziumschicht zu entfernen. Die Silisiumschicht selbst wird durch dieses Ätzen nicht angegriffen, Dia entfernten Teile 12A, 12B, Ί20 und 12D sind diagonal schi-affiert.
Nachdem diese vorbestimmten Bereiche von SiOp komplett bis zu der oberen Oberfläche der Siliziums chi chi; hin weggeätzt s3nd, wird die lichtempfindliche oder MaskensCxiioht in der üblichen Weise entfernt. Danach wird das geätzte Wafer für 10 Minuten in einer Atmosphäre von gasförmigem Stickstoff bei 10CO0C gebrannt, und zwar zu dem Zweck, die Oberfläche für die Adhäsion der lichtempfindlichen Schicht vorzubereiten.
Nach diesem Ausheizschritt wird auf das geätzte Wafer, wie in Fig. 2 dargestellt, eine andere Maske 14, P-Maske genannt, aufgelegt. Diese Maske ist von irgendeinem geeigneten Typ, beispielsweise ist sie eine photoempfindliche Schicht, die auf die vorher geätzte Oberfläche des Wafers aufgebracht wird. Das Maskenmate- . rial wird belichtet und in einer typischen Weise entwickelt, derart, daß die Maske l4 nur Teile des Wafers bedeckt. Im speziellen bedeckt diese Maske diejenigen Waferteile, die später P-Kanaleinrichtüngen sein werden.
809883/0755
Nachdem die Maske 14 angebracht Ist, werden Bor-Ionen (B ) mit einer Energie von 200 keV implantiert. Diese Ionen, angezeigt durch die Pfeile, werden offensichtlich in die belichteten Teile HA, HB, HC und HD der Siliziumschicht 11 eingesetzt. Zusätzlich überqueren Ionen die Oxydschichtteile 12 P und 12G und werden in das Silizium unter diese Oxydschichten eingesetzt. Die Ionen durchqueren jedoch nicht die Maske l4. Es ist zu bedenken, daß die Maske 14 den darunter liegenden Waferteil von den Ionen abschirmt. Praktisch bedeutet dies, daß die Maske ausreichend dick ist, so daß sie darin die Ionen einfangen kann, wodurch sich insgesamt die Wirkung ergibt, daß der von dem maskierten Teil bedeckte Waferteil von diesen Ionen abgeschirmt wird.
Dieser Schritt der Ionenimplantation wird solange fortgesetzt,
12 2
bis ungefähr 5 x 10 Ionen /cm in das Silizium eingesetzt sind. Die Siliziumschicht ist dann in eine Siliziumschicht vom P-Typ Hingewandelt.
Es ist zn bedenken, daß typischerweise die Ionen einen Teil der Schichttiefe der Siliziumschicht durchdringen, sowie es durch die Wellenlinie 15 angedeutet ist. Danach wird die Maske 14 abgestreift. Nachdem die Maske 14 entfernt ist, wird das Wafer einer das Silizium angreifenden Ätzlösung ausgesetzt, die aus 6 Teilen KOH in einem Teil Wasser plus Isopropylalkohol besteht,
609883/0755
und zwar mit einer Temperatur von 6O°C - 5 C. Diese Ätzlösung entfernt die Siliziumteile HA, HB und HC sowie HD, die durch die schraffierten Linien gekennzeichnet sind. Das bedeutet, daß das Silizium, das nicht durch das SiO_ abgeschirmt wird, entfernt wird.
Als nächstes wird das Wafer für eine geeignete Zeit bei einer geeigneten Temperatur in eine Ätzlösung gelegt, die aus einer 5:1-Lösung von NH^FiHF besteht. Die verbleibenden Siliziumdioxydschichten werden geätzt und bis auf die Siliziumschicht entfernt. Nach diesen Ätzschritten besteht das Wafer konsequenterweise aus einem Saphir-Substrat, das darauf befindliche Siliziumbereiche aufweist. Diese Bereiche von Silizium sind in der Fig. 2 als Bereiche HE, HF und HG bezeichnet. Der Siliziumbereich HE ist vom N-Typ geblieben, während die Bereiche HF und HG durch die Ionenimplantation in Silizium vom P-Typ umgewandelt worder/sind.
Wie aus der Fig. 3 hervorgeht, wird das Wafer wiederum oxydiert, indem man das Wafer für 30 Minuten bei 10500C in eine Atmosphäre von gasförmigem Sauerstoff gibt. Dabei wachsen auf den Silizium-Bereichen HE,HF und HG Oxydschichten 12E, 12F und 12G von ungefähr 600 - 60 S. Es ist hervorzuheben, daß die Oxydschicht nicht auf dem Saphir-Substrat wächst, in welchem nur die Silizium-Inseln wirksam eingekapselt sind.
609883/0765
- ίο -
Als nächstes wird auf der gesamten Oberfläche des Wafers eine Nitrid-Schicht 16 aufgebracht, indem man eine geeignete Quelle von nitriden Gasen bei 95O°C verwendet. Vorzugsweise ist die Dicke der Nitridschicht ungefähr 750 ί 75 2. Um die Oberfläche der Nitridschicht 16 für weitere Aktivitäten zu verbessern, wird das Wafer mit einer Nitrid/Dampf-Immersion behandelt. Das bedeutet, das Wafer für ungefähr 15 Minuten einem Dampf von ungefähr 10000C und anschließend für ungefähr 10 Minuten einer Stickstoff-Atmosphäre ausgesetzt. Dieser Vorgang bereitet die äußere Oberfläche der Nitridschicht 16 für die Anwendung der nächsten Maskenschicht, die G-Masken 17, vor. Typischerweise wird ein Maskenmaterial, beispielsweise eine lichtempfindliche Schicht, auf die Gesamtoberfläche des Wafers aufgebracht, anschließend belichtet und entwickelt, wobei über jedem der Insel-Bereiche des Wafers eine G-Maske 17 gebildet wird.
Nachdem die Masken 17 ausgebildet sind, wird das Wafer für unge0
fähr 15 Minuten bei ungefähr 1080C einer Lösung, die H3PO21 aufweist, ausgesetzt« Diese Ätzflüssigkeit bewirkt, daß alle unmaskierten Nitridschichten entfernt werden, d.h. die Teile der Nitridschicht, die durch die schraffierten Linien gekennzeichnet sind. Die Nitridschichten-Teile I6A, I6B und l6C unter den G-Masken 17 werden nicht entfernt. Teile der Oxydschichten 12E, 12P oder 12G werden ebenfalls geätzt, jedoch ist dieses Ätzen nicht wesentlich
609883/0755
Nach dem Ätzen der Nitridschicht werden die Masken 17 in der
üblichen Weise entfernt.
Nach dem Entfernen der Masken 17 wird der gesamte Wafer einem
Siloxan-Niederschlag ausgesetzt, um eine Siloxanschicht mit der Dicke von ungefähr 3000 - 500 S zu erzeugen. Die Siloxanschicht 18 ist schematisch in Fig. 4 dargestellt. Zur Klarstellung sei
jedoch gesagt, daß der Maßstab für diese Schicht offensichtlich nicht derselbe ist wie der Maßstab des verbleibenden Teiles des Wafers. Die Siloxanschicht wird verdichtet, indem man das Wafer für ungefähr 20 Minuten bei 10000C einer Sauerstoffatmosphäre
aussetzt*
Im nächsten- Schritt wird eine zusätzliche Maske 19, P+-Maske
genannt, vorgesehen. Diese Maske besteht aus irgendeinem geeigneten Material, beispielsweise einem lichtempfindlichen Material oder dergleichen. Wenn es voll belichtet und entwickelt ist,
bedecken Masken 19 Teile des Wafers, in welchen die eine P-Kanals Einrichtung vorgebende Fläche belichtet ist. Danach wird wiederum das Wafer einer 5:1 Löäung von NH|,F:HF bei ungefähr Raumtemperatur für eine geeignete Zeitdauer ausgesetzt, um die belichteten Bereiche l8A von Siloxan und Oxyd, gekennzeichnet durch die diagonalen Linien, wegzuätzen.
609883/.07BS
Aus der Fig. 5 geht hervor, daß, nachdem die Maske 19 entfernt worden ist, auf die Oberfläche des Wafers einschließlich der Bereiche, von denen die Silcxanschieht entfernt worden ist, eine Borschicht 20 niedergeschlagen wird. Während dieses Verfahrensschrittes des Aufbringens von Bor wird Bor in die belichteten
Teile der Siliziuminseln gebracht, wodurch der Leitfähigkeitstyp der behandelten Bereiche nach P+ geändert wird.
Nach dem Niederschlagen des Bors wird ein Entglasier-Schritt
vorgenommen, indem man das Wafer für ungefähr 20 Sekunden einer lOJj-igen Lösung von HP in HpO aussetzt, um das Wafer zu entglasieren und um im wesentlichen die gesamte niedergeschlagene
Bor-Glasurschicht zu entfernen.
Das Wafer gleicht dann der Konfiguration gemäß* Fig. 5, wobei die Bereiche der Borschicht 2o, die entfernt sind, schraffiert dargestellt sind. Das Wafer wird dann einem Treib-Schritt ausgesetzt, indem es für 5 Minuten in einer Sauerstoff-Atmosphäre bei 10000C aufgeheizt wird, für 45 Minuten einem Dampf ausgesetzt wird und schließlich in einer Stickstoff-Atmosphäre für 10 Minuten aufgeheizt wird. Dieser Schritt bewirkt, daß das Bor in das Silizium hineingetrieben wird, wobei eine relativ gleichförmige Verteilung erreicht wird;, der Schritt bewirkt weiterhin, daß eine Oxydschicht 35 über die mit Bor dotierten Bereiche wächst, so wie es in Fig. 6 dargestellt ist.
609883/0755
Nach der Oxydation wird eine Nitridschicht 21 über die gesamte Oberfläche des Wafers bis zu einer Dicke von ungefähr 700 - 70 aufgebracht, so wie es in Fig. 6 dargestellt ist. Wiederum wird die Nitridschicht 21 mit einer Nitrid-Dampfimmersion behandelt, um die Oberfläche für die nachfolgenden Verfahrensschritte zu präparieren.
Während der Durchführung der nächsten Maskierung wird diese Silizium-Nitrid-Schicht allseitig an denjenigen Bereichen belassen, die während der Phase der Phosphor-Niederschlagung zu schützen sind. Die Silizium-Nitrid-Schicht schützt das Saphirmaterial und verhindert die Bildung einer Phosphor-Saphir-Verbindung.Zusätzlich wirkt die Silizium-Nitrid-Schicht als eine Diffusionsschranke gegen das Eindringen von Phosphor. Auf diese Weise werden die P-Typ-Bereiche gegen die nachteiligen Auswirkungen des Phosphors geschützt, indem diese wirksam mit einer Silicon-Nitrid-Schicht versiegelt werden. Darüber hinaus ist leicht festzustellen, daß diese Schicht in das Verfahren eingeschlossen werden kann, ohne daß zusätzliche Maskierungsvorgänge notwendig sind.
Eine andere Maskenschicht 22, die ein lichtempfindliches Material sein kann, wird in geeigneter Weise über die Oberfläche der Nitridschicht 21 gelegt. Diese Maske, P-/N+-Maske genannt, wird geeignet belichtet und entwickelt, so daß Masken 22 entstehen.
609883/0755
Das maskierte Wafer wird nunmehr einem Ätzvorgang mit Fluorborsäure und Siloxan von den bereits im vorhergehenden beschriebenen Typen ausgesetzt, vrcbei die Teile der Siloxan- und Nitrid-Linien
Schichten, die durch die schraffierten/gekennzeichnet sind, entfernt werden. Das heißt, nach dem Entfernen der Nitridschicht-Teile werden die belichteten Teile von Siloxan und Oxyd über den Silizium-Inseln IIP und HG ebenfalls entfernt. Die lichtempfindliche Schicht wird in einer ähnlichen Weise entfernt. Daraufhin wird eine Schicht 23 von Phosphor über das gesamte Wafer in einer geeigneten Weise aufgebracht, so wie es in Fig. 7 dargestellt ist. Die Phosphorschicht 23 ist vorgesehen, um Verunreinigungen abzugeben, die zu den belichteten Teilen der Silizium-Inseln . HP und HG hinzuaddiert werden. Die behandelten Bereiche der Silizium-Inseln sind in Silizium vom N+-Typ umgewandelt worden.
Die Phosphorschicht 23 wird dann von dem Wafer entfernt, und zwar durch einen ersten Schritt, der Schwefelsäure vorsieht-, sowie Ammoniumpersulfat bei ungefähr 105 bis HO0C während 30 Minuten. Anschließend wird die phosphorreiche Glasurschicht unter Verwendung eines entglasierenden Arbeitsvorganges entfernt, der beispielsweise die Anwendung einer 10^-igen Lösung von HP in H2O für ungefähr 20 Sekunden vorsieht.
609883/0755
Wie es am besten aus der Fig. 8 zu ersahen ist, w±d ein Verfahrensschritt zum Eintreiben von Phosphor vorgesehen, wobei die Verunreinigung, wenn aas Phosphor in Silia^urn-Inseln IiF und HG eingetrieben wird, um N+-Teile zu erzeugen, als auch um eine Oxydschicht 36 über die belichteten Silizium-Inselteile des Wafers wachsen zu lassen« Die Oxydschicht ist typischerweise ungefähr 3500 - 400 S dick. Auf diese Weiss wird eine Einrichtung, wie sie in Fig. 8 dargestellt ist, erzeugt, Diese Einrichtung oder dieses Wafer wird geeigneten fifczschritten unterworfen, die die schraffierten Nitridschichten 21 und lö entfernen. In gleicher Weise wird die Oxydschicht 12 entfernt. Verbundene bzw. beiläufige Teile der Schichten 35 und 36 können ebenso entfernt werden. Der Zweck dieses ÄtzSchrittes besteht grundsätzlich darin, Material zu entfernen, das bei anderen Verfahrensschritten vergiftet oder verdorben wurde.
Eine neue Oxydschicht 25 wird über den Silizium-Inseln hergestellt. Wie die Fig. 9 zeigt, werden zusätzlich die Schichten 35 und 36 leicht oxydiert. Die Dicke dieser Oxydschicht liegt vorzugsweise in der Größenordnung von 600 - 60 S. über dieser Oxydschicht wird dann eine Nitridschicht 26 mit einer Stärke von ungefähr 330 - 30 S aufgebracht. Wiederum wird diese Nitridschicht 26 einer Nitrid-Dampfatmosphäre ausgesetzt, um die Adhäsion zwischen der Nitridschicht 26 und dem Maskenmaterial 27 zu verbessern.
609883/0755
Im nächsten Schritt wird eine weitere Maskenschicht 27, C-Maske genannt, die aus einem geeigneten Material, beispielsweise einem lichtempfindlichen Material, besteht, auf die Schicht 26 aufgebracht. Dieses Maskenmaterial wird in einer konventionellen Art und Weise belichtet bzw. entwickelt, um gemäß Fig. 9 C-Masken zu erzeugen. Die belichteten Teile ( gekennzeichnet durch schraffierte Linien ) der Nitridschicht 26 und der Oxydschicht 25 werden dann geätzt und vollständig entfernt, unter Zurücklassung von Silizium-Inseln mit Oxyd/Nitrid-Schichten über ihren Kanälen. Die Maske 27 wird dann in einer geeigneten Form entfernt und das gesamte Wafer wird in einer typischen V/eise, metallisiert, indem man eine Metallschicht 28 vorsieht, wie es aus der Fig.10 hervorgeht. Diese Metallisation wird durchgeführt, indem man einen Ε-Strahl von 10 KV verwendet, Metall, z.B. Aluminium, zu verdampfen und dieses Metall auf der Oberfläche des Wafers niederzuschlagen. Die Metallschicht ist typischerweise 10000 1000 8 dick und wird auf die Wafer, die bis ungefähr 300°C aufgeheizt sind, niedergeschlagen.
Nebenbei bemerkt, der verbleibende Teil 37 ist die Folge von angehäuften Maskentoleranzen. Es ist zu verstehen, daß der Teil keinen nachteiligen Effekt auf die Gesamteinrichtung hat. Darüber hinaus wird der Teil 37 reduziert oder gar eliminiert, wenn die Maskentoleranzen genau, d.h. ideal sind.
609883/0755
Über die Metallschicht 28 wird in einer geeigneten Weise eine weitere Maskenschicht 29, die M-Masken, erzeugt. Die Maske 29 wird in geeigneter Weise belichtet und entwickelt, so wie es in Fig. Io dargestellt ist. Die belichteten Teile der Metallschicht 28, angezeigt durch die schraffierten Linien, werden entfernt. Auf diese V/eise sind Metall-Elektroden und Kontakte ausgebildet. Das gesamte Wafer wird dann erhitzt, um eine Mikrolegierung von Metall zu Silizium zu erzeugen und um irgendwelche Strahlenschäden zu beseitigen.
Die Fig. 11 zeigt eine schematische Darstellung einer CMOS/SOS-Einrichtung, die entsprechend dem Verfahren gemäß der vorliegenden Erfindung hergestellt worden ist. Es ist veriändlich, daß in einer typischen CMOS-Einrichtung P-Kanal- und N-Kanal-Einrichtungen 100 bzw 101 vorhanden sind. Zusätzlich sieht jedoch die vorliegende Erfindung die Herstellung von Dioden 102 in Verbindung mit den CMOS-Einrichtungen vor. Die Diode Io2 ist häufig nützlich "bei
Die der Herstellung von Schaltkreisanordnungen bei CMOS-Anwendungaa./ Herstellung einer Diode in dem CMOS-Wafer ist jedoch nicht absolut notwendig. Es ist möglich, das P- Maskieren wegzulassen und relativ geringe Änderungen in den Verfahrensschritten bezüglich der Diode Io2 zu machen, ohne daß die wünschenswerten Wirkungen des hier beschriebenen Verfahrens vermindert werden.
609883/0755
Verfahren B
Das Verfahren B ist im wesentlichen das gleiche wie das Verfahren A und es bestehen nur einige geringe Abweichungen. Das Verfahren B wird dazu verwendet, CMOS/SOS-Einrichtungen ohne Dioden in situ herzustellen. Das Weglassen von Dioden erlaubt das Kombinieren bzw. Wiederanordnen einiger Verfahrensschritte, um somit eine wirksamere Arbeitsweise zu ermöglichen. Jedoch ist die Wesensgleichheit der beiden Verfahren augenscheinlich.
Es wird zunächst auf die Fig. 12 Bezug genommen, die im wesentlichen ähnlich der Fig. 1 ist. Die zusammengesetzte Anordnung, die das Substrat Io und die Schicht 11 aufweist, ist ebenfalls die Grundstruktur oder das Wafer, aus dem die zusammengesetzten Anordnungen gemäß dem Verfahren B hergestellt werden. Das Grundwafer ist wiederum einem geeigneten Reinigungsprozeß augesetzt, so wie es oben bereits beschrieben wurde.Nach diesem Reinigungsschritt wird das Wafer, wie in Fig. 1 dargestellt, oxydiert. Dieser Oxydationsschritt erzeugt auf der Siliziumschicht 11 eine Siliziumdioxydschicht 12.
Danach wird die Maskenschicht 13 in einer typischen V/eise belichtet und entwickelt, um Inselmasken 13A, 13B und 13C auszubilden, wenn der Rest der Schicht 13 durch ein geeignetes Lösungsmittel entfernt wird.
609883/0755
Nachdem die Inselmaksen augebildet sind,wird das Wafer für eine geeignete Zeit bei Zimmertemperatur in einer 5:1-Lösung von NH11PrHF, um das unmaskierte Siliziumdioxyd (SiO2) bis zur Siliziumschicht zu entfernen. Die Siliziumschicht selbst wird durch diesen Ätzvorgang nicht angegriffen. Die verbleibenden Teile 12A, 12B, 12C und 12D sind durch die schraffierten Linien gekennzeichnet.
Nachdem geeignete Bereiche des SiOp komplett bis zu der oberen Oberfläche der Siliziumschicht hin geätzt worden sind, wird die photoempfindliche oder Maskenschicht in der üblichen Weise entfernt. Das Wafer wi£d dann einer Silizium-Ätzlösung ausgesetzt (siehe oben), die die unmaskierten Siliziumteile HA, 113 und HC, gekennzeichnet durch die gestrichelten Linien, entfernt. Als nächstes wird dann "das Wafer für eine geeignete Zeit bei siner geeigneten Temperatur in eine Ätzlösung gelegt, die eine 5:1-Lösung von NH^PiHP enthält. Die verbleibenden Siliziumdioxyd-Schichten werden geätzt und bis auf die Siliziumschicht entfernt. Daher besteht nach diesem Ätzschritt das Wafer aus einem Saphirsubstrat, auf dem sich Bereiche von Silizium befinden. Diese Siliziumbereiche sind in den Fig. 13 und I2I als Gebiete 11E,
11F und 11G, und zwar bestehen sie alle aus Silizium vom N-Typ dargestellt.
Wie die Pig. I1I erkennen läßt, wird das Wafer dann wiederum oxydiert, indem man das Wafer für 30 Minuten bei 10500C in.eine
609883/0755
Atmosphäre von gasförmigem Sauerstoff bringt. Es wachsen dabei auf den Siliziumbereichen HE, HP und HG Oxydschichten 12E, 12P und 12G mit einer Dicke von 600 - 60 S hoch. Es ist zu bemerken, daß die Oxydschichten nicht auf dem Saphirsubstrat aufwachsen, in welchem nur die Silizium-Inseln wirksam eingehüllt werden.
Als nächstes wird eine Nitridschicht 16 auf die gesamte Oberfläche des Wafers aufgebracht, indem man eine geeignete Nitridgasquelle von 95O°C verwendet. Vorzugsweise ist diese Nitridschicht ungefähr 750 ί 75 S dick. Um die Oberfläche der Nitridschicht 16 für die weiteren Vorgänge zu verbessern, wird das Wafer mit einer Nitrid-Dampfimmersion behandelt. Das bedeutet, das Wafer wird für ungefähr 15 Minuten bei ungefähr 10000C einem Dampf und anschließend für ungefähr 10 Minuten einer Stickstoff-Atmosphäre ausgesetzt. Dies bereitet die äußere Oberfläche der Nitridschicht 16 für die Anbringung der nächsten Maskenschicht, gekennzeichnet durch die G-Masken 17, vor. Typischerweise wird ein Maskenmaterial, beispielsweise ein photoempfindliches Material, auf die gesamte Oberfläche des Wafers gebracht, anschließend belichtet und entwickelt, wobei über die Inselbereiche des Wafers G-Masken 17 entstehen.
Nach der Anbringung der Masken 17 wird das Wafer für ungefähr 15 Minuten bei ungefähr 108°C einer Lösung ausgesetzt, die
609883/0755
Η,ΡΟ^/HBF^ enthält. Diese Ätzlösung hat die Wirkung, daß alle unmaskierten Nitridschichten entfernt werden, d. h. die Teile der Nitridschichten, die durch die diagonalen Linien gekennzeichnet sind. Die Nitridschicht-Teile l6A, i6B und l6C unter den G-Masken 17 werden nicht entfernt. Während dieses ÄtzVorganges werden auch die dazugehörigen Teile der Oxydschichten 12E, 12P oder 12G entfernt. Nach dem Ätzen der Nitridschicht werden die Masken 17 in der üblichen Weise entfernt.
Nach dem Entfernen der Masken 17 erhält das gesamte Wafer eine Si-loxanschicht 18 mit der Dicke von ungefähr 3000 - 5oo 8. Die-
18
se Siloxanschicht/ist schematisch in der Fig. 15 gezeigt. Aus praktischen Gründen ist der Maßstab dieser Schicht daher nicht derselbe wie der Maßstab des verbleibenden Teiles des Wafers. Die Siloxanschicht wird verdichtet, indem das Wafer für 20 Minuten bei 10000C einer Sauerstoff-Atmosphäre aussetzt wird.
Im nächsten Schritt wird die P+-Maske 19 vorgesehen. Diese Maske besteht aus irgendeinem geeigneten Material, beispielsweise einem photoempfindlichen Material oder dergleichen. Wenn diese Maske völlig belichtet und entwickelt ist, bedeckt die Maske Teile des Wafers, in welcher der Bereich der P-Kanal-Einrichtung belichtet ist. Wiederum wird für eine geeignete Zeitdauer bei ungefähr Zimmertemperatur das Wafer einer 5:1-Lösung von NH^:HF
609883/0755
ausgesetzt, um die belichteten Flächen von Siloxan und Oxyd wegzuätzen, wobei diese Bereiche l8A durch diagonale Linien gekennzeichnet sind.
Nachdem die Maske 19 entfernt ist, wird, wie in Fig. 16 dargestellt, über die gesamte Oberfläche des Wafers einschließlich der Bereiche, von denen die Siloxanschicht entfernt worden ist, eine Borschicht 2o aufgebracht. Während dieses Boraufbringungs-Schrittes wird Bor in die belichteten Teile der Siliziuminseln eingetrieben, wobei sie in den behandelten Bereichen den Leitfähigkeit styp nach P+ verändern. Nachdem die Boraufbringung erfolgt ist, schließt sich ein Entglasierschritt an. Das Wafer ■ nimmt dann die Gestalt an, die in Fig. 16 gezeigt ist, wobei die Bereiche der Borschicht 2o, die durch die diagonalen Linien gekennzeichnet sind, entfernt sind.
Das Wafer wird dann in einem Treibschritt behandelt, indem das Wafer für 5 Minuten in Sauerstoff bei 1OOO°C ausgeheizt wird, einem Dampf für k5 Minuten ausgesetzt wird, und dann in einer Stickstoff-Atmosphäre für 10 Minuten ausgeheizt wird. Dieser Schritt hat die Wirkung, das Bor in das Silizium hineinzutreiben, und zwar mit einer relativ gleichförmigen Verteilung, wobei eine weitere Wirkung darin besteht, über den mit Bor dotierten Bereichen eine Oxydschicht 35 aufwachsen zu !lassen, so wie es in der Fig. gezeigt ist.
609883/0755
Nach der Oxydation wird eine Nitridschicht 21 mit einer Dicke von ungefähr 700 + 70 S auf die gesamte Oberfläche des Wafers aufgebracht, so wie es in Fig. 17 gezeigt ist. Wiederum wird die Nitridschicht 21 mit einer Nitrid-Dampf-Immersion behandelt, um die Oberfläche der Schicht für die nachfolgenden Vorgänge zu präparieren. Der Zweck dieser Nitridschicht sowie die Vorteile der Schicht sind bereite oben erwähnt.
über die Oberfläche der Nitridschicht 21 wird in geeigneter Weise eine andere Maskenschicht 22, die aus einem lichtempfindlichen Material bestehen kann, gelegt. Diese Maske P-/N+-Maske genannt, wird in geeigneter Weise belichtet und entwickelt, so daß Masken 22 entstehen. Das maskierte Wafer wird nun einer Borflußsauren Ätzlösung und einer Siloxan-Ätzlösung der bereits oben erwähnten Typen ausgesetzt, wobei die Siloxan- und Nitrid-Schichtteile, die durch diagonale Linien gekennzeichnet sind, entfernt werden. Das bedeutet,nach dem Entfernen der Nitridschichtteile werden die belichteten Teile von Siloxan und Oxyd · Über den Siliziuminseln IIP und HG ebenfalls entfernt. Nach diesen Ätzschritten und nach Ausbildung der Masken 22 werden Borionen (B+) mit 200 KeV implantiert. Diese Ionen, angezeigt durch Pfeile, werden in die belichteten Teile der Siliziumschicht 11 implantiert. Zusätzlich überqueren Ionen die Oxydschichtteile 12P und 12G und werden in das Silizium unter diesen Oxydschichten implantiert. Die Ionen durchqueren jedoch nicht die Maske
609883/0755
.^ . 2623Ö15
Es ist su bedenken, ύεΆ die Maske 22 den darunter befindlichen Waferteil von den Ionen schützt. Praktisch bedeutet dies, daß die Maske ausreichend dick ist, daß sie die Ionen einfangen kann, was sich praktisch dahingehend auswirkt, daß die maskierten Teile des V/afers von diesen Ionen abgeschirmt werden.
12 Diese Ionenimplantation wird fortgesetzt, bis ungefähr 5 x 10
2
Ionen/cm in das Silizium implantiert sind. Auf diese Weise wird die Siliziumschicht in Silizium vom P- Typ umgewandelt. Es ist zu bedenken, daß die Ionen typischerweise einen Teil der Siliziumsehichtdicke durchqueren, wie er durch die Wellenlinie 15 angezeigt wird.
Danach wird die Masks 22 abgestreift und es ivird über das gesamte Wafer in einer geeigneten Art und Weise eine Phosphorschicht 23 aufgebracht, wie es in der Fig. 18 dargestellt ist. Diese Schicht 23 wird deswegen vorgesehen, damit sie Verunreinigungen abgibt, die zu den belichteten Teilen der Siliziuminseln HF hinzugefügt werden. Die behandelten Bereiche HL und HM der Siliziuminseln werden in Silizium vom N+ Typ umgewandelt.
Der Einfachheit halber sind die rechten Teile der Fig. 18 bis 21 weggelassen worden, weil sie im Verfahren B überflüssig sind.
6098 8 3/0755
Daraufhin wird die Phosphorschicht 23 von dem Wafer entfernt, und zwar durch einen ersten Schritt, bei dem 30 Minuten lang Schwefelsäure und Ammoniumpersulfat von ungefähr 1050C bis 110°C angewendet wird. Danach wird die phosphorreiche Glasurschicht auf dem Wafer durch einen Entglasierschritt entfernt.
Wie es am besten die Fig. 19 erkennen läßt wird ein Phosphor-Treibschritt vorgesehen, in welchem die Phosphorverunreinigungen in die Siliziuminsel IIP eingetrieben werden, um sowohl die N+ Teile darin zu erzeugen,als auch über die beliebeten Siliziuminselteile des Wafers eine Oxydschicht 36 aufwachsen zu lassen. Die Oxydschicht ist typischerweise 3500 t Hoo 2 dick. Auf diese Weise wird eine Einrichtung, wie sie in der Fig. 19 dargestellt ist, hergestellt. Diese Einrichtung oder das Wafer wird dann geeigneten Ätzschritten augesetzt, in denen die Nitridschichten 21 und l6, die durch die diagonalen Linien gekennzeichnet sind, entfernt werden. In gleicher V/eise wird die Oxydschicht 12 entfernt. Beiläufig werden auch Teile der Oxydschichten 35 und 36 entfernt. Grundsätzlich besteht der Zweck dieses Ätzschrittes darin, Material zu entfernen, das während anderer Verfahrensschritte vergiftet oder verunreinigt wurde.
609883/0755
Wie die Fig. 2o zeigt, wird über die Siliziuminseln, einschließlich der Kanalbereiche, des gesamten Wafers eine neue Oxydschicht 25 hergestellt. Diese Oxydschicht ist ungefähr 600 t 60 S dick. Über diese Oxydschicht wird dann eine Nitridschicht 26, die ungefähr 330 ί 30 S dick ist, aufgebracht. Diese Nitridschicht wird wiederum einer Nitrid-Dampfatmosphäre ausgesetzt, um die Adhäsion zwischen der Nitridschicht 26 und dem Maskenmaterial 27 zu verbessern.
Im nächsten Schritt wird auf die Schicht 26 eine v/eitere Maskenschicht 27, C-Maske genannt, von einem geeigneten Material, beispielsweise einem lichtempfindlichen Material, aufgebracht. Dieses Maskenmaterial wird in geeigneter Weise belichtet und entwickelt, um C-Masken 27 herzustellen, so wie es in Fig. 20 dargestellt ist. Die belichteten Teile der Nitridschicht 26 und der Oxydschicht 25 (angezeigt durch die diagonalen Linien) werden dann geätzt und komplett entfernt unter Zurücklassung von Siliziuminseln mit Oxyd/Nitrid-Schichten über ihren Kanälen. Die Maske 27 wird in einer geeigneten Weise entfernt und das gesamte Wafer wird in einer typischen Weise metallisiert, indem man eine Metallschicht 28, wie es in Fig. 21 dargestellt ist, aufbringt. Die Metallisation wird durchgeführt in der Verwendung eines Ε-Strahles von 10 KV zum Verdampfen des Metalles, z.B. Aluminium, und zum Niederschlagen desselben auf der Oberfläche
609883/0755
des Wafers. Die Metallschicht ist typischere! se 10000 - 1000 8 dick und wird auf die Wafers, die bis ungefähr 300°C aufgeheizt sind, niedergeschlagen.
Über die Metallschicht 28 wird in geeigneter Weise eine weitere Maskenschicht 29, die M-Maske, hergestellt. Die Maske 29 wird in geeigneter Weise belichtet und entwickelt, wie es die Fig. 21 zeigt. Die belichteten Teile der Metallschicht, dargestellt durch die diagonalen Linien, werden dann entfernt. Auf diese Weise v/erden Metallelektroden und Kontakte eingerichtet. Das gesamte Wafer wird dann erhitzt, um eine Mikrolegierung zwischen Metall und Silizium herzustellen, und um irgendwelche Strahlenschäden zu ■beseitigen.
Die Fig. 22 zeigt einen vergrößerten Teil einer Einrichtung, die durch die im vorstehenden beschriebenen Verfahren hergestellt worden ist. Es ist ein Teil der Siliziumschicht 11 dargestellt. Diese Schicht kann vom P+N-P+ oderN+P-N+ Typ sein. Jede dieser Konfigurationen ist arbeitsfähig. Oberhalb des zentralen oder Kanal-Bereiches befindet sich der Gate-Isolator, der eine Oxydschicht 25 und eine Nitridschicht 26 aufweist. Die Gate-Elektrode 28 ist eine Metallschicht. Wie es bereits aus den Figuren im Zusammenhang mit der Beschreibung des Verfahrens hervorgeht, zeigt auch die Fig. 22, daß sich die äußeren Enden der Oxydschicht
609 88 3/0755
25 von dem Silizium aus nach oben erweitern, wobei die Enden dicker als die Mitte der Schicht sind. Das Oxyd tendiert ebenfalls dahin, sich nach außen zu erweitern, entsprechend der Bildung des SiOp während des Oxydationsprozesses. Die gestrichelten Linien zeigen die Oxydschicht an, wie sie durch die Oxydation herausgebildet wird. In dem Maße, wie sich die Oxydschicht 25 nach außen erweitert, erweitert sich auch die Nitridschicht 26, die von der Oxydschicht 25 getragen wird, und die Metallschicht der Gate-Elektrode 28. Diese Anordnung von dickem Oxydmaterial über diffundierten Bereichen gewährleistet eine reduzierte Gatezu-Drain-überlappungskapazität. Das gleiche dicke Oxydmaterial über diffundierten Bereichen reduziert weiterhin die Metall-Insel-Querkapazität.
Im vorstehenden wurden Verfahren zum Erzeugen von CMOS/SOS-Einrichtungen beschrieben, wobei unerwünschte Einwirkungen von Phosphor-auf-Saphir vermieden werden. Mit diesem Verfahren können integrierte Einrichtungen unter Verwendung von komplementären Metalloxyd-Halbleitern mit oder ohne zusätzliche Dioden in derselben Einheit hergestellt werden. Es versteht sich, daß die vorgenannten Verfahrensbeispiele nur Ausführungsbeispiele sind, und daß Abänderungen möglich sind, ohne daß der Rahmen der Erfindung verlassen wird.
609883/0755

Claims (1)

  1. Patentansprüche
    1.) Verfahren zum Herstellen von komplementären Metalloxyd-Halbleitereinrichtungen in SiIiζium-auf-Saphir-Technik, gekennzeichnet durch die folgenden Schritte:
    (1) Vorsehen eines Wafers, bestehend aus einer Schicht von Silizium auf einem Saphir-Substrat,
    (2) Ausbilden dieser Siliziumschicht in eine Vielzahl von unabhängigen Siliziuminseln auf diesem Saphir-Substrat,
    (3) Maskieren von ausgewählten Teilen von mindestens einer dieser Inseln mit Siloxan,
    (4) Aufbringen einen ersten Materials auf die unmaskierten Teile der Siliziuminseln, um die Leitfähigkeitscharakteristia der unmaskierten Teile zu ändern,
    (5) Oxydieren der Siliziuminseln, um das erste Material in das Silizium einzutreiben, um die Leitfähigkeitscharakteristika der behandelten Teile der Siliziuminseln zu ändern und um eine Oxydschicht auf den Siliziuminseln auszubilden,
    (6) Aufbringung einer Nitridschicht auf das Wafer einschließlich der oxydierten Inseln und der belichteten Teile des Substrates,
    609883/0755
    von
    (7) Maskierei^eilen der Nitridschicht und Wegätzen der unmas-
    kierten Teile dieser Nitridschicht auch der unmaskierten Oxydschicht,
    (8) Aufbringen eines zweiten Materials auf die unmaskierten Teile des Wafers, um die Leitfähigkeitscharakteristik der unmaskierten Teile der Siliziuminseln zu ändern,
    (9) Oxydieren dieser Siliziuminseln, um das zweite Material in das Silizium einzutreiben zwecks Änderung der Leitfähigkeit scharakteristika der behandelten Teile der Siliziuminsel und zwecks Ausbildung einer Oxydschicht auf den Siliziuminseln,
    (10) wahlweises Maskieren und Ätzen von Teilen der oxydierten Siliziuminseln zwecks Belichten von unmaskierten Teilen der Siliziuminseln, und
    (11) Aufbringung von Leitern auf die belichteten Teile der Siliziuminseln zwecks Herstellung von Kontakten an dieser Stelle.
    2. Verfahren nach Anspruch 1,dadurch gekennzeichnet, daß zwischen die Verfahrensschritte (1) und (2) ein Ionen-Implantationsschritt vorgesehen ist.
    3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zwischen die Schritte (7) und (8) ein Ionen-Implantationsschritt vorgesehen ist.
    609883/0755
    k» Verfahren nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß das erste Material aus Bor und das zweite Material aus Phosphor besteht,
    5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Verfahrensschritte zum Entglasieren des Wafers vorgesehen sind, zwecks Entfernen des Überschusses des ersten und zweiten Materials von dem Wafer vor den entsprechenden Oxydationsschritten (5) und (9).
    6. Verfahren nach Anspruchl oder einem der folgenden, dadurch gekennzeichnet, daß ein erster Schritt zum Reinigen des Wafers vorgesehen ist.
    7. Verfahren nach Anspruch 2, gekennzeichnet durch die Verfahrensschritte:
    (1) Oxydation der Siliziumschicht auf dem Saphir-Substrat zwecks Ausbildung einer Oxydationsschicht auf der Siliziumschicht,
    (2) Maskieren und Ätzung von Teilen der auf der Siliziumschicht gebildeten Oxydschicht, zwecks Ausbildung von Oxydbereichen über der Siliziumschicht, und
    609883/07 5 5
    (3) Maskieren von Teilen des Wafers mit einer ionenabsorbierenden Schi2ht vor dem lonen-Implantationsschritt,
    609883/0755
DE19762623015 1975-06-16 1976-05-22 Verfahren zur herstellung von cmos/sos-halbleitereinrichtungen Pending DE2623015A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/587,465 US4002501A (en) 1975-06-16 1975-06-16 High speed, high yield CMOS/SOS process

Publications (1)

Publication Number Publication Date
DE2623015A1 true DE2623015A1 (de) 1977-01-20

Family

ID=24349910

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762623015 Pending DE2623015A1 (de) 1975-06-16 1976-05-22 Verfahren zur herstellung von cmos/sos-halbleitereinrichtungen

Country Status (6)

Country Link
US (1) US4002501A (de)
JP (1) JPS52183A (de)
CA (1) CA1048654A (de)
DE (1) DE2623015A1 (de)
FR (1) FR2315170A1 (de)
GB (1) GB1484834A (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097314A (en) * 1976-12-30 1978-06-27 Rca Corp. Method of making a sapphire gate transistor
US4217153A (en) * 1977-04-04 1980-08-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
US4070211A (en) * 1977-04-04 1978-01-24 The United States Of America As Represented By The Secretary Of The Navy Technique for threshold control over edges of devices on silicon-on-sapphire
US4104087A (en) * 1977-04-07 1978-08-01 The United States Of America As Represented By The Secretary Of The Air Force Method for fabricating MNOS memory circuits
US4279069A (en) * 1979-02-21 1981-07-21 Rockwell International Corporation Fabrication of a nonvolatile memory array device
US4242156A (en) * 1979-10-15 1980-12-30 Rockwell International Corporation Method of fabricating an SOS island edge passivation structure
US4252574A (en) * 1979-11-09 1981-02-24 Rca Corporation Low leakage N-channel SOS transistors and method of making them
US4418470A (en) * 1981-10-21 1983-12-06 General Electric Company Method for fabricating silicon-on-sapphire monolithic microwave integrated circuits
US4399605A (en) * 1982-02-26 1983-08-23 International Business Machines Corporation Method of making dense complementary transistors
JPS5978557A (ja) * 1982-10-27 1984-05-07 Toshiba Corp 相補型ｍｏｓ半導体装置の製造方法
US4462151A (en) * 1982-12-03 1984-07-31 International Business Machines Corporation Method of making high density complementary transistors
US4470191A (en) * 1982-12-09 1984-09-11 International Business Machines Corporation Process for making complementary transistors by sequential implantations using oxidation barrier masking layer
US4751554A (en) * 1985-09-27 1988-06-14 Rca Corporation Silicon-on-sapphire integrated circuit and method of making the same
US4758529A (en) * 1985-10-31 1988-07-19 Rca Corporation Method of forming an improved gate dielectric for a MOSFET on an insulating substrate
US4722912A (en) * 1986-04-28 1988-02-02 Rca Corporation Method of forming a semiconductor structure
US4735917A (en) * 1986-04-28 1988-04-05 General Electric Company Silicon-on-sapphire integrated circuits
US4755481A (en) * 1986-05-15 1988-07-05 General Electric Company Method of making a silicon-on-insulator transistor
US5248623A (en) * 1988-02-19 1993-09-28 Nippondenso Co., Ltd. Method for making a polycrystalline diode having high breakdown
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US4988638A (en) * 1988-11-07 1991-01-29 Xerox Corporation Method of fabrication a thin film SOI CMOS device
US5087580A (en) * 1990-09-17 1992-02-11 Texas Instruments Incorporated Self-aligned bipolar transistor structure and fabrication process
US5953582A (en) * 1993-02-10 1999-09-14 Seiko Epson Corporation Active matrix panel manufacturing method including TFTS having variable impurity concentration levels
US5300443A (en) * 1993-06-30 1994-04-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating complementary enhancement and depletion mode field effect transistors on a single substrate
JPH08153879A (ja) 1994-11-26 1996-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100226730B1 (ko) * 1997-04-24 1999-10-15 구본준 씨모스펫 및 그 제조방법
US6236089B1 (en) 1998-01-07 2001-05-22 Lg Semicon Co., Ltd. CMOSFET and method for fabricating the same
US6211045B1 (en) * 1999-11-30 2001-04-03 Vlsi Technology, Inc. Incorporation of nitrogen-based gas in polysilicon gate re-oxidation to improve hot carrier performance

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3484662A (en) * 1965-01-15 1969-12-16 North American Rockwell Thin film transistor on an insulating substrate
US3461361A (en) * 1966-02-24 1969-08-12 Rca Corp Complementary mos transistor integrated circuits with inversion layer formed by ionic discharge bombardment
US3636418A (en) * 1969-08-06 1972-01-18 Rca Corp Epitaxial semiconductor device having adherent bonding pads
US3745072A (en) * 1970-04-07 1973-07-10 Rca Corp Semiconductor device fabrication
US3749614A (en) * 1970-09-14 1973-07-31 Rca Corp Fabrication of semiconductor devices
AU464038B2 (en) * 1970-12-09 1975-08-14 Philips Nv Improvements in and relating to semiconductor devices

Also Published As

Publication number Publication date
FR2315170A1 (fr) 1977-01-14
FR2315170B3 (de) 1978-12-01
US4002501A (en) 1977-01-11
CA1048654A (en) 1979-02-13
GB1484834A (en) 1977-09-08
JPS52183A (en) 1977-01-05

Similar Documents

Publication Publication Date Title
DE2623015A1 (de) Verfahren zur herstellung von cmos/sos-halbleitereinrichtungen
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE3855861T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer isolierten Gitterstruktur
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
EP0038994A2 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
EP1139432A2 (de) Schottky-Diode

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee