JP3890254B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3890254B2 JP3890254B2 JP2002131819A JP2002131819A JP3890254B2 JP 3890254 B2 JP3890254 B2 JP 3890254B2 JP 2002131819 A JP2002131819 A JP 2002131819A JP 2002131819 A JP2002131819 A JP 2002131819A JP 3890254 B2 JP3890254 B2 JP 3890254B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- trench
- manufacturing
- semiconductor device
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000005530 etching Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、素子分離等に用いられるトレンチのエッチングにおける終点検出の方法に関するものである。
【０００２】
【従来の技術】
隣接する半導体素子間の電気的分離のために素子分離が用いられてきたが、近年の半導体素子の微細化に伴って、従来用いられてきたＬＯＣＯＳ分離から,シリコン基板にトレンチ（溝）を形成するトレンチ素子分離が用いられるようになってきた。
【０００３】
従来のトレンチの形成方法を図１に示した。シリコン基板１０１（図１（ａ））にレジストパターン１０２を形成し（図１（ｂ））、レジスト１０２をマスクにシリコン基板１０１のドライエッチングを行い（図１（ｃ））、トレンチ１０３を形成することができる（図１（ｄ））。
【０００４】
この場合、トレンチ形成のドライエッチングにおいては、予めエッチング時間に対するシリコン基板のエッチング量を測定しておき、この測定結果を基にエッチング時間を決めシリコン基板を所定の深さにエッチングしていた。
【０００５】
【発明が解決しようとする課題】
しかし、上述した従来のトレンチ形成方法においては、トレンチの深さのエッチング制御は、予め測定したデータを基に計算されたエッチング時間でおこなわれていた。そのため、ドライエッチングのプラズマガス濃度等のエッチング条件、あるいは、高周波電力等のエッチング装置の状態に左右されエッチングレートを一定に保つのは難しく、トレンチの深さの制御は非常に困難であった。
【０００６】
本発明は、上述した問題点を解決し、ドライエッチングのプラズマガス濃度等のエッチング条件、あるいは、高周波電力等のエッチング装置の状態に依存することなく、トレンチのドライエッチングにおけるエッチングの深さを制御するものである。
【０００７】
【課題を解決するための手段】
本発明のトレンチのドライエッチングの方法は、半導体基板に特定の化合物となっている不純物をイオン注入し、イオン注入された化合物に含まれる元素よりの発光強度を検知してエッチングの終点を検出することにより、トレンチをエッチング形成するものである。
【０００８】
特に、Ｐ型のシリコン基板にチャンネルストップのＢＦ２をイオン注入し、イオン注入されたシリコン基板の領域にトレンチをエッチング形成し、ＢＦ２の弗素元素よりの発光強度を検知しエッチングの終点を検出し、チャンネルストップ領域が下部に形成された素子分離溝を形成するようにしたものである。
【０００９】
【発明の実施の形態】
本実施の形態において、Ｐ型シリコン基板に素子分離用のトレンチをエッチング形成する場合の工程図を図２に示した。まず、ボロン不純物等の含まれたＰ型シリコン基板２０１（図２（ａ））をレジスト２０２によるパターンング後（図２（ｂ））、ＢＦ２を加速度７０ＫｅＶ、ドーズ量１．０Ｅ１６個／ｃｍ２の条件でイオン注入２０３を行い、イオン注入層２０４を形成する。（図２（ｂ））。
【００１０】
続いて、ＨＢｒとＯ２の混合ガスによりシリコン基板のドライエッチングを行い、イオン注入層の内部にトレンチ２０５を形成する。この時、トレンチ２０５の下部にはイオン注入層が残存した状態であり、チャンネルストップ層として機能している。そして、レジスト２０２を除去すれば素子分離用のトレンチ２０５を形成することができる。
【００１１】
本実施の形態のエッチングにおいて、波長６６０ｎｍにおけるプラズマの発光を観察すると、図３に示すような発光強度の変化が得られる。このときの６６０ｎｍの波長における発光は弗素（Ｆ）が乖離するときの発光スペクトルであると考えられる。
【００１２】
また、ＢＦ２のイオン注入の不純物濃度プロファイルが図４に示されている。トレンチのエッチング深さ約６０ｎｍにおける発光強度のピークは、不純物プロファイルのピークとほぼ一致しており、本実施の形態においては、弗素からの発光強度を検知することにより終点検出することが可能である。
【００１３】
さらに、本発明の実施の形態におけるドライエッチングは、１００ｎｍ付近において、弗素の発光はなくなるため、ＢＦ２がイオン注入された部分をほぼすべてエッチングした深さにおいてエッチングの終点を検出できるため、ＢＦ２のイオン注入の打ち込み深さに対応するトレンチも容易に形成することができる。
【００１４】
【発明の効果】
本発明は、上述したように、ドライエッチングのプラズマガス濃度等のエッチング条件、あるいは、高周波電力等のエッチング装置の状態に依存することなく、トレンチのドライエッチングにおけるエッチングの深さを正確に制御することができ、高精度なトレンチの形成方法が可能となる。
【図面の簡単な説明】
【図１】従来技術におけるトレンチのエッチング形成方法を示す工程図である。
【図２】本発明の実施の形態を説明するためのトレンチのエッチング形成方法を示す工程図である。
【図３】本発明の実施例におけるエッチングをおこなった場合における発光強度の変化を示す図である。
【図４】本発明の実施例における深さ方向のイオン注入不純物分布を示す図である。
Claims (3)
- 半導体装置の製造方法において、
Ｐ型のシリコン基板の素子分離溝形成予定領域にＢＦ２をイオン注入することによりチャネルストップ層を形成し、
前記チャネルストップ層あるいはその一部を下部に具えた素子分離溝を形成するにあたり、前記イオン注入されたＢＦ２に含まれる弗素元素の発光強度を検知しエッチングの終点を検出することを特徴とする半導体装置の製造方法。 - 前記溝の深さは前記イオン注入の深さより浅いことを特徴とする請求項１記載の半導体装置の製造方法。
- 前記発光強度の波長は６６０ｎｍであることを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002131819A JP3890254B2 (ja) | 2002-05-07 | 2002-05-07 | 半導体装置の製造方法 |
| US10/235,495 US20030211738A1 (en) | 2002-05-07 | 2002-09-06 | Method of detecting endpoint of etching |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002131819A JP3890254B2 (ja) | 2002-05-07 | 2002-05-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003332306A JP2003332306A (ja) | 2003-11-21 |
| JP3890254B2 true JP3890254B2 (ja) | 2007-03-07 |
Family
ID=29397359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002131819A Expired - Fee Related JP3890254B2 (ja) | 2002-05-07 | 2002-05-07 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030211738A1 (ja) |
| JP (1) | JP3890254B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006035668B4 (de) * | 2006-07-31 | 2014-02-20 | Globalfoundries Inc. | Verfahren zum Herstellen einer Ätzindikator- und Ätzstoppschicht zur Reduzierung von Ätzungleichförmigkeiten |
| US8993451B2 (en) * | 2011-04-15 | 2015-03-31 | Freescale Semiconductor, Inc. | Etching trenches in a substrate |
| US20150228503A1 (en) * | 2014-02-07 | 2015-08-13 | Applied Materials, Inc. | Hardmask trimming in semiconductor fin patterning |
| JP6523732B2 (ja) * | 2015-03-26 | 2019-06-05 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置およびプラズマ処理方法 |
| JP7092057B2 (ja) * | 2019-01-28 | 2022-06-28 | 株式会社デンソー | 半導体装置 |
| JP7110492B2 (ja) | 2020-06-16 | 2022-08-01 | 株式会社日立ハイテク | プラズマ処理装置およびプラズマ処理方法 |
| US20210407776A1 (en) * | 2020-06-25 | 2021-12-30 | Hitachi High-Tech Corporation | Vacuum processing apparatus and vacuum processing method |
| US11437289B2 (en) | 2020-09-30 | 2022-09-06 | Hitachi High-Tech Corporation | Plasma processing apparatus and plasma processing method |
| CN112490154A (zh) * | 2020-11-27 | 2021-03-12 | 上海华力集成电路制造有限公司 | 刻蚀量监控方法及监控模块 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5389809A (en) * | 1982-02-01 | 1995-02-14 | Texas Instruments Incorporated | Silicided MOS transistor |
| JPS5955054A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体装置の製造方法 |
| US5405488A (en) * | 1993-09-13 | 1995-04-11 | Vlsi Technology, Inc. | System and method for plasma etching endpoint detection |
| US5294562A (en) * | 1993-09-27 | 1994-03-15 | United Microelectronics Corporation | Trench isolation with global planarization using flood exposure |
| US5591300A (en) * | 1995-06-07 | 1997-01-07 | Vtc Inc. | Single crystal silicon dry-etch endpoint based on dopant-dependent and thermally-assisted etch rates |
| US20020125479A1 (en) * | 1996-12-09 | 2002-09-12 | Gunther Lippert | MOSFET and method of its fabrication |
| US6242788B1 (en) * | 1997-08-01 | 2001-06-05 | Nippon Steel Corporation | Semiconductor device and a method of manufacturing the same |
| FR2802705B1 (fr) * | 1999-12-16 | 2002-08-09 | St Microelectronics Sa | Procede de fabrication d'un reseau de lignes nanometriques en silicium monocristallin et dispositif obtenu |
| US6645840B2 (en) * | 2000-10-19 | 2003-11-11 | Texas Instruments Incorporated | Multi-layered polysilicon process |
| US20030064521A1 (en) * | 2001-09-28 | 2003-04-03 | Zhijian Lu | Method for ending point detection during etching process |
-
2002
- 2002-05-07 JP JP2002131819A patent/JP3890254B2/ja not_active Expired - Fee Related
- 2002-09-06 US US10/235,495 patent/US20030211738A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030211738A1 (en) | 2003-11-13 |
| JP2003332306A (ja) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6919259B2 (en) | Method for STI etching using endpoint detection | |
| US4978626A (en) | LDD transistor process having doping sensitive endpoint etching | |
| US9947768B2 (en) | Method for forming spacers for a transistor gate | |
| JP3890254B2 (ja) | 半導体装置の製造方法 | |
| US9779963B2 (en) | Method of fabricating a semiconductor structure | |
| US20160197160A1 (en) | Method of forming spacers for a gate of a transistor | |
| JP3248072B2 (ja) | 酸化膜エッチング方法 | |
| US6703269B2 (en) | Method to form gate conductor structures of dual doped polysilicon | |
| US9607840B2 (en) | Method for forming spacers for a transistor gate | |
| US6277716B1 (en) | Method of reduce gate oxide damage by using a multi-step etch process with a predictable premature endpoint system | |
| JP3548512B2 (ja) | 半導体装置の製造方法 | |
| US20100159670A1 (en) | Method of manufacturing semiconductor device | |
| US6110794A (en) | Semiconductor having self-aligned, buried etch stop for trench and manufacture thereof | |
| KR100402938B1 (ko) | 반도체소자의트렌치형성방법 | |
| US5688710A (en) | Method of fabricating a twin - well CMOS device | |
| US9040317B2 (en) | Methods for achieving width control in etching processes | |
| US20050023592A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN100499071C (zh) | 使用蚀刻阻挡区的干法蚀刻系统的系统和方法 | |
| KR19980026303A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR0146174B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100480919B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100226750B1 (ko) | 반도체 소자의 콘택홀형성방법 | |
| KR20040001493A (ko) | 게이트전극의 저항을 감소시키는 반도체소자의 제조방법 | |
| KR20020022930A (ko) | 반도체 소자의 에스티아이(ｓｔｉ) 형성 방법 | |
| JPH1041283A (ja) | エッチングの終点検出方法およびエッチングの終点検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031211 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040413 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040514 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |