CN112490154A - 刻蚀量监控方法及监控模块 - Google Patents

刻蚀量监控方法及监控模块 Download PDF

Info

Publication number
CN112490154A
CN112490154A CN202011355737.7A CN202011355737A CN112490154A CN 112490154 A CN112490154 A CN 112490154A CN 202011355737 A CN202011355737 A CN 202011355737A CN 112490154 A CN112490154 A CN 112490154A
Authority
CN
China
Prior art keywords
etching
feedback
ions
depth
amount monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011355737.7A
Other languages
English (en)
Inventor
钱凯
陆连
李全波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202011355737.7A priority Critical patent/CN112490154A/zh
Publication of CN112490154A publication Critical patent/CN112490154A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种刻蚀量监控方法，包括：在被刻蚀对象中加入反馈离子，反馈离子深度与计划刻蚀深度一致；执行刻蚀，同时持续检测反馈离子信号；当反馈离子信号衰减为零，则到达计划刻蚀深度。本发明还公开了一种刻蚀量监控模块。本发明能避免刻蚀率对刻蚀总流量影响，实现刻蚀量的精确控制。

Description

刻蚀量监控方法及监控模块
技术领域
本发明涉及半导体生产制造领域，特别是涉及一种用于监控刻蚀量的监控方法。本发明还涉及一种用于监控刻蚀量的监控模块。
背景技术
刻蚀，英文为Etch，它是半导体制造工艺，微电子IC制造工艺以及微纳制造工艺中的一种相当重要的步骤。是与光刻相联系的图形化(pattern)处理的一种主要工艺。所谓刻蚀，实际上狭义理解就是光刻腐蚀，先通过光刻将光刻胶进行光刻曝光处理，然后通过其它方式实现腐蚀处理掉所需除去的部分。刻蚀是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程，其基本目标是在涂胶的硅片上正确地复制掩模图形。随着微制造工艺的发展，广义上来讲，刻蚀成了通过溶液、反应离子或其它机械方式来剥离、去除材料的一种统称，成为微加工制造的一种普适叫法。
在刻蚀工艺中，需要精确的控制刻蚀量，否则会造成工艺偏差甚至废品，严重影响良品率。目前，为控制刻蚀量普遍采用的是控制刻蚀时间，即通过标定和理论计算固定刻蚀工艺的刻蚀时长，继而达到控制刻蚀量的目的。但是，在实际生产过程中，固定时间刻蚀导致总刻蚀量会受到当前刻蚀率的影响，如图1所示，造成无法通过固定时间实现刻蚀量的精确控制，造成刻蚀不足或过刻蚀，影响生产。
发明内容
在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明要解决的技术问题是提供一种能避免刻蚀率对刻蚀总流量影响，精确控制刻蚀量的刻蚀量监控方法。
本发明要解决的另一技术问题是提供一种能避免刻蚀率对刻蚀总流量影响，精确控制刻蚀量的刻蚀量监控模块。
为解决上述技术问题，本发明提供的刻蚀量监控方法，包括以下步骤：
S1，在被刻蚀对象中加入反馈离子，反馈离子深度与计划刻蚀深度一致；
S2，执行刻蚀，同时持续检测反馈离子信号；
S3，当反馈离子信号衰减为零，则到达计划刻蚀深度。
可选择的，进一步改进所述的刻蚀量监控方法，通过离子注入将反馈离子注入到被刻蚀对象中。
可选择的，进一步改进所述的刻蚀量监控方法，反馈离子信号包括注入反馈离子的信号、反馈离子与被对象复合信号或反馈离子与刻蚀气体复合信号。
可选择的，进一步改进所述的刻蚀量监控方法，其能用于20nm、22nm、28nm、32nm、40nm或45nm刻蚀工艺中。
可选择的，进一步改进所述的刻蚀量监控方法，其能用于半导体逻辑器件刻蚀工艺中。
为解决上述技术问题，本发明提供一种刻蚀量监控模块，其能集成于半导体刻蚀机台，包括：
反馈离子注入模块，其用于在被刻蚀对象中注入反馈离子，反馈离子深度与计划刻蚀深度一致；
检测模块，其用于在执行刻蚀同时持续检测反馈离子信号；
控制模块，其用于当反馈离子信号衰减为零，则到达计划刻蚀深度控制停止刻蚀。
可选择的，进一步改进所述的刻蚀量监控模块，反馈离子信号包括注入反馈离子的信号、反馈离子与被对象复合信号或反馈离子与刻蚀气体复合信号。
可选择的，进一步改进所述的刻蚀量监控模块其能用于20nm、22nm、28nm、32nm、40nm或45nm刻蚀工艺中。
可选择的，进一步改进所述的刻蚀量监控模块其能用于半导体逻辑器件刻蚀工艺中。
目前，通过固定刻蚀时间控制刻蚀总量的方案中，刻蚀率的变化会导致刻蚀量无法精确控制，固定时间刻蚀导致总刻蚀量会受到当前刻蚀率的影响。本发明通过刻蚀前在被刻蚀膜A中注入特定离子B，离子注入的深度与刻蚀深度目标相匹配。在刻蚀过程中通过侦测注入离子B相关的信号，当该信号衰减到0时，则此时指定刻蚀深度达到，从而实现精确的控制刻蚀量。本发明能精确控制刻蚀深度，进而提高产品的良品率，提高生产效率。
附图说明
本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是刻蚀时间、刻蚀率和总刻蚀量的关系示意图一，显示固定刻蚀时间方案刻蚀时间、刻蚀率和总刻蚀量的关系。
图2是本发明刻蚀量监控方法流程示意图。
图3是反馈离子信号曲线示意图。
图4是刻蚀时间、刻蚀率和总刻蚀量的关系示意图二，显示本发明刻蚀时间与当前刻蚀率成反比进而保证刻蚀总量。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。
在全部附图中，相同的附图标记始终表示相同的元件。如在这里所使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。此外，还应当理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、参数、组件、区域、层和/或部分，但是这些元件、参数、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、参数、组件、区域、层或部分与另一个元件、参数、组件、区域、层或部分区分开来。因此，在不脱离根据本发明的示例性实施例的教导的情况下，以下所讨论的第一元件、参数、组件、区域、层或部分也可以被称作第二元件、参数、组件、区域、层或部分。
第一实施例；
如图2所示，本发明提供一种刻蚀量监控方法，包括以下步骤：
S1，在被刻蚀对象中加入反馈离子，反馈离子深度与计划刻蚀深度一致；
S2，执行刻蚀，同时持续检测反馈离子信号；
S3，当反馈离子信号衰减为零，则到达计划刻蚀深度。
第二实施例；
本发明提供一种刻蚀量监控方法，包括以下步骤：
S1，在被刻蚀对象中加入反馈离子，反馈离子深度与计划刻蚀深度一致，通过离子注入将反馈离子注入到被刻蚀对象中；
S2，执行刻蚀，同时持续检测反馈离子信号；反馈离子信号包括注入反馈离子的信号、反馈离子与被对象复合信号或反馈离子与刻蚀气体复合信号；
S3，当反馈离子信号衰减为零，则到达计划刻蚀深度。
其中，上述第一实施例或第二实施例，其能用于20nm、22nm、28nm、32nm、40nm或45nm刻蚀工艺中。
其中，上述第一实施例或第二实施例，其能用于半导体逻辑器件刻蚀工艺中。
第三实施例；
本发明提供一种刻蚀量监控模块，其能集成于半导体刻蚀机台，包括：
反馈离子注入模块，其用于在被刻蚀对象中注入反馈离子，反馈离子深度与计划刻蚀深度一致；
检测模块，其用于在执行刻蚀同时持续检测反馈离子信号；
控制模块，其用于当反馈离子信号衰减为零，则到达计划刻蚀深度控制停止刻蚀。
第四实施例；
本发明提供一种刻蚀量监控模块，其能集成于半导体刻蚀机台，包括：
反馈离子注入模块，其用于在被刻蚀对象中注入反馈离子，反馈离子深度与计划刻蚀深度一致；反馈离子信号包括注入反馈离子的信号、反馈离子与被对象复合信号或反馈离子与刻蚀气体复合信号；
检测模块，其用于在执行刻蚀同时持续检测反馈离子信号；
控制模块，其用于当反馈离子信号衰减为零，则到达计划刻蚀深度控制停止刻蚀。
其中，上述第三实施例或第四实施例，其能用于20nm、22nm、28nm、32nm、40nm或45nm刻蚀工艺中。
其中，上述第三实施例或第四实施例，其能用于半导体逻辑器件刻蚀工艺中。
除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种刻蚀量监控方法，其特征在于，包括以下步骤：
S1，在被刻蚀对象中加入反馈离子，反馈离子深度与计划刻蚀深度一致；
S2，执行刻蚀，同时持续检测反馈离子信号；
S3，当反馈离子信号衰减为零，则到达计划刻蚀深度。
2.如权利要求1所述的刻蚀量监控方法，其特征在于：通过离子注入将反馈离子注入到被刻蚀对象中。
3.如权利要求1所述的刻蚀量监控方法，其特征在于：反馈离子信号包括注入反馈离子的信号、反馈离子与被对象复合信号或反馈离子与刻蚀气体复合信号。
4.如权利要求1所述的刻蚀量监控方法，其特征在于：其能用于20nm、22nm、28nm、32nm、40nm或45nm刻蚀工艺中。
5.如权利要求1所述的刻蚀量监控方法，其特征在于：其能用于半导体逻辑器件刻蚀工艺中。
6.一种刻蚀量监控模块，其能集成于半导体刻蚀机台，其特征在于，包括：
反馈离子注入模块，其用于在被刻蚀对象中注入反馈离子，反馈离子深度与计划刻蚀深度一致；
检测模块，其用于在执行刻蚀同时持续检测反馈离子信号；
控制模块，其用于当反馈离子信号衰减为零，则到达计划刻蚀深度控制停止刻蚀。
7.如权利要求1所述的刻蚀量监控模块，其特征在于：反馈离子信号包括注入反馈离子的信号、反馈离子与被对象复合信号或反馈离子与刻蚀气体复合信号。
8.如权利要求1所述的刻蚀量监控模块，其特征在于：其能用于20nm、22nm、28nm、32nm、40nm或45nm刻蚀工艺中。
9.如权利要求1所述的刻蚀量监控模块，其特征在于：其能用于半导体逻辑器件刻蚀工艺中。
CN202011355737.7A 2020-11-27 2020-11-27 刻蚀量监控方法及监控模块 Pending CN112490154A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011355737.7A CN112490154A (zh) 2020-11-27 2020-11-27 刻蚀量监控方法及监控模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011355737.7A CN112490154A (zh) 2020-11-27 2020-11-27 刻蚀量监控方法及监控模块

Publications (1)

Publication Number Publication Date
CN112490154A true CN112490154A (zh) 2021-03-12

Family

ID=74935904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011355737.7A Pending CN112490154A (zh) 2020-11-27 2020-11-27 刻蚀量监控方法及监控模块

Country Status (1)

Country Link
CN (1) CN112490154A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61115326A (ja) * 1984-11-12 1986-06-02 Oki Electric Ind Co Ltd 半導体基板のエツチング方法
US20030211738A1 (en) * 2002-05-07 2003-11-13 Tatsuya Nagata Method of detecting endpoint of etching
TW200926326A (en) * 2007-09-28 2009-06-16 Varian Semiconductor Equipment Two-dimensional uniformity correction for ion beam assisted etching
CN104835755A (zh) * 2015-04-29 2015-08-12 上海华力微电子有限公司 一种离子注入损伤深度的测试方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61115326A (ja) * 1984-11-12 1986-06-02 Oki Electric Ind Co Ltd 半導体基板のエツチング方法
US20030211738A1 (en) * 2002-05-07 2003-11-13 Tatsuya Nagata Method of detecting endpoint of etching
TW200926326A (en) * 2007-09-28 2009-06-16 Varian Semiconductor Equipment Two-dimensional uniformity correction for ion beam assisted etching
CN104835755A (zh) * 2015-04-29 2015-08-12 上海华力微电子有限公司 一种离子注入损伤深度的测试方法

Similar Documents

Publication Publication Date Title
KR100891247B1 (ko) 반도체 소자의 패턴 형성 방법
JPH11135425A (ja) フォトレジスト材料層の硬化方法
CN101329986B (zh) 刻蚀方法
JP2015180953A (ja) ツール及びプロセスの効果を分離する基板マトリクス
KR20130089562A (ko) 반도체 제조의 ｆａｂ 프로세스를 개선하기 위한 툴 기능의 신규한 설계
KR20190026958A (ko) 제조 공정에서 기판 상의 패턴들의 포지셔닝을 제어하기 위한 방법 및 컴퓨터 프로그램 제품
US9087793B2 (en) Method for etching target layer of semiconductor device in etching apparatus
US8062810B2 (en) Method of correcting a mask pattern and method of manufacturing a semiconductor device
CN112490154A (zh) 刻蚀量监控方法及监控模块
US9287109B2 (en) Methods of forming a protection layer to protect a metal hard mask layer during lithography reworking processes
WO2002063395A1 (en) Stepper exposure dose control base upon across wafer variations in photoresist thickness
CN108288595B (zh) 一种光刻胶监控方法
US8476003B2 (en) Iterative rinse for semiconductor fabrication
CN114077166B (zh) 获得光刻工艺关键尺寸摇摆曲线的方法
CN112180690B (zh) 提升器件关键尺寸面内均一性的方法
KR100487537B1 (ko) 포토마스크 제조방법
CN110634732B (zh) 光刻工艺方法
CN109065465B (zh) 浅沟槽隔离台阶高度稳定性测量方法
KR20090069093A (ko) 반도체 소자 형성 방법
US7517640B2 (en) Method for removing photoresist using a thermal bake in the presence of hydrogen and a semiconductor device manufactured using the same
Bouyssou et al. 28nm FD-SOI metal gate profile optimization, CD and undercut monitoring using scatterometry measurement
US6511777B1 (en) Method for manufacturing a phase shift photomask
Jung et al. Mask CD correction method using dry-etch process
KR20060122270A (ko) 반도체 소자의 미세패턴 형성방법
EP3338294A1 (en) Single-wafer real-time etch rate and uniformity predictor for plasma etch processes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination