KR20090069093A - 반도체 소자 형성 방법 - Google Patents

Abstract

본 발명은 1차 OPC(Optical Proximity Correction)를 수행한 후 ADICD(After Development Inspection Critical Dimension) 및 AEICD(After Etched Inspection Critical Dimension)의 차이를 측정하여 도핑 물질 및 도핑 농도에 따른 각 패턴들의 식각율(etch bias)을 모델링 변수로 추출하여 2차 OPC를 수행하여 OPC 및 MBV(Model Based Verification)의 AEI 모델 정확도(model accuracy)를 크게 향상시킬 수 있는 기술을 개시한다.

OPC, MBV, ADI, AEI, 도핑, 농도

Description

반도체 소자 형성 방법{Method for manufacturing semiconductor device}

본 발명은 반도체 소자 형성 방법에 관한 것으로, 더욱 상세하게는 1차 OPC(Optical Proximity Correction)를 수행한 후 ADICD(After Development Inspection Critical Dimension) 및 AEICD(After Etched Inspection Critical Dimension)의 차이를 측정하여 도핑 물질 및 도핑 농도에 따른 각 패턴들의 식각율(etch bias)을 모델링 변수로 추출하여 2차 OPC를 수행하여 OPC 및 MBV(Model Based Verification)의 AEI 모델 정확도(model accuracy)를 크게 향상시킬 수 있는 반도체 소자 형성 방법에 관한 것이다.

일반적으로, 반도체 제조 공정은 가공(fabrication), 전기적 다이 분류(electrical die sorting), 조립(assembly) 및 검사(test)로 구분된다. 여기서, 가공 공정은 웨이퍼에 확산, 사진, 식각, 박막 공정 등을 여러 차례 반복 진행하면서 전기 회로들을 형성하여 웨이퍼 상태에서 전기적으로 완전하게 동작하는 반제품이 만들어지는 모든 과정을 말한다.

반도체 소자가 고집적화됨에 따라 사진 공정 기술은 마스크 설계를 정교하게 해줌으로써 마스크로 투광되어 나오는 빛의 양을 적절히 조절하고, 새로운 감광제의 개발, 고구경(high numerical aperture) 렌즈를 사용하는 스캐너(scanner)의 개발, 변형된 마스크를 개발하는 등의 노력에 의해 반도체 소자 제조 장치가 갖고 있는 기술적인 한계를 극복하고 있다.

특히, 반도체 소자의 패턴이 반복적이지 않고 불규칙한 기하학적 형성(geometry)을 갖기 때문에, 광학 해상 한계를 극복하면서 동시에 빠른 시간 내에 매우 섬세한 광학 근접 보상(Optical Proximity Correction; 이하 OPC라 함)이 필요하게 되었다. 이러한 OPC 기술을 사용하여 광학 노광 장치가 안고 있는 빛의 왜곡 현상을 보상할 수 있게 되었다.

종래의 광학 장치를 사용하여 노광 공정을 수행했을 때의 주 패턴 형성은 기술적으로 많은 어려움을 있다. 현재의 노광 공정을 통해서 후속 공정에 필요한 독립 영역 마진(isolation area margin)을 확보하기 위해서는 노광 공정을 부족 노광(under exposure)을 해야만 식각 후 최종적으로 만들어지는 독립 영역의 목표 선폭(target critical dimension)을 만족할 수 있다. 여기서, 부족 노광(under exposure)은 정상적인 패턴을 형성하기 위한 기준 노광에 비해 덜 노광함으로써 설계 선폭보다 라인(line) 기준으로 더 크게 확장하는 노광 방법이다. 따라서, 라인이 커지기 때문에 상대적으로 스페이스는 그만큼 더 작아지는 문제점이 있다.

이를 개선하기 위해, 새로운 고해상 노광 장치를 적용하고, 식각 편차가 적은 정밀 식각 장치를 적용하고, 설계를 변경하고, 마스크의 패턴 배치를 조절하는 광 근접 보정(Optical Proximity Correction; OPC) 등의 방법이 있다.

여기서, 새로운 고해상 노광 장치를 적용하거나 식각 편차가 적은 정밀 식각 장치를 적용하는 방법은 고비용(cost of ownership) 문제가 있고, 설계를 변경하는 방법은 시간제약(turn around time)의 문제가 있고, 마스크의 패턴 배치를 조절(OPC)하는 방법은 마스크의 패턴을 조절할 때마다 마스크를 새로 제조해야하기 때문에 마스크 제조비용 추가되고, 전문적인 광학 현상 경험, 모사 프로그램 활용능력 및 마스크 제조 정확성이 동시에 필요한 고 난이도 기술의 적용해야하는 문제가 있다.

한편, 일반적인 모델링 방법은 ADI(After Development Inspection) 패터닝을 한 후 AEI(After Etched Inspection) 패터닝을 하여 식각율(etch ratio)을 측정하였다. 여기서 측정한 식각율이 AEI 모델링의 변수가 된다. 이러한 방법은 이온 주입 공정에서 동일한 도핑 방법이 적용되고 하부 박막 스택(sub film stack)이 동일한 환경을 갖는 것이라고 가정한 경우이다.

그러나 DPG(Double Poly Gate)와 같은 공정에서는 PMOS 또는 NMOS 트랜지스터의 경우 그 특성을 극대화하기 위해 도핑의 종류 및 농도를 서로 다르게 설정한다.

따라서, 일반적인 모델인 방법은 도핑의 종류 및 농도가 모두 동일하다고 가정하기 때문에, DPG 공정과 같이 NMOS 또는 PMOS의 이온 주입 환경이 다르면, 즉 영역별로 규정되는 각각의 패턴이 서로 다른 도핑 종류와 농도를 적용시키게 되면 식각율이 각각의 이온 주입 환경에 따라 달라져 적용하기 어렵다.

즉, 동일한 환경을 갖는 동일한 패턴, 좌우 상하 스페이스(duty)가 동일한 목표 패턴이라 할지라도 도핑 농도와 도핑 종류 등을 다르게 설정할 경우 ADI CD(Critical Dimension)는 동일할지라도 AEI CD는 식각률에 따라 서로 달라질 수 있기 때문에, OPC 및 MBV(Model Based Verification)의 AEI 모델 정확도(model accuracy)가 떨어지는 문제점이 있다.

본 발명은 OPC 및 MBV(Model Based Verification)의 AEI 모델 정확도(model accuracy)를 향상시킬 수 있는 반도체 소자 형성 방법을 제공하는 것을 목적으로 한다.

본 발명에 따른 반도체 소자 형성 방법은

회로의 레이아웃을 설계하는 단계;

상기 설계된 레이아웃에 대해 1차 광 근접 보정(Optical Proximity Correction; OPC)을 수행하는 단계;

상기 1차 OPC 수행 결과에 따라 제 1 마스크를 제작하고, 상기 제 1 마스크를 이용하여 노광 공정을 통해 ADI(After Development Inspection)를 수행하고, 상기 ADI 결과를 이용하여 AEI(After Etched Inspection)를 수행하여, 도핑 물질 및 도핑 농도에 대한 모델링 변수를 추출하는 단계;

상기 모델링 변수를 대입하여 광 근접 보정(OPC) 룰을 생성하는 단계;

상기 OPC 룰을 이용하여 2차 광 근접 보정(OPC)을 수행하는 단계; 및

상기 2차 OPC 수행 결과에 따라 제 2 마스크를 제작하고, 상기 제 2 마스크를 이용하여 노광 공정을 수행하는 단계를 포함하는 것을 특징으로 한다.

또한, 상기 모델링 변수는 이온 주입 공정에서 사용하는 도핑 물질 및 도핑 농도에 대한 식각 정도를 측정하여 추출하고,

상기 식각 정도는 ADICD(After Development Inspection Critical Dimension) 및 AEICD(After Etched Inspection Critical Dimension)의 차이를 측정하여 구하고,

상기 ADICD는 상기 제 1 마스크를 이용하여 노광 공정을 통해 감광막 패턴을 형성하여 그 감광막 패턴의 CD를 측정하여 구하고,

상기 AEICD는 상기 감광막 패턴을 식각 마스크로 이용하여 피식각층을 식각하여 피식각층 패턴을 형성하여 그 피식각층 패턴의 CD를 측정하여 구하고,

상기 모델링 변수를 대입하여 MBV(Model Based Verification)를 수행하고,

상기 모델링 변수를 대입하여 모델 캘러브레이션(calibration) 과정을 수행하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명은 1차 OPC(Optical Proximity Correction)를 수행한 후 ADICD(After Development Inspection Critical Dimension) 및 AEICD(After Etched Inspection Critical Dimension)의 차이를 측정하여 도핑 물질 및 도핑 농도에 따른 각 패턴들 의 식각율(etch bias)을 모델링 변수로 추출하여 2차 OPC를 수행하여 OPC 및 MBV(Model Based Verification)의 AEI 모델 정확도(model accuracy)를 크게 향상시킬 수 있는 효과가 있다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위해 제공되는 것이다. 또한, 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.

도 1은 본 발명에 따른 광 근접 보정 방법을 나타낸 순서도이다.

먼저, 원하는 회로의 레이아웃을 설계하고(S1), 1차 광 근접 보정(Optical Proximity Correction; OPC)을 수행한다(S2).

1차 OPC 수행 결과에 따라 제 1 마스크를 제작하고(S3), 그 제 1 마스크를 이용하여 노광 장비를 통해 감광막 패턴을 형성하고 ADI(After Development Inspection)을 수행하여 감광막 패턴의 CD(Critical Dimension)를 측정하고(S4), 형성된 감광막 패턴을 식각 마스크로 이용하여 피식각층을 식각한 후 AEI(After Etched Inspection)을 수행하여 피식각층 패턴의 CD를 측정한다(S5).

이후 ADICD(After Development Inspection Critical Dimension) 및 AEICD(After Etched Inspection Critical Dimension)의 차이를 측정하여 각 패턴들의 식각율(etch bias)을 구한다. 즉, 도핑 물질 및 도핑 농도에 대한 식각 정도(식각율)를 측정하여 그에 따른 모델링 변수를 추출한다(S6). 여기서, 모델링 변수는 도핑 물질 및 도핑 농도에 대한 식각율을 구한 함수로 나타내어질 수 있다.

추출한 변수들을 대입하여 모델 캘러브레이션(calibration) 과정을 통해 MBV(Model Based Verification)을 수행하고(S7), MBV 결과에 따라 OPC 모델 또는 OPC 룰(rule)을 생성하여(S8) 2차 OPC를 수행한다(S9).

2차 OPC 수행 결과에 따라 제 2 마스크를 제작하고(S10), 그 제 2 마스크를 이용하여 노광 장비를 통해 노광 공정을 수행한다.

도 2는 본 발명에 따른 광 근접 보정(OPC)에서 도핑 물질 및 도핑 농도에 대한 식각율을 구한 함수를 나타낸 그래프로서, 여기서는 임의의 제 1 도핑 물질(A)과 제 2 도핑 물질(B)의 도핑 농도에 따른 식각율의 차이를 예를 들어 나타낸다.

상기한 바와 같이 본 발명은 1차 OPC(Optical Proximity Correction)를 수행한 후 ADICD(After Development Inspection Critical Dimension) 및 AEICD(After Etched Inspection Critical Dimension)의 차이를 측정하여 도핑 물질 및 도핑 농도에 따른 각 패턴들의 식각율(etch bias)을 모델링 변수로 추출하여 2차 OPC를 수행하여 OPC 및 MBV(Model Based Verification)의 AEI 모델 정확도(model accuracy)를 크게 향상시킬 수 있는 기술을 개시한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 본 발명에 따른 광 근접 보정 방법을 나타낸 순서도이다.

도 2는 본 발명에 따른 광 근접 보정(OPC)에서 도핑 물질 및 도핑 농도에 대한 식각율을 구한 함수를 나타낸 그래프이다.

<도면의 주요 부분에 대한 부호 설명>

S1: 회로의 레이아웃 설계

S2: 1차 OPC

S3: 제 1 마스크 제작

S4: ADI

S5: AEI

S6: 도핑 물질 및 도핑 농도에 대한 식각 정도에 따른 모델링 변수 추출

S7: MBV

S8: OPC 모델 또는 OPC 룰 생성

S9: 2차 OPC

S10: 제2 마스크 제작

Claims (6)

1. 회로의 레이아웃을 설계하는 단계;

   상기 설계된 레이아웃에 대해 1차 광 근접 보정(Optical Proximity Correction; OPC)을 수행하는 단계;

   상기 1차 OPC 수행 결과에 따라 제 1 마스크를 제작하고, 상기 제 1 마스크를 이용하여 노광 공정을 통해 ADI(After Development Inspection)를 수행하고, 상기 ADI 결과를 이용하여 AEI(After Etched Inspection)를 수행하여, 도핑 물질 및 도핑 농도에 대한 모델링 변수를 추출하는 단계;

   상기 모델링 변수를 대입하여 광 근접 보정(OPC) 룰을 생성하는 단계;

   상기 OPC 룰을 이용하여 2차 광 근접 보정(OPC)을 수행하는 단계; 및

   상기 2차 OPC 수행 결과에 따라 제 2 마스크를 제작하고, 상기 제 2 마스크를 이용하여 노광 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
2. 제 1 항에 있어서,

   상기 모델링 변수는 이온 주입 공정에서 사용하는 도핑 물질 및 도핑 농도에 대한 식각 정도를 측정하여 추출하는 것을 특징으로 하는 반도체 소자 형성 방법.
3. 제 2 항에 있어서,

   상기 식각 정도는 ADICD(After Development Inspection Critical Dimension) 및 AEICD(After Etched Inspection Critical Dimension)의 차이를 측정하여 구하는 것을 특징으로 하는 반도체 소자 형성 방법.
4. 제 3 항에 있어서,

   상기 ADICD는 상기 제 1 마스크를 이용하여 노광 공정을 통해 감광막 패턴을 형성하여 그 감광막 패턴의 CD를 측정하여 구하고,

   상기 AEICD는 상기 감광막 패턴을 식각 마스크로 이용하여 피식각층을 식각하여 피식각층 패턴을 형성하여 그 피식각층 패턴의 CD를 측정하여 구하는 것을 특징으로 하는 반도체 소자 형성 방법.
5. 제 1 항에 있어서,

   상기 모델링 변수를 대입하여 MBV(Model Based Verification)를 수행하는 단계는 더 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
6. 제 5 항에 있어서,

   상기 모델링 변수를 대입하여 모델 캘러브레이션(calibration) 과정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.

Images