KR20080083819A - 반도체 소자의 포토레지스트막 두께 결정 방법 - Google Patents

Abstract

본 발명은 반도체 소자의 포토레지스트막 두께 결정 방법에 관한 것으로, 반도체 웨이퍼 상에 n 개의 다른 두께를 갖는 포토레지스트막을 형성하는 단계와 (n 은 자연수), 상기 포토레지스트막에 노광 공정을 수행하는 단계와, 상기 각 두께의 포토레지스트막으로부터 n 개의 OPC 파라미터를 추출하는 단계와, 상기 n 개의 OPC 파라미터에 대한 공정 마진을 평가하는 단계와, CD 타겟 및 상기에서 평가된 공정 마진이 가장 우수한 포토레지스트막을 선택하는 단계를 포함함으로써, 이렇게 결정된 포토레지스트막을 실제 리소그라피 공정에 적용하게 되면 CD 타겟에 가장 잘 맞는 크기로 코아 및 주변회로 트랜지스터를 패터닝할 수 있다.

Description

반도체 소자의 포토레지스트막 두께 결정 방법{METHOD FOR DETERMINING THICKNESS OF PHOTORESIST LAYER OF SEMICONDUCTOR DEVICE}

도 1 은 본 발명에 따른 반도체 소자의 포토레지스트막 두께 결정 방법을 나타내는 순서도이다.

도 2 는 포토레지스트막의 두께에 따른 코아 및 주변회로 트랜지스터에 대한 CD 측정 결과를 나타내는 그래프이다.

본 발명은 포토레지스트막 두께 결정 방법에 관한 것으로, 더욱 상세하게는 반도체 소자 제조를 위한 리소그라피 공정 중 CD (Critical Dimension) 타겟에 가장 잘 맞는 트랜지스터 크기를 구현하기 위해 소자 개발 초기의 광학 근접 보정 (Optical Proximity Correction; 이하, "OPC" 라 약칭함) 파라미터 추출시에 포토레지스트막의 두께를 달리하여 OPC 파라미터를 추출함으로써, 최적의 포토레지스트막 두께를 결정할 수 있는 방법에 관한 것이다.

최근의 반도체 제조 기술의 진보는 매우 눈부시고, 최소 가공치수 0.18㎛ 사이즈의 반도체가 양산되고 있다. 이러한 미세화는 마이크로 프로세스 기술, 광 리 소그래피 기술 및 에칭 기술 등의 미세 패턴 형성 기술의 비약적인 진보에 의해 실현되고 있다.

패턴 사이즈가 충분히 큰 시대에는 반도체 웨이퍼 상에 형성하고자 하는 LSI 패턴의 평면 형상을 그대로 설계 패턴으로 하여 그리고, 그 설계 패턴에 충실한 마스크 패턴을 작성하고, 그 마스크 패턴을 투영 광학계에 의해 반도체 웨이퍼 상에 전사하고, 지지 기재를 에칭함으로써 거의 설계 패턴대로의 패턴을 반도체 웨이퍼 상에 형성할 수 있었다.

그러나, 패턴의 미세화가 진행됨에 따라, 각 프로세스로 패턴을 충실히 형성하는 것이 점점 더 곤란하게 되어, 최종적인 완성 치수가 설계 패턴대로 되지 않는 문제가 있었다.

특히, 미세 가공을 달성하는데 가장 중요한 리소그래피 및 에칭 프로세스에 있어서는 형성하고자 하는 패턴의 주변에 배치된 다른 패턴 레이아웃 환경이 그 패턴의 치수 정밀도에 크게 영향을 준다.

따라서, 이들 영향을 저감시키기 위해서, 가공 후의 치수가 소망 패턴으로 형성되도록, 사전에 설계 패턴에 보조 패턴을 부가하는 OPC 또는 프로세스 근접 효과 보정(PPC: Process Proximity Correction) 기술 등이 일본국 특개평9-319067호 공보나, SPIE Vol. 2322(1994) 374(Large Area Optical Proximity Correction using Pattern Based Correction, D. M. Newmark et, al)에 보고되어 있다.

종래의 OPC 파라미터를 결정하는 방법은 정해진 하나의 포토레지스트막 두께에 대해 노광을 하고, 각각의 패턴들에 대해 OPC 파라미터를 추출하였다.

이처럼 종래에는 코아 및 주변회로 트랜지스터 크기를 타겟팅하기 위해 포토레지스트막의 특정한 두께에서만 OPC 파라미터를 추출하였는데, 이 경우 장비가 바뀌거나, 시간의 경과에 의해 두께가 변경되었을 때, OPC 파라미터가 바뀌는데도 불구하고 그 원인이 무엇인지 알지 못했다.

이에 따라, 조명계 (illumination)의 노광 조건 및 트랙 장비의 오븐의 온도 조정 등을 위한 실험을 추가로 실시해야 했는데, 실제 실험 결과 트랜지스터의 크기 변화가 크지 않고 미미하였기 때문에, 트랜지스터 크기 타겟에 가장 근접한 결과인지의 여부를 확인하는 것이 어려웠다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, CD 타겟에 가장 잘 맞는 트랜지스터 크기를 구현하기 위해 소자 개발 초기의 OPC 파라미터 추출시에 포토레지스트막의 두께를 달리하여 OPC 파라미터를 추출함으로써, 최적의 포토레지스트막 두께를 결정할 수 있는 방법을 제공하는 것을 목적으로 한다.

본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본 발명에 따른 반도체 소자의 포토레지스트막 두께 결정 방법은,

반도체 웨이퍼 상에 n 개의 다른 두께를 갖는 포토레지스트막을 형성하는 단계와 (n 은 자연수),

상기 포토레지스트막에 노광 공정을 수행하는 단계와,

상기 각 두께의 포토레지스트막으로부터 n 개의 OPC 파라미터를 추출하는 단 계와,

상기 n 개의 OPC 파라미터에 대한 공정 마진을 평가하는 단계와,

CD 타겟 및 상기에서 평가된 공정 마진이 가장 우수한 포토레지스트막을 선택하는 단계를 포함한다.

상기 방법에 있어서, 상기 공정 마진을 평가하는 단계는 에너지 래티튜드 (energy latitude) 측정 또는 초점 심도 (depth of focus)를 측정하는 단계를 포함하는 것을 특징으로 한다.

또한, 본 발명은 반도체 웨이퍼 상에 상기 포토레지스트 두께 결정 방법에 의해 선택된 두께로 포토레지스트막을 형성하는 단계와,

상기 포토레지스트막에 리소그라피 공정을 수행하여 소정의 포토레지스트 패턴을 얻는 단계를 포함하는 반도체 소자 제조 방법을 제공한다.

또한, 본 발명은 상기한 반도체 소자 제조 방법에 의해 얻어지는 반도체 소자를 제공한다.

이하, 본 발명의 바람직한 실시형태를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

도 1 은 본 발명에 따른 반도체 소자의 포토레지스트막 두께 결정 방법을 나타내는 순서도이다.

도 1 을 참조하면, 소정의 하부 구조를 구비하는 반도체 웨이퍼 상에 포토레지스트 조성물을 도포한 후 베이크하여, n 개의 다른 두께를 갖는 포토레지스트막을 형성한다. 단, 여기서 n 은 자연수이다.

다음, 상기 포토레지스트막에 KrF (248nm), ArF (193nm), VUV (157nm), EUV (13nm), E-빔, X-선 및 이온 빔으로 이루어진 군으로부터 선택되는 노광원을 이용하여 노광 공정을 수행한다.

다음, 상기 각 두께의 포토레지스트막으로부터 n 개의 OPC 파라미터를 추출한다.

그런 다음, 상기 n 개의 OPC 파라미터에 대한 공정 마진을 평가한다.

이때, 공정 마진 평가 방법으로는 에너지 래티튜드를 측정하거나, 초점 심도를 측정하는 것을 예로 들 수 있다.

상기 에너지 래티튜드란 CD 스펙 내에서 에너지 변화에 대한 CD 의 변화 정도를 말하고, 상기 초점 심도란 최적의 에너지 (Eop)에서 포커스를 변화시켰을 때 CD 가 스펙내에 들어 오고, 패턴 프로파일이 양호할 때 허용 가능한 포커스의 변화량을 말한다.

마지막으로, 상기에서 평가된 공정 마진 및 CD 타겟이 가장 우수한 포토레지스트막의 두께를 결정한다.

또한, 본 발명의 반도체 소자 제조 방법은 다음과 같다.

먼저, 소정의 하부 구조를 구비하는 반도체 웨이퍼 상에 상기한 포토레지스트 두께 결정 방법에 의해 선택된 두께, 다시 말해 OPC 파라미터에 대한 공정 마진 및 CD 타겟이 가장 우수한 포토레지스트막의 두께로 포토레지스트막을 형성한다.

다음, 상기 포토레지스트막에 리소그라피 공정을 수행하여 소정의 포토레지스트 패턴을 얻음으로써, 최적의 포토레지스트막 두께를 갖는 반도체 소자를 제조 할 수 있다.

구체적으로 다시 말해 본 발명에서는, 상기 방법에 의해 결정된 포토레지스트막의 두께를 실제 리소그라피 공정에 적용시 일정하게 유지함으로써, CD 타겟에 가장 잘 맞는 트랜지스터 크기를 구현할 수 있다.

도 2 는 포토레지스트막의 두께에 따른 코아 및 주변회로 트랜지스터에 대한 CD 측정 결과를 나타내는 그래프를 나타낸다.

도면 중, 가로축은 각각의 측정점 (measure point)를 나타내고, 세로축은 리소그라피 공정후의 측정 선폭값인 DICD (develop inspection critical dimension)를 나타낸다.

또한, 검정색 그래프는 A 장비에서 포토레지스트막의 두께가 1600Å인 경우의 코아 및 주변회로 트랜지스터에 대한 CD 측정 결과를 나타내고, 노랑색 그래프는 B 장비에서 포토레지스트막의 두께가 1300Å인 경우의 코아 및 주변회로 트랜지스터에 대한 CD 측정 결과를 나타내며, 분홍색 그래프는 B 장비에서 포토레지스트막의 두께가 1600Å인 경우의 코아 및 주변회로 트랜지스터에 대한 CD 측정 결과를 나타낸다.

상술한 바와 같이, 본 발명에서는 CD 타겟에 가장 잘 맞는 트랜지스터 크기를 구현하기 위해 소자 개발 초기의 OPC 파라미터 추출시에 포토레지스트막의 두께를 달리하여 OPC 파라미터를 추출함으로써, 최적의 포토레지스트막 두께를 결정한 다음, 이를 실제 리소그라피 공정에 적용하는 것으로, 원하는 OPC 파라미터값을 얻기 위해 상기에서 결정된 최적의 포토레지스트막의 두께만 일정하게 유지시켜 주면 되는 것이다.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 포토레지스트막의 두께를 결정하는데 있어서, OPC 파라미터 추출시에 포토레지스트막의 두께를 달리하여 CD 타켓에 가장 가까운 트랜지스터를 형성하는 포토레지스트막의 두께를 결정하고, 이것을 실제 리소그라피 공정에 적용하여 코아 및 주변회로 트랜지스터를 패터닝할 수 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

1. 반도체 웨이퍼 상에 n 개의 다른 두께를 갖는 포토레지스트막을 형성하는 단계와 (n 은 자연수),

   상기 포토레지스트막에 노광 공정을 수행하는 단계와,

   상기 각 두께의 포토레지스트막으로부터 n 개의 OPC 파라미터를 추출하는 단계와,

   상기 n 개의 OPC 파라미터에 대한 공정 마진을 평가하는 단계와,

   CD 타겟 및 상기에서 평가된 공정 마진이 가장 우수한 포토레지스트막을 선택하는 단계를 포함하는 반도체 소자의 포토레지스트막 두께 결정 방법.
2. 제 1 항에 있어서,

   상기 공정 마진을 평가하는 단계는 에너지 래티튜드 (energy latitude) 측정 또는 초점 심도 (depth of focus)를 측정하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 포토레지스트막 두께 결정 방법.
3. 반도체 웨이퍼 상에 제 1 항에서 선택된 두께로 포토레지스트막을 형성하는 단계와,

   상기 포토레지스트막에 리소그라피 공정을 수행하여 소정의 포토레지스트 패턴을 얻는 단계를 포함하는 반도체 소자 제조 방법.
4. 제 3 항에 의해 얻어진 반도체 소자.

Images