TWI460558B - 用於光罩對準之方法及使用數個掩膜以形成裝置在晶圓上之方法 - Google Patents

用於光罩對準之方法及使用數個掩膜以形成裝置在晶圓上之方法 Download PDF

Info

Publication number
TWI460558B
TWI460558B TW095117690A TW95117690A TWI460558B TW I460558 B TWI460558 B TW I460558B TW 095117690 A TW095117690 A TW 095117690A TW 95117690 A TW95117690 A TW 95117690A TW I460558 B TWI460558 B TW I460558B
Authority
TW
Taiwan
Prior art keywords
layer
line
alignment grid
grid
alignment
Prior art date
Application number
TW095117690A
Other languages
English (en)
Other versions
TW200710613A (en
Inventor
S M Reza Sadjadi
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200710613A publication Critical patent/TW200710613A/zh
Application granted granted Critical
Publication of TWI460558B publication Critical patent/TWI460558B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42Alignment or registration features, e.g. alignment marks on the mask substrates
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/706843Metrology apparatus
    • G03F7/706845Calibration, e.g. tool-to-tool calibration, beam alignment, spot position or focus
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7007Alignment other than original with workpiece
    • G03F9/7011Pre-exposure scan; original with original holder alignment; Prealignment, i.e. workpiece with workpiece holder
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7019Calibration
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046Strategy, e.g. mark, sensor or wavelength selection
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/975Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Surface Treatment Of Optical Elements (AREA)

Description

用於光罩對準之方法及使用數個掩膜以形成裝置在晶圓上之方法
本發明係關於一種半導體裝置的形成。
於半導體晶圓處理過程中,半導體裝置的特徵係使用熟知的圖案化及蝕刻過程界定於晶圓中。於此些過程中,光阻(PR)材料被沉積在晶圓上,且則曝露至藉由光罩所過濾之光。光罩通常係阻擋經由光罩傳播的光之示範性特徵幾何圖案化之玻璃板。
在通過光罩之後,光接觸光阻材料的表面。該光改變光阻材料的化學成份,使得顯影劑可移除光阻材料的一部份。於正光阻材料的例子中,曝光區被移除,以及,於負光阻材料的例子中,未曝光區被移除。其後,晶圓被蝕刻以自不再受光阻材料保護的區移除基礎材料,且賓此界定想要特徵於晶圓中。
光阻的各種產生係已知的。深紫外線(DUV)光阻係被248nm光曝光。為利於瞭解,圖1A係層108在基板104上的簡要橫向剖面圖,其中圖案化光阻層112形成在將被蝕刻形成堆疊100之層108上的ARL(抗反射層)110。光阻圖案具有臨界尺寸(CD),CD可以是最小特徵的寬度116。由於依賴波長之光學特性,被較長的波長光所曝光之光阻具有較大的理論最小臨界尺寸。
特徵120則可經由光阻圖案蝕刻,如圖1B所示。理想上,特徵的CD(特徵的寬度)係等於光阻112中之特徵的CD116。實際上,特徵116的CD可能由於光阻或切割不足的刻削、腐蝕而大於光阻112的CD。特徵亦可以是錐形,其中特徵的CD至少大如光阻的CD,而其中特徵成錐形以具有接近特徵底部的較小寬度。此種錐形可能提供不可靠特徵。
為了提供具有較小CD之特徵,使用較短波長光形成之特徵正被進行研究中。193nm光阻係被193nm光所曝光。使用相移光罩及其它技術,使用193nm光阻可形成90-100nm CD光阻圖案。這將能夠提供具有90-100nm的特徵。157nm光阻係被157nm光所曝光。使用相移光罩及其它技術,次90nm CD光阻圖案可被形成。此能夠提供具有次90nm CD之特徵。
較短波長光阻的使用可能提供額外問題在使用較長波長之光阻。為獲得接近理論範圍之CD,光微影設備應更加的精確,其將需要更貴光微影儀器。目前,193nm光阻及157nm光阻可能不具有如較長波長光阻之高選擇性,且在電漿蝕刻條件下更容易變形。
於導電層的蝕刻中,諸如記憶體裝置的形成,增加裝置密度而不減小性能係較佳的。
圖2A係依據習知技術當線間的空間太接近時,用於製造導電線之圖案化光阻層的橫向剖面圖。阻擋層206可被放置在諸如晶圓之基板204上。諸如金屬層或多晶矽層之介電層208係形成在阻擋層206上。諸如DARC層之抗反射層係形成在介電層208上。圖案化光阻層212a係形成在ARL上。於此實例中,圖案化光阻層214a具有界定為線寬度“L”之寬度,如圖所示。空間222具有寬度“S”,如圖所示。間距長度“P”係界定為線寬度及空間寬度的總和P=L+S,如圖所示。減小間距長度係較佳的。
減小間距寬度的一方式係由減小空間寬度。圖2B係依據習知技術當線間的空間太近時,用於製造導電或介質溝線之圖案化光阻層的橫向剖面圖。阻擋層206可被放置在諸如晶圓之基板204上。諸如金屬層、多晶矽層或介質層之導電或介電層208係形成在阻擋層206上。諸如DARC層之抗反射層係形成在介電層208上。圖案化光阻層212係形成在ARL上。於此實例中,圖案化光阻層212b形成圖案化線214b,其中光阻殘留物218形成於圖案化線214b間的空間。光阻殘留物218的存在係因為提供太小的空間於圖案化線214b間而造成,因為更難以自小空間移除殘留物。這可能限制可被提供之導電線的密度。
為達到以上所述以及依據本發明的目的,用於對準光罩之方法被提供。具有第一對準柵格之第一圖案層被形成。側壁層係形成在第一圖案層上以實施第一收縮。在收縮後之第一對準柵格被蝕入蝕刻層以形成該蝕刻的第一對準柵格。圖案層被移除。對準在該蝕刻的第一對準柵格上之第二對準柵格的光學圖案被量測。光學圖案被使用來決定第二對準柵格是否對準在該蝕刻的第一對準柵格。
於本發明的另一組態中,使用數個掩膜形成裝置在晶圓上之方法被提供。形成用於一晶圓上的數個晶粒之第一圖案層,其中該數個晶粒的每一晶粒具有第一對準柵格。形成側壁層在該圖案層上以實施第一收縮。將由收縮後之該第一圖案層及該第一對準柵格所形成之特徵蝕入一蝕刻層,以形成用於該數個晶粒的每一晶粒之該蝕刻的第一對準柵格。自該圖案層移除該掩膜。形成一光阻層在該晶圓上。將該晶圓置於一光微影工具中。使一光罩步進至該數個晶粒的一晶粒。量測對準在該步進的晶粒之該蝕刻的第一對準柵格上之光罩的第二對準柵格的光學圖案。使用該光學圖案以決定該第二對準柵格是否對準在該步進的晶粒的該蝕刻的第一對準柵格上。調整該光微影工具直到該第二對準柵格的該光學圖案對準在該步進的晶粒的該蝕刻的第一對準柵格上。使該光阻曝光在該步進的晶粒上方。步進至另一晶粒且回到步驟h,直到該數個晶粒的所有晶粒被步進至為止。
以下將更詳細說明本發明的此些及其它特徵於本發明的詳細說明連同以下圖式。
現將參考如附圖中所述之數個較佳實施例詳細地說明本發明。於以下說明中,許多特定細節被陳述以提供本發明的完整瞭解。然而,對於熟習此項技藝者而言,本發明可被實施而無需部份或所有這些特定細節將係顯而易知。換言之,為了不必要混淆本發明,不再詳細說明熟知的過程步驟及/或結構。
為了提供具有使用較舊的技術光阻過程的小臨界尺寸(CD)之特徵,使用多掩膜及蝕刻過程之下一代掩膜過程已被發展。此下一代掩膜過程需要更高精確度之掩膜對準。用於提供多掩膜過程中的掩膜對準之更精確且快速的過程之方法被提供。
為促進下一代掩膜過程的瞭解,圖3係可被使用於本發明的過程的高位準流程圖。光罩被提供(步驟304)。圖案化光阻層則被形成(步驟308)。圖4A係本發明的實施例中之圖案化光阻層的橫向剖面圖。阻擋層406可被放置在諸如晶圓的基板404上。諸如導電金屬層或多矽層或介質層之蝕刻層408被形成在阻擋層406上。諸如DARC層之抗反射層(ARL)410被形成在蝕刻層408上。第一圖案化光阻層412係形成在ARL410上。於此實例中,圖案化線414具有界定為線寬度“LP ”之寬度,如圖所示。光阻層的空間422具有寬度“SP ”,如圖所示。圖案化光阻層的間距長度“PP ”被界定為線寬度及空間寬度PP =LP +SP 的總和,如圖所示。這些寬度藉由使用來形成圖案化光阻層之微影技術的解析度予以決定。減小的間距長度係較佳的。
側壁層係形成在圖案化光阻層上以減小CD(步驟312)。圖5係形成側壁層在圖案化光阻層上以減小CD(步驟312)的更詳細流程圖,其使用氣體調變。於此實施例中,形成側壁層在圖案化光阻層上以減小CD(步驟312),包含沉積相位504及輪廓成形相位508。沉積相位使用第一氣體化學以形成電漿,其沉積側壁層在圖案化光阻層的側壁上。輪廓成形相位508使用第二氣體化學以形成電漿,其使沉積的輪廓成形以形成大致垂直的側壁。
圖4B係具有沉積在第一圖案化光阻層的側壁上的側壁層420之圖案化第一圖案化光阻層412的簡要橫向剖面圖。側壁層420形成側壁層特徵424在圖案化光阻層空間內,其中側壁層特徵424具有減小的空間CD,其係小於第一圖案化光阻層的空間CD。較佳的,所沉積的第一圖案化光阻層的減小的空間CD係比第一圖案化光阻層特徵的空間CD小50%。側壁層具有大致垂直側壁428亦係較佳的,該等垂直側壁428係高度一致性,如圖所示。大致垂直側壁的實例係自底部至頂部與該特徵的底部形成88°至90°的角度之側壁。一致的側壁具有自該特徵的頂部至底部之具有大致相同厚度之沉積層。非一致的側壁可形成刻面或麵包塊形成,其提供非大致垂直側壁。錐形側壁(來自刻面形成)或麵包塊側壁可增加沉積層CD,且提供不良的蝕刻圖案化光阻層。較佳的,側壁上的沉積係比第一圖案化光阻層特徵的底部上的沉積更厚。更佳的,無沉積層沉積在第一圖案化光阻層特徵的底部上。
第一組特徵則經由側壁層空間(步驟316)蝕入蝕刻層408。圖4C顯示第一組蝕入蝕刻層408之特徵432。於此實例中,第一組蝕入蝕刻層408之特徵432具有CD寬度,該CD寬度係等於沉積層特徵的空間CD。實際上,第一組特徵432的特徵的CD可以是些微大於沉積層420的特徵的CD。然而,因為沉積層特徵的CD顯著地小於光阻412的CD,蝕刻層408中的特徵的CD仍小於光阻412的CD。如果沉積層的CD僅些微小於光阻的CD,或如果沉積層成刻面或麵包塊,則將被蝕刻之層的CD不一定小於光阻的CD。再者,刻面或麵包塊沉積層可造成刻面或不規則狀於將被蝕刻之層。最小化光阻特徵的底部上的沉積亦係較佳的。於此實例中,蝕刻於蝕刻層408之特徵的CD係比光阻特徵的CD小約50%。
圖案化光阻層及沉積層則被剝離(步驟320)。此可以單一步驟或兩個分開步驟完成,兩步驟為分開之沉積層移除步驟及光阻剝離步驟。去光可被使用於剝離過程。圖4D顯示在沉積層及光阻層已被移除之後之基板400。
視附加特徵是否將被蝕刻而作的決定(步驟324)。於此實例中,第二組蝕刻特徵被蝕刻。因此,第二光稻被提供(步驟304)。第二圖案化光阻層係形成在所蝕刻的特徵(步驟308),其在此例中為第一組蝕刻的特徵。圖4E顯示基板404,其中第二圖案化光阻層442已被形成在蝕刻層408上,其中覆蓋第一組特徵432之第二圖案化光阻層442,且其中第二圖案化光阻層中的空間444係形成在第一組蝕刻特徵432之間。
側壁層則被沉積在第二圖案化光阻層的側壁上以減小CD(步驟312)。圖4F係第二圖案化光阻層442的簡要橫向剖面圖,其中側壁層450沉積在第二圖案化光阻層442的側壁上。側壁層450形成側壁層特徵454在圖案化光阻層空間內,其中側壁層特徵454具有減小的空間CD,其係小於第二圖案化光阻層的空間CD。較佳地,側壁層特徵的減小空間係比第二圖案化光阻層的空間CD小50%。圖案化光阻層空間422具有大致垂直側壁亦係較佳的,這些側壁高度一致性,如圖所示。大致垂直側壁的實例係自底部至頂部與該特徵的底部形成88°至90°的角度之側壁。較佳地,側壁上的沉積係比光阻特徵的底部上的沉積更厚。更佳的,無層係沉積在光阻特徵的底部上。
特徵係蝕入形成第二組蝕刻特徵452在第一組特徵432間之蝕刻層(步驟316),如圖4G所示。圖案化光阻層及沉積層則被剝離(步驟320),如圖4H所示。蝕刻層的線寬度被顯示為Lf 。蝕刻層中之特徵的空間寬度被顯示為Sf 。特徵的間距長度係顯示為Pf ,其中Pf =Lf +Sf 。用於比較,圖案化光阻層間距PP 、光阻線寬度LP 、及來自圖4A的光阻空間SP 被顯示於圖4G,用於與特徵間距Pf 、特徵線寬度Lf 、及特徵空間寬度Sf 。於此實施例中,特徵Pf 之間距的長度係圖案化光阻層PP 的間距的長度的一半,因為特徵Lf 間的線寬度係圖案化光阻層Lp 的線寬度的一半,且,特徵空間寬度Sf 係圖案化光阻層SP 中之空間的一半。因此,此過程係能夠使用兩個掩蔽步驟,藉由減小間距長度、線寬度、及特徵寬度一半來加倍蝕刻特徵解析度,然而使用相同光阻微影過程。於此實例中,來自第一圖案化光阻層的第一組蝕刻特徵被蝕刻成如來自第二圖案化光阻層的蝕刻特徵之相同深度或大約相同深度,如圖所示。
因為此實施例在重複步驟使用僅兩個圖案化光阻層(步驟336),該過程不會重複被決定(步驟324)。
此種過程的實施之一種挑戰係該兩個圖案層的準確對準。
掩膜間對準
對準誤差的各種來源目前可能存在。由於諸如CMP、膜厚度及光學特性變化之晶圓對晶圓過程變化,有約2-3nm覆蓋誤差。
度量衡讀數係2-3nm誤差的另一來源。晶圓可自處理室手動地移至度量衡工具以量測掩膜對準,此可能產生對準誤差。
目前,晶圓被量測於晶圓上之數個位置(然而,晶圓中的所有晶粒被量測)。為了量測覆蓋誤差,粗盒中盒結構可被使用。有數個關於此方法之事件。讀數不會準確到nm位準。由於有關回到步進器及度量衡工具之間之總量限制,整個晶圓不會被取樣。讀取的過程係手動且緩慢。最後,雖然所量測的晶粒可被準確地對準,晶圓上的其它晶粒可能受到統計誤差,其可能自零誤差的平均偏移。更快且更準確的對準過程係較佳的。
為促進瞭解,圖6係提供使用於下一代掩膜的改良對準之過程的流程圖。第一柵格圖案特徵被模型化(步驟604)。理論第一柵格圖案在一給定組之某一標準厚度的膜上的理論光學特徵模型被產生。藉由指定形成在晶圓上方之膜及標準CD,光波長的光學特徵對光強度可被模型化。
來自第一柵格圖案的特徵被量測(步驟608)。圖7係此步驟的更詳細流程圖。光阻圖案層柵格被形成(步驟704)。圖8A係對準柵格804的頂視圖,對準柵格804係圖案化光阻層的一部份。對準柵格804包含數個垂直線808及數個水平線812。另一對準柵格圖案可被使用。較佳地,具有大於寬度至少四倍的長度之長線被使用。雖然水平及垂直的線不是必要的,一些線大致垂直於其它線係較佳地。某些線垂直於其它線係更佳地。再者,線的寬度相對於空間係保持薄以容許收縮過程,該收縮過程增加線的寬度且減小空間的寬度。
收縮被實施在圖案化光阻層上(步驟708)。這將是如形成側壁層在圖案層上之相同過程(步驟312)。此種收縮過程可包含沉積相位504及輪廓成形相位508,如圖5所示。圖8B係在收縮已被實施之後形成側壁層在圖案層上之對準柵格804的頂視圖。於此實例中,垂直及水平線808的尺寸已被增加,使得線間的空間已被減小約50%。較佳地,收縮過程造成線間的空間收縮至少50%。圖案化掩膜被使用來將特徵的圖案及對準柵格蝕入蝕刻層(步驟710)。圖案化光阻層則被移除。
第一對準柵格的光學特徵被量測(步驟712)。當光的波長被改變時,這可藉由使所蝕刻柵格圖案曝光成光以及量測反射光的強度予以完成。
此模型與所量測特徵比較(步驟612)。此模型及所量測特徵間之差別的來源被辨識(步驟616)。這些差別的某些來源可能是線緣粗糙度及偏離目標的CD。
校平模型被產生(步驟618)。平均或實際柵格的校平模型計算出整個對準標記上之CD變化、線緣粗糙度、不對稱性等。
第一柵格圖案上之第二柵格圖案的光學圖案被模型化(步驟620)。所校平模型被使用來產生第二柵格圖案的光學干涉圖案將具有第一平滑柵格在整個柵格面積上的理論模型。
新的光阻層則被放置在晶圓上。晶圓被置於步進器中。此步進器使具有第二柵格圖案之光罩步進至一晶粒。於另一實施例中,晶圓未對準於步進器中。反而,對準係在曝光之前在光學度量衡工具上量測。前進至晶粒之在第一柵格圖案上的第二柵格圖案的光學圖案係量測在整個柵格圖案上(步驟624)。圖8C顯示光罩的第二柵格圖案824。第二柵格圖案824包含垂直線828及水平線832,以吻合在收縮過程後之第一柵格圖案804。圖8D係光罩的第二柵格圖案824的頂視圖,以實線顯示,放置在以虛線所示的第一柵格圖案804上。光學圖案的量測係藉由使光罩在光阻圖案上的柵格圖案曝光以及量測當光的波長改變時之反射光的強度而完成。
所模型化及所量測光學圖案是否吻合之決定被實施(步驟628)。如果此模型未充份吻合所量測光學圖案,則用於校正此對準之指令被產生(步驟632)。此步進器係依據對準指令調整以校正對準。此種調整可以是光罩或透鏡或晶圓的光源的移動。此過程則回到量測在第一柵格圖案上的第二柵格圖案的光學圖案(步驟624)。此過程被重複直到所模型化及所量測光學圖案吻合被決定,此吻合表示對準完成。
光罩被照亮以使光阻層在所步進至的晶粒上曝光。步進器使光罩步進至晶圓上的另一晶粒直到所有晶粒已被步進至。
於步進器中,光罩可提供用於單一或多晶粒之影像。來自光罩之影像係於一步進過程數次而形成在晶圓上。所量測的光學特徵可用於晶圓上之一個第一對準柵格的單一影像,使得一對準在數個步驟中被完成,或可於一步驟過程實施每一步驟的對準。
在所有晶粒已被步進之後,光阻層被顯影。一側壁層被形成在所顯影的光阻層中。光學特徵可被使用來再次量測所圖案化的光阻對準掩膜與對準柵格的對準,且比較此對準與用於光罩的對準之光學特徵。理想地,如果在光阻顯影之前係足夠準確地,後續量測將不需要。特徵係經由所顯影的光阻層而蝕入蝕刻層。
此過程的一優點在於,此過程提供即時反饋以容許對準被實施於步進器室中。本發明過程的對準速度容許提供晶圓上的每一晶粒的對準柵格之對準過程。
取代量測柵格圖案的邊緣,較佳地,整個柵格圖案被照亮。此光被極化,且,強度對波長特徵的計算值係理論性地決定。由比較此理論及所量測特徵,CD可被估計。相同過程可被使用來表示在收縮後之第一柵格圖案是否與第二柵格圖案不對準。
圖9係可被使用於本發明的實施例之柵格圖案904的另一實例的頂視圖。再說,柵格圖案包含第一組線,第一組線係大致垂直於第二組線。
理論性地評估、量測、及比較光學圖案或特徵的方法被討論於2004年10月26日發給Yates等人案名為“ALIGNMENT PROCESS FOR INTEGRATED CIRCUIT STRUCTURES ON SIMICONDUCTOR SUBSTRATE USING SCATTEROMETRY MEASUREMENTS OF LATENT IMAGES IN SPACED APART TEST FIELDS ON SUBSTRATE”之USP6809824號、2004年11月16日發給Sezginer等人案名為“OVERLAY ALIGNMENT METROLOGY USING DIFFRACTION GRATINGS”之美國專利第6819426號、以及給Mieher等人2004年9月2日公開申請案名為“APPARATUS AND METHOD FOR DETECTING OVERLAY ERRORS USING SCATTEROMETRY”之美國專利申請案第2004/0169861號,以上前案在本文中併入參考。
如果後續光阻圖案將被使用,用於形成第二光阻圖案層之光罩可具有兩組對準柵格用於每一晶粒。一對準柵格將用於使光罩與蝕入晶粒之所蝕刻的對準柵格對準。此種光罩將具有吻合所蝕刻的柵格之線及空間。第二對準柵格將具有更小的線及更大的空間,使得在由形成側壁層在圖案化光阻層上進行收縮之後,第二對準柵格將提供一想要的對準柵格,且將被使用來容許光罩與所蝕刻的晶粒對準。此種過程被揭示於由Sadjadi等人在2005年5月10日申請案名為“RETICLE ALIGNMENT AND OVERLAY FOR MULTIPLE RETICLE PROCESS”之美國專利申請案第11/126466號,該前案在本文中併入參考。
本發明的其它實施例可使用超過兩個光罩。例如,光罩可被使用,使得特徵設計具有等於每一光罩的間距的三分之一之間距。於另一實例中,四個光罩可被使用,使得特徵設計具有等於每一光罩的間距的四分之一之間距。此種多掩膜過程係說明於由Jeffrey Marks and Reza Sadjade在2005年4月3日申請案名為“REDUCTON OF FEATURE CRITICAL DIMENSIONS USING MULTIPLE MASKS”之美國專利申請案第11/050985號,該前案在本文中併入參考。
雖然本發明已針對數個較佳實施例予以說明,仍有屬於本發明的範圍內之更改、變換及各種替代等效物。亦應注意到,有實施本發明的方法及設備的許多替代方式。所以可預期到,以下附加請求項被詮釋為包括屬於本發明的精神及範圍內之所有此種更改、變換及各種替代等效物。
CD...臨界尺寸
DUV...深紫外線
100...堆疊
104...基板
108...層
110...抗反射層
112...光阻層
116...寬度
120...特徵
204...基板
206...阻擋層
208...介電層
212a...圖案化光阻層
212...圖案化光阻層
212b...圖案化光阻層
214a...圖案化光阻層
214b...圖案化線
218...光阻殘留物
222...空間
400...基板
404...基板
406...阻擋層
408...蝕刻層
410...抗反射層(ARL)
412...第一圖案化光阻層
414...圖案化線
420...側壁層
422‧‧‧空間
424‧‧‧側壁層特徵
428‧‧‧垂直側壁
432‧‧‧特徵
442‧‧‧第二圖案化光阻層
444‧‧‧空間
450‧‧‧側壁層
452‧‧‧蝕刻特徵
454‧‧‧側壁層特徵
504‧‧‧沉積相位
508‧‧‧輪廓成形相位
804‧‧‧對準柵格
808‧‧‧垂直線
812‧‧‧水平線
824‧‧‧第二柵格圖案
828‧‧‧垂直線
832‧‧‧水平線
904‧‧‧柵格圖案
本發明於附圖的圖式中經由實例而不是經由限制予以解說,且在圖式中,相同參考號碼指的是相似元件。
圖1A-1B係依據習知技術所蝕刻之堆疊的簡要橫向剖面圖。
圖2A-2B係依據習知技術所形成之圖案化光阻層的簡要橫向剖面圖。
圖3係可被使用於本發明的實施例之過程的高位準流程圖。
圖4A-H係依據本發明的實施例所處理之堆疊的簡要橫向剖面圖。
圖5係形成側壁層在圖案化光阻層上的流程圖。
圖6係提供改良的掩膜對準之過程的流程圖。
圖7係柵格圖案的特徵的量測的更詳細流程圖。
圖8A-D係使用於對準過程的實例之柵格圖案的頂視圖。
圖9係另一柵格圖案的頂視圖。

Claims (20)

  1. 一種用於光罩對準之方法,包含:形成具有第一對準柵格之第一圖案層;形成側壁層在該第一圖案層上以實施第一收縮;將收縮後的該第一對準柵格蝕入蝕刻層,以形成蝕刻的第一對準柵格;移除該圖案層;量測對準在該蝕刻的第一對準柵格上之第二對準柵格的光學圖案;及使用該光學圖案以決定該第二對準柵格是否對準在該蝕刻的第一對準柵格上。
  2. 如申請專利範圍第1項之方法,另包含校正該對準直到該第二對準柵格的光學圖案對準在該蝕刻的第一對準柵格。
  3. 如申請專利範圍第2項之方法,另包含:產生用於該第一收縮後的該第一圖案層中之該蝕刻的第一對準柵格之該光學圖案的理論模型;量測來自該蝕刻的第一對準柵格之光學圖案;比較來自該蝕刻的第一對準柵格之該量測的光學圖案與該蝕刻的第一對準柵格之該光學圖案的理論模型;辨識由於偏離目標的臨界尺寸之任何差別的來源;及使用該任何差別的所辨識來源,產生對準在該蝕刻的第一對準柵格之該第二對準柵格的光學圖案的理論模型。
  4. 如申請專利範圍第3項之方法,其中該使用該光學 圖案以決定該第二對準柵格是否對準在該蝕刻的第一對準柵格上,包含決定對準在該蝕刻的第一對準柵格之該第二對準柵格所量測光學圖案是否與對準在該蝕刻的第一對準柵格之該第二對準柵格的光學圖案的理論模型吻合。
  5. 如申請專利範圍第4項之方法,其中該蝕刻的第一對準柵格包含:第一線,具有長度及寬度,其中該長度大於該寬度至少四倍;第二線,大致平行於該第一線且與該第一線隔開,以形成第一空間於該第一線及該第二線之間;第三線,具有長度及寬度,其中該長度大於該寬度至少四倍,以及其中該第三線垂直於該第一線;及第四線,大致平行於該第三線且與該第三線隔開。
  6. 如申請專利範圍第5項之方法,其中位於該第一線及該第二線間的該第一空間係小於用於使用來形成該第一對準柵格的微影裝置之CD。
  7. 如申請專利範圍第5項之方法,另包含:在移除該圖案層之後,增加光阻層;在該第二對準柵格對準在該蝕刻的第一對準柵格之後,使該光阻層曝光;使該曝光的光阻層形成為圖案化光阻層;及經由該圖案化光阻層將特徵蝕入該蝕刻層。
  8. 如申請專利範圍第7項之方法,另包含在經由該圖案化光阻層將特徵蝕入該蝕刻層之前,形成側壁層在該圖 案化光阻層上。
  9. 如申請專利範圍第5項之方法,其中該光學過程使用取代該對準柵格的邊緣之整個對準柵格。
  10. 如申請專利範圍第1項之方法,其中該蝕刻的第一對準柵格包含:第一線,具有長度及寬度,其中該長度大於該寬度至少四倍;第二線,平行於該第一線且與該第一線隔開,以形成第一空間於該第一線及該第二線之間,第三線,具有長度及寬度,其中該長度大於該寬度至少四倍,以及其中該第三線垂直於該第一線;及第四線,平行於該第三線且與該第三線隔開。
  11. 如申請專利範圍第10項之方法,其中位於該第一線及該第二線間的該第一空間係小於用於使用來形成該第一對準柵格的微影裝置之CD。
  12. 如申請專利範圍第1項之方法,另包含:在移除該圖案層之後,增加光阻層;在該第二對準柵格對準在該蝕刻的第一對準柵格之後,使該光阻層曝光;使該曝光的光阻層形成為圖案化光阻層;及經由該圖案化光阻層將特徵蝕入該蝕刻層。
  13. 如申請專利範圍第12項之方法,另包含在經由該圖案化光阻層將特徵蝕入該蝕刻層之前,形成側壁層在該圖案化光阻層上。
  14. 如申請專利範圍第1項之方法,其中該光學過程使用取代該對準柵格的邊緣之整個對準柵格。
  15. 一種使用數個掩膜以形成裝置在晶圓上之方法,包含:a)形成數個晶粒的第一圖案層在晶圓上,其中該數個晶粒的每一晶粒具有第一對準柵格;b)形成側壁層在該第一圖案層上以實施第一收縮;c)將收縮後之該第一圖案層及該第一對準柵格所形成之特徵蝕入蝕刻層,以形成該數個晶粒的每一晶粒之蝕刻的第一對準柵格;d)自該圖案層移除該掩膜;e)形成光阻層在該晶圓上;f)將該晶圓置於光微影工具中;g)使光罩步進至該數個晶粒的一晶粒;h)量測對準在該步進的晶粒之蝕刻的第一對準柵格上之該光罩的第二對準柵格的光學圖案;i)使用該光學圖案以決定該第二對準柵格是否對準在該步進的晶粒之該蝕刻的第一對準柵格上;j)調整該光微影工具直到該第二對準柵格的該光學圖案對準在該步進的晶粒的該蝕刻的第一對準柵格上;k)使該步進的晶粒上方之光阻曝光;及l)步進至另一晶粒且回到步驟h,直到該數個晶粒的所有晶粒完成步進為止。
  16. 如申請專利範圍第15項之方法,其中與正規對準 之偏差被反饋至該光微影工具以校正任何不對準性。
  17. 如申請專利範圍第15項之方法,另包含使該光阻層顯影以形成圖案化光阻層。
  18. 如申請專利範圍第17項之方法,另包含形成側壁層在該圖案化光阻層上。
  19. 如申請專利範圍第18項之方法,另包含經由該側壁層將該特徵蝕入該蝕刻層。
  20. 如申請專利範圍第15項之方法,其中該光學過程使用取代該對準柵格的邊緣之整個對準柵格。
TW095117690A 2005-06-21 2006-05-18 用於光罩對準之方法及使用數個掩膜以形成裝置在晶圓上之方法 TWI460558B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/158,680 US7629259B2 (en) 2005-06-21 2005-06-21 Method of aligning a reticle for formation of semiconductor devices

Publications (2)

Publication Number Publication Date
TW200710613A TW200710613A (en) 2007-03-16
TWI460558B true TWI460558B (zh) 2014-11-11

Family

ID=37573030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095117690A TWI460558B (zh) 2005-06-21 2006-05-18 用於光罩對準之方法及使用數個掩膜以形成裝置在晶圓上之方法

Country Status (6)

Country Link
US (1) US7629259B2 (zh)
KR (1) KR101234891B1 (zh)
CN (1) CN101313403B (zh)
MY (1) MY142277A (zh)
TW (1) TWI460558B (zh)
WO (1) WO2007001653A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629259B2 (en) 2005-06-21 2009-12-08 Lam Research Corporation Method of aligning a reticle for formation of semiconductor devices
JP5259380B2 (ja) * 2008-12-24 2013-08-07 株式会社東芝 半導体装置の製造方法
US8559001B2 (en) * 2010-01-11 2013-10-15 Kla-Tencor Corporation Inspection guided overlay metrology
US8745546B2 (en) * 2011-12-29 2014-06-03 Nanya Technology Corporation Mask overlay method, mask, and semiconductor device using the same
US9171703B2 (en) 2013-12-20 2015-10-27 Seagate Technology Llc Apparatus with sidewall protection for features
DE102017213330A1 (de) * 2017-08-02 2019-02-07 Dr. Johannes Heidenhain Gmbh Abtastplatte für eine optische Positionsmesseinrichtung
US11055464B2 (en) * 2018-08-14 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Critical dimension uniformity
CN116560028A (zh) * 2023-05-24 2023-08-08 上海市计量测试技术研究院 背对式两光栅相互平行的调节方法及调节装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
TW200515108A (en) * 2003-10-17 2005-05-01 United Microelectronics Corp Reticle alignment procedure

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547446A (en) 1983-06-20 1985-10-15 The Perkin-Elmer Corporation Motion measurement and alignment method and apparatus
US4778739A (en) 1986-08-25 1988-10-18 International Business Machines Corporation Photoresist process for reactive ion etching of metal patterns for semiconductor devices
US6109775A (en) * 1991-07-19 2000-08-29 Lsi Logic Corporation Method for adjusting the density of lines and contact openings across a substrate region for improving the chemical-mechanical polishing of a thin-film later disposed thereon
KR100230430B1 (ko) * 1997-07-16 1999-11-15 윤종용 가스 혼합물 및 이를 이용한 전극층 식각 방법
CA2246087A1 (en) * 1998-08-28 2000-02-28 Northern Telecom Limited Method of cleaving a semiconductor wafer
JP2000294490A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
US6251745B1 (en) 1999-08-18 2001-06-26 Taiwan Semiconductor Manufacturing Company Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits
US6396569B2 (en) * 1999-09-02 2002-05-28 Texas Instruments Incorporated Image displacement test reticle for measuring aberration characteristics of projection optics
US6696220B2 (en) 2000-10-12 2004-02-24 Board Of Regents, The University Of Texas System Template for room temperature, low pressure micro-and nano-imprint lithography
US7317531B2 (en) 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
WO2002065545A2 (en) 2001-02-12 2002-08-22 Sensys Instruments Corporation Overlay alignment metrology using diffraction gratings
JP3970546B2 (ja) 2001-04-13 2007-09-05 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US20040023253A1 (en) * 2001-06-11 2004-02-05 Sandeep Kunwar Device structure for closely spaced electrodes
US6486549B1 (en) * 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
US6809824B1 (en) 2001-11-30 2004-10-26 Lsi Logic Corporation Alignment process for integrated circuit structures on semiconductor substrate using scatterometry measurements of latent images in spaced apart test fields on substrate
US6759180B2 (en) * 2002-04-23 2004-07-06 Hewlett-Packard Development Company, L.P. Method of fabricating sub-lithographic sized line and space patterns for nano-imprinting lithography
WO2003104921A2 (en) * 2002-06-07 2003-12-18 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US6734107B2 (en) * 2002-06-12 2004-05-11 Macronix International Co., Ltd. Pitch reduction in semiconductor fabrication
US7170604B2 (en) * 2002-07-03 2007-01-30 Tokyo Electron Limited Overlay metrology method and apparatus using more than one grating per measurement direction
US7241538B2 (en) * 2003-11-05 2007-07-10 Promos Technologies Method for providing representative features for use in inspection of photolithography mask and for use in inspection photo-lithographically developed and/or patterned wafer layers, and products of same
US7629259B2 (en) 2005-06-21 2009-12-08 Lam Research Corporation Method of aligning a reticle for formation of semiconductor devices
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795830A (en) * 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
TW200515108A (en) * 2003-10-17 2005-05-01 United Microelectronics Corp Reticle alignment procedure

Also Published As

Publication number Publication date
KR101234891B1 (ko) 2013-02-19
TW200710613A (en) 2007-03-16
US20060285113A1 (en) 2006-12-21
WO2007001653A3 (en) 2007-08-23
MY142277A (en) 2010-11-15
KR20080017386A (ko) 2008-02-26
CN101313403A (zh) 2008-11-26
CN101313403B (zh) 2011-03-16
US7629259B2 (en) 2009-12-08
WO2007001653A2 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
US10012898B2 (en) EUV mask for monitoring focus in EUV lithography
TWI460558B (zh) 用於光罩對準之方法及使用數個掩膜以形成裝置在晶圓上之方法
US7202148B2 (en) Method utilizing compensation features in semiconductor processing
US9373552B2 (en) Method of calibrating or exposing a lithography tool
US7241541B2 (en) Method of the adjustable matching map system in lithography
US6960416B2 (en) Method and apparatus for controlling etch processes during fabrication of semiconductor devices
US9559019B2 (en) Metrology through use of feed forward feed sideways and measurement cell re-use
KR102128577B1 (ko) 패터닝 프로세스 제어 방법, 리소그래피 장치, 계측 장치 리소그래피 셀 및 연관된 컴퓨터 프로그램
US20070082296A1 (en) Method of forming micro-patterns using multiple photolithography process
US6255125B1 (en) Method and apparatus for compensating for critical dimension variations in the production of a semiconductor wafer
US7566181B2 (en) Controlling critical dimensions of structures formed on a wafer in semiconductor processing
US7736844B2 (en) Overlay mark and method of forming the same
Hazelton et al. Double patterning requirements for optical lithography and prospects for optical extension without double patterning
US20080044739A1 (en) Correction Of Resist Critical Dimension Variations In Lithography Processes
TWI841450B (zh) 度量衡方法及設備
JP2003177505A (ja) 露光パターンの形成方法
Ina et al. Focus and dose controls, and their application in lithography
KR20080083819A (ko) 반도체 소자의 포토레지스트막 두께 결정 방법
KR20030095746A (ko) 반도체 소자의 미세 패턴 임계치수 측정방법
Tanaka et al. Monitoring of critical dimensions in the sidewall-transferred double-patterning process using scatterometry
KR20070071609A (ko) 노광 마스크 및 이를 형성하는 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees