KR20020022930A - 반도체 소자의 에스티아이(ｓｔｉ) 형성 방법 - Google Patents

반도체 소자의 에스티아이(ｓｔｉ) 형성 방법 Download PDF

Info

Publication number
KR20020022930A
KR20020022930A KR1020000055499A KR20000055499A KR20020022930A KR 20020022930 A KR20020022930 A KR 20020022930A KR 1020000055499 A KR1020000055499 A KR 1020000055499A KR 20000055499 A KR20000055499 A KR 20000055499A KR 20020022930 A KR20020022930 A KR 20020022930A
Authority
KR
South Korea
Prior art keywords
silicon substrate
trench
semiconductor device
forming
etch
Prior art date
Application number
KR1020000055499A
Other languages
English (en)
Inventor
김종일
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000055499A priority Critical patent/KR20020022930A/ko
Publication of KR20020022930A publication Critical patent/KR20020022930A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 기판을 식각할 때 반도체 기판의 손상없이 정확한 식각 깊이를 검출하여 STI(Shallow Trench Isolation)할 수 있도록 한 반도체 소자의 STI 형성 방법에 관한 것으로, 실리콘 기판내에 트렌치를 형성할 깊이만큼 불순물 이온을 주입하는 단계; 상기 실리콘 기판내의 불순물 이온이 분포되어 있는 곳에 열처리 공정을 통해 식각중지층을 형성하는 단계; 그리고 상기 식각중지층을 식각종말점으로 하여 실리콘기판을 선택적으로 제거하여 트렌치를 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 에스티아이(ＳＴＩ) 형성 방법{Method for forming Shallow Trench Isolation in Semiconductor Device}
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 특히 반도체 기판을 식각할 때 반도체 기판의 손상없이 정확한 식각 깊이를 검출하여 STI(Shallow Trench Isolation)할 수 있도록 한 반도체 소자의 STI 형성 방법에 관한 것이다.
소자의 패킹 덴서티(packing density)가 증가함에 따라, 새로운 절연기법인 STI(Shallow Trench Isolation)가 각광을 받고 있다.
STI법이란 실리콘기판을 마스크 패턴에 따라 수천 Å을 식각하여 트렌치를 형성하고, 이후에 트렌치 내부에 절연물질을 채워 넣어 소자 격리막등의 절연막을형성하는 방법이다.
이를 위해서 실리콘기판을 식각하는 과정을 거쳐야 하는데, 이 때 실리콘 기판은 특성이 다른 하부층(layer)이 없어 식각 종말점(end point)을 검출할 수 없다는 점 때문에 현재의 실리콘기판이 얼마나 식각되었는지의 여부를 측정하기 위해서는 웨이퍼를 팹(fab)밖으로 가지고 나와 웨이퍼를 절단하여 그 절단면을 SEM(Scanning Electron Microscope)으로 관찰하는 방식을 사용하여 식각 깊이를 측정할 수밖에 없다.
그러나 상기와 같은 종래의 반도체 소자의 STI 형성 방법에 있어서 다음과 같은 문제점이 있다.
첫째, STI 형성을 위한 트렌치 식각 깊이를 측정하기 위해 웨이퍼를 팹(fab)밖으로 가지고 나와야 함으로서 측정에 걸리는 시간이 상당시간 걸리는 문제점이 있고, 이와 더불어 나머지 공정을 진행하기 위해 웨이퍼를 피드백(feedback) 시키는데도 많은 시간이 소요되는 문제점이 있다.
둘째, 웨이퍼를 절단하여 측정함으로서 웨이퍼의 손실이 발생하는 문제점이 있다
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 실리콘기판내에 미리 불순물을 식각할 깊이만큼 주입하여 식각 종말점을 검출할 수 있도록 하여 웨이퍼를 자르지 않고 인라인(in-line)상태에서 식각 깊이가 측정되도록 하여 STI를 형성하도록 한 반도체 소자의 STI 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 1d는 본 발명에 의한 반도체 소자의 STI 형성 방법을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호 설명
1,1a : 실리콘 기판 2 : 식각중지층
3 : 감광막 패턴 4 : 트렌치
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 STI 형성 방법은 실리콘 기판내에 트렌치를 형성할 깊이만큼 불순물 이온을 주입하는 단계와, 상기 실리콘 기판내의 불순물 이온이 분포되어 있는 곳에 열처리 공정을 통해 식각중지층을 형성하는 단계와, 그리고 상기 식각중지층을 식각종말점으로 하여 실리콘기판을 선택적으로 제거하여 트렌치를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
본 발명에 의한 STI 공정시 트렌치 식각 깊이를 검출하기 위해 실리콘 기판내에 미리 고에너지 이온 주입을 이용하여 이 불순물을 형성할 트렌치의 깊이 만큼 주입하고, 이를 이용하여 식각 종말점을 검출할 수 있다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 STI 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 1a 내지 1d는 본 발명에 의한 반도체 소자의 STI 형성 방법을 나타낸 공정 단면도이다.
도 1a에 도시한 바와 같이, 실리콘 기판(1)에 고에너지 이온 주입을 실시한다.
이 때, 실리콘 기판(1)에 주입하는 불순물로는 O2또는 N2를 이용하고, 트렌치를 형성할 깊이만큼 불순물이온을 주입할 수 있도록 이온 주입 에너지를 설정하여 실리콘 기판(1)내에 불순물을 주입한다.
이어, 도 1b에 도시한 바와 같이, 열처리(annealing)를 통해 상기 불순물 이온들이 주입되어 있는 실리콘 기판(1)내에 식각중지층(2)이 형성되도록 한다.
여기서, 식각중지층(2)은 불순물로 O2를 주입한 경우에는 SiO2층이 형성되고, 불순물로 N2를 주입된 경우에는 SiN층이 형성된다.
이후에, 도 1c에 도시한 바와 같이, 트렌치를 형성할 깊이에 식각중지층(2)이 형성되어 있는 실리콘 기판(1)상에 감광막을 도포한 후, 노광 및 현상공정을 통해 트렌치를 형성하기 위한 감광막 패턴(3)을 형성한다.
이어, 상기 감광막 패턴(3)을 마스크로 하여 실리콘 기판(1)을 선택적으로 제거한다.
이 때, 상기 식각중지층(2)을 식각 종말점(A)으로 하여 이 깊이까지 실리콘 기판(1)을 선택적으로 제거하여 트렌치(4)를 형성하고, 도 1d에 도시한 바와 같이 상기 감광막 패턴(3)을 제거한다.
상기의 식각 종말점(A)을 검출하기 위해서 트렌치를 식각하기 위한 감광막 패턴을 형성하기 위한 마스크 제작시에 트렌치 식각된 감광막 패턴의 저항을 측정할 수 있는 테스트 패턴을 삽입하여 실리콘 기판과 식각깊이 검출층과의 면저항(Sheet resistance)차를 이용하여 식각종말점을 검출하여 트렌치를 형성할 수도 있다.
이후에 도면에 도시되지는 않았지만, 상기 트렌치 내부에 절연물질을 채워넣어 STI막을 형성한다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 STI 형성 방법에 있어서 다음과 같은 효과가 있다.
첫째, STI 형성시에 인라인상에서 식각 깊이를 검출할 수 있어 공정시간을 단축할 수 있는 효과가 있다.
둘째, 웨이퍼를 절단할 필요가 없어 웨이퍼의 손실을 줄일 수 있는 효과가 있다.

Claims (3)

  1. 실리콘 기판내에 트렌치를 형성할 깊이만큼 불순물 이온을 주입하는 단계;
    상기 실리콘 기판내의 불순물 이온이 분포되어 있는 곳에 열처리 공정을 통해 식각중지층을 형성하는 단계; 그리고
    상기 식각중지층을 식각종말점으로 하여 실리콘기판을 선택적으로 제거하여 트렌치를 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 STI 형성 방법.
  2. 제 1 항에 있어서,
    상기 불순물은 O2또는 N2중의 어느 하나를 사용함을 특징으로 하는 반도체 소자의 STI 형성 방법.
  3. 제 1 항에 있어서,
    상기 식각중지층은 산화막 또는 질화막 중의 어느 하나를 형성함을 특징으로 하는 반도체 소자의 STI 형성 방법.
KR1020000055499A 2000-09-21 2000-09-21 반도체 소자의 에스티아이(ｓｔｉ) 형성 방법 KR20020022930A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000055499A KR20020022930A (ko) 2000-09-21 2000-09-21 반도체 소자의 에스티아이(ｓｔｉ) 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000055499A KR20020022930A (ko) 2000-09-21 2000-09-21 반도체 소자의 에스티아이(ｓｔｉ) 형성 방법

Publications (1)

Publication Number Publication Date
KR20020022930A true KR20020022930A (ko) 2002-03-28

Family

ID=19689753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000055499A KR20020022930A (ko) 2000-09-21 2000-09-21 반도체 소자의 에스티아이(ｓｔｉ) 형성 방법

Country Status (1)

Country Link
KR (1) KR20020022930A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748381B1 (en) 2016-10-11 2017-08-29 International Business Machines Corporation Pillar formation for heat dissipation and isolation in vertical field effect transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748381B1 (en) 2016-10-11 2017-08-29 International Business Machines Corporation Pillar formation for heat dissipation and isolation in vertical field effect transistors

Similar Documents

Publication Publication Date Title
KR20000004553A (ko) 반도체 소자의 소자분리방법
US20170025304A1 (en) Method for establishing mapping relation in sti etch and controlling critical dimension of sti
KR20020022930A (ko) 반도체 소자의 에스티아이(ｓｔｉ) 형성 방법
US6859023B2 (en) Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device
US7422955B2 (en) Method for manufacturing a semiconductor device, as well as a semiconductor substrate
US6281093B1 (en) Method to reduce trench cone formation in the fabrication of shallow trench isolations
JP3719670B2 (ja) 絶縁膜の評価方法、その評価装置及びその評価装置の製造方法
JP3266050B2 (ja) 濃度プロファイルの測定方法
KR100402938B1 (ko) 반도체소자의트렌치형성방법
KR100325613B1 (ko) 플라즈마 식각 공정에서의 식각 정지점 설정 방법
KR0172299B1 (ko) 반도체 소자 제조 방법
KR20020010806A (ko) 반도체소자의 소자분리막 형성 방법
KR100325612B1 (ko) 플라즈마 식각 공정에서의 식각 정지점 설정 방법
KR100393962B1 (ko) 반도체소자의제조방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100252867B1 (ko) 반도체 소자의 박막 식각방법
KR100621816B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR0166818B1 (ko) 반도체 소자중 모오스 소자의 격리 방법
KR100607799B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR0165448B1 (ko) 실리콘 처리 모니터링 방법
KR20030049025A (ko) 반도체 소자의 트렌치 형성 방법
KR100480919B1 (ko) 반도체 소자의 소자분리막 형성방법
KR910006749B1 (ko) 선택적 하부면 도핑기술을 이용한 반도체소자의 소스영역 형성방법
KR20020082024A (ko) 웨이퍼 정렬키 신호 감도를 유지하면서 트렌치를 이용하여반도체 소자를 분리하는 방법
KR20070077391A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination