KR0166818B1 - 반도체 소자중 모오스 소자의 격리 방법 - Google Patents

반도체 소자중 모오스 소자의 격리 방법 Download PDF

Info

Publication number
KR0166818B1
KR0166818B1 KR1019900021366A KR900021366A KR0166818B1 KR 0166818 B1 KR0166818 B1 KR 0166818B1 KR 1019900021366 A KR1019900021366 A KR 1019900021366A KR 900021366 A KR900021366 A KR 900021366A KR 0166818 B1 KR0166818 B1 KR 0166818B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
forming
etching
nitride
Prior art date
Application number
KR1019900021366A
Other languages
English (en)
Other versions
KR920013669A (ko
Inventor
김병섭
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019900021366A priority Critical patent/KR0166818B1/ko
Publication of KR920013669A publication Critical patent/KR920013669A/ko
Application granted granted Critical
Publication of KR0166818B1 publication Critical patent/KR0166818B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자중 모오스 소자의 제조방법에 관한 것으로 기판위에 산화막, 제1질화막을 형성하고 P/R을 사용하여 활성화 영역 정렬과 노광을 실시하는 공정과, 리엑티브 이온 식각 방법으로 상기 제1질화막, 산화막, 기판을 식각하는 공정과, 채널 스톱을 위한 이온 주입 후, 산화막 제2질화막, P/R을 형성하는 공정과, 리엑티브 이온 식각 방법으로 P/R과 제2질화막을 식각하고 잔존 P/R을 제거하는 공정과, 필드 산화막을 형성하고 질화막을 모두 제거한 후 CVD 산화막과 폴리머 막을 형성하는 공정과, 리엑티브, 이온 식각에 의하여 상기 폴리머 막과 CVD 산화막을 식각하는 공정을 차례로 실시하여서 이루어진다.

Description

반도체 소자중 모오스 소자의 격리 방법
제1도는 종래의 공정 단면도.
제2도는 본 발명의 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2,5 : 산화막
3 : 제1질화막 4,7 : P/R
6 : 제2질화막 8 : 필드 산화막
9 : CVD 산화막 10 : 폴리머 막
본 발명은 반도체 소자중 모오스 소자의 격리 방법에 관한 것으로 특히 서브 마이크론 고집적 반도체 소자의 내로우 워드 효과(narrow width effect)를 방지하기에 적당하도록 한 것이다.
종래의 모오스 소자의 격리 공정은 제1도(a)와 같이 기판(11)위에 산화막(12)과 질화막(13)을 형성하고 (b)와 같이 P/R(14)을 사용하여 질화막(13)을 식각한 후 (c)와 같이 P/R(14)을 제거한 상태에서 필드 영역을 형성하기 위한 이온을 주입하였다.
그리고 (d)와 같이 필드 산화막(15)을 형성하고 (e)와 같이 질화막(13)을 제거하였다.
그러나, 상기와 같은 종래 공정에 있어서는 필드 산화막(15) 형성시 새부리 형상이 형성되어 활성영역이 좁아지는 내로우 워드 효과가 발생하였으며, 활성영역의 끝부분에 새부리 형상에 의한 스트레스를 받아 전류누설현상이 발생되는 결점이 있었다.
본 발명은 이와같은 종래 기술의 결점을 해결하기 위하여 안출한 것으로 새부리 형상을 제거하여 내로우 워드 효과를 방지함과 아울러 필드 마스크를 사용하지 않고 격리 공정을 실시하는데 그 목적이 있다.
이와같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면 제2도에 의하여 상술하면 다음과 같다.
먼저 (a)와 같이 기판(1)위에 산화막(2), 제1질화막(3)을 형성하고 (b)와 같이 P/R(4)을 사용하여 활성화 영역 정렬과 노광을 실시한다.
다음에(c)와 같이 리엑티브(Reactive) 이온 식각 방법을 사용하여 제1질화막(3), 산화막(2), 기판(1)을 식각한 후 P/R(14)을 제거한다.
그리고 (d)와 같이 채널스톱을 위한 이온 주입 후 산화막(5), 제2질화막(6), P/R(7)을 차례로 형성한다.
이어서, (e)와 같이 다시 리엑티브 이온 식각 방법을 이용하여 P/R(7)과 제2질화막(6)을 식각한 후 남아 있는 P/R(7)을 모두 제거한다.
그리고 (f)와 같이 필드 산화막(8)을 형성하고 (g)와 같이 제1, 제2질화막(3)(6)을 모두 제거한 후 CVD 산화막(9)과 폴리머 막(10)을 형성한다.
또한, (h)와 같이 리엑티브 이온 식각에 의하여 폴리머 막(10)과 CVD 산화막(9)을 식각한다.
이상과 같은 본 발명의 공정에 의하면 활성화 영역의 실제 워드가 좁아지지 않아 내로우 워드 효과를 방지할 수 있으며, 필드 마스크를 사용하지 않고도 격리 공정을 실시할 수 있을 뿐만 아니라 새부리 형상에 의한 활성 영역의 스트레스를 방지할 수 있어 누설전류를 감소시킬 수 있는 효과가 있다.

Claims (1)

  1. 기판위에 산화막, 제1질화막을 형성하고 P/R을 사용하여 활성화 영역 정렬과 노광을 실시하는 공정과, 리엑티브 이온 식각 방법으로 상기 제1질화막, 산화막, 기판을 식각하는 공정과, 채널 스톱을 위한 이온 주입후 산화막, 제2질화막, P/R을 형성하는 공정과, 리엑티브 이온 식각 방법으로 P/R과 제2질화막을 식각하고 잔존 P/R을 제거하는 공정과, 필드 산화막을 형성하고 질화막을 모두 제거한 후 CVD 산화막과 폴리머 막을 형성하는 공정과, 리엑티브 이온 식각에 의하여 상기 폴리머 막과 CVD 산화막을 식각하는 공정을 차례로 실시함을 특징으로 하는 반도체 소자중 모오스 소자의 격리방법.
KR1019900021366A 1990-12-21 1990-12-21 반도체 소자중 모오스 소자의 격리 방법 KR0166818B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900021366A KR0166818B1 (ko) 1990-12-21 1990-12-21 반도체 소자중 모오스 소자의 격리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900021366A KR0166818B1 (ko) 1990-12-21 1990-12-21 반도체 소자중 모오스 소자의 격리 방법

Publications (2)

Publication Number Publication Date
KR920013669A KR920013669A (ko) 1992-07-29
KR0166818B1 true KR0166818B1 (ko) 1999-02-01

Family

ID=19308114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021366A KR0166818B1 (ko) 1990-12-21 1990-12-21 반도체 소자중 모오스 소자의 격리 방법

Country Status (1)

Country Link
KR (1) KR0166818B1 (ko)

Also Published As

Publication number Publication date
KR920013669A (ko) 1992-07-29

Similar Documents

Publication Publication Date Title
JPS60147122A (ja) 半導体装置の製造方法
US6492218B1 (en) Use of a hard mask in the manufacture of a semiconductor device
US4341571A (en) Method of making planar devices by direct implantation into substrate using photoresist mask
KR0166818B1 (ko) 반도체 소자중 모오스 소자의 격리 방법
KR100268920B1 (ko) 반도체소자의제조방법
KR100226733B1 (ko) 반도체소자 제조방법
US3922704A (en) Metal oxide semiconductor integrated circuit of reduced size and a method for manufacturing same
KR100244413B1 (ko) 반도체소자의소오스/드레인형성방법
KR960000228B1 (ko) 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정
KR100232884B1 (ko) 반도체 소자 제조방법
KR100226743B1 (ko) 소자 격리층 형성 방법
JP3196980B2 (ja) 半導体装置の製造方法
KR100232212B1 (ko) 반도체 소자의 제조 방법
KR100257063B1 (ko) 반도체 장치의 절연막 식각방법
KR0140658B1 (ko) 고집적 반도체 소자의 소자간 분리막 제조 방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100209732B1 (ko) 반도체 소자 제조방법
KR930008845B1 (ko) 반도체소자의 소자 격리방법
KR0179023B1 (ko) 모스소자의 격리방법
KR100186511B1 (ko) 반도체 장치의 웰 형성방법
KR950005476B1 (ko) 포토리지스트를 이용한 반도체 소자 특성 개선 방법
KR0148297B1 (ko) 반도체 소자간의 격리방법
KR0146628B1 (ko) 반도체 소자의 제조방법
KR100253344B1 (ko) 반도체 메모리의 콘택홀 형성방법
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee