DE10008032B4 - Verfahren zum Herstellen eines CMOS-kompatiblen Photosensors - Google Patents
Verfahren zum Herstellen eines CMOS-kompatiblen Photosensors Download PDFInfo
- Publication number
- DE10008032B4 DE10008032B4 DE2000108032 DE10008032A DE10008032B4 DE 10008032 B4 DE10008032 B4 DE 10008032B4 DE 2000108032 DE2000108032 DE 2000108032 DE 10008032 A DE10008032 A DE 10008032A DE 10008032 B4 DE10008032 B4 DE 10008032B4
- Authority
- DE
- Germany
- Prior art keywords
- photodiode
- mask
- structuring
- steps
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000002513 implantation Methods 0.000 claims abstract description 11
- 238000000206 photolithography Methods 0.000 claims abstract description 9
- 238000001465 metallisation Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 230000007704 transition Effects 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 33
- 238000005516 engineering process Methods 0.000 description 10
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 239000003973 paint Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000005496 tempering Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
Verfahren zum Herstellen eines CMOS-kompatiblen Photosensors mit den Schritten:
Herstellen von Feldoxidbereichen (10) auf einer Siliziumscheibe;
Strukturierung von Wannen und Kanälen in der Siliziumscheibe; Strukturierung von Gates auf der Siliziumscheibe, wobei folgende Schritte durchgeführt werden:
Erzeugung einer Gateoxidschicht (4),
Erzeugen einer Gateelektrodenschicht (2),
Photolithographie mit einer Gatemaske zur Definition der Gates und eines Photodiodenbereichs in der Gateelektrodenschicht (2), und
Ätzung der im Photolithographieschritt nicht definierten Bereiche;
Ausführen der weiteren Strukturierungschritte zum Ausbilden von Transistoren in der Siliziumscheibe;
Strukturierung einer Photodiode, wobei folgende Schritte durchgeführt werden:
Photolithographie mit einer Photodiodenmaske (1) zur Definition des Photodiodenbereichs derart, dass auszubildende Dotierbereiche (5, 6) der Photodiode von den Feldoxidbereichen (10) beabstandet sind,
isotrope Rückätzung der Gateelektrodenschicht (2) unterhalb der Photodiodenmaske (1) in dem definierten Photodiodenbereich, und
Ausbilden der Dotierbereiche (5, 6) der Photodiode in der Siliziumscheibe mittels Implantation; und
Ausbilden von Kontakten und Metallisierungsebenen.
Herstellen von Feldoxidbereichen (10) auf einer Siliziumscheibe;
Strukturierung von Wannen und Kanälen in der Siliziumscheibe; Strukturierung von Gates auf der Siliziumscheibe, wobei folgende Schritte durchgeführt werden:
Erzeugung einer Gateoxidschicht (4),
Erzeugen einer Gateelektrodenschicht (2),
Photolithographie mit einer Gatemaske zur Definition der Gates und eines Photodiodenbereichs in der Gateelektrodenschicht (2), und
Ätzung der im Photolithographieschritt nicht definierten Bereiche;
Ausführen der weiteren Strukturierungschritte zum Ausbilden von Transistoren in der Siliziumscheibe;
Strukturierung einer Photodiode, wobei folgende Schritte durchgeführt werden:
Photolithographie mit einer Photodiodenmaske (1) zur Definition des Photodiodenbereichs derart, dass auszubildende Dotierbereiche (5, 6) der Photodiode von den Feldoxidbereichen (10) beabstandet sind,
isotrope Rückätzung der Gateelektrodenschicht (2) unterhalb der Photodiodenmaske (1) in dem definierten Photodiodenbereich, und
Ausbilden der Dotierbereiche (5, 6) der Photodiode in der Siliziumscheibe mittels Implantation; und
Ausbilden von Kontakten und Metallisierungsebenen.
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung eines CMOS-kompatiblen Photosensors. In elektronischen Bildverarbeitungssystemen werden zunehmend in CMOS-Technik hergestellte Photosensoren eingesetzt. Diese sind gegenüber den mit konventioneller CCD-Technologie hergestellten Bildsensoren einfacher aufgebaut. Darüber hinaus ist der Systempreis bei der mit dem CMOS-Prozeß möglichen 1-Chip-Lösung günstiger. Weiterhin ist es bei CCD-Photosensoren schwierig, die Signalschaltkreise, die typischerweise in CMOS-Technologie gefertigt werden, auf dem Sensorchip zu integrieren. CMOS-Photosensoren dagegen lassen sich insbesondere aufgrund der Fortschritte in der CMOS-Technologie sehr gut miniaturisieren und bieten darüber hinaus eine große Vielfalt von Anwendungsmöglichkeiten. Derartige herkömmliche CMOS-Bildsensoren mit LDD-Photodioden und vertieften Wannen zur Steigerung der Quanteneffizienz sind beispielsweise aus der Druckschrift
EP 0 917 206 A1 bekannt. - CMOS-kompatible Photosensoren enthalten im Allgemeinen pro Bildpunkt eine Photodiode und mehrere Transistoren, um die elektrischen Ladungen, die die Photodiode beim Auftreffen von Strahlungsenergie erzeugt, auszulesen und um anschließend die Schaltung wieder zurückzusetzen. Eine wesentliche Anforderung, die an die in CMOS-Technologie hergestellten Photodioden gestellt wird, ist es, eine hohe Quanteneffizienz zu erreichen, d. h. einen hohen Anteil von Ladungsträgern zu erzeugen, die, durch die auf der Photodiode auftreffenden Photonen generiert, dann zum Photostrom beitragen. Weiterhin ist es Zielsetzung, bei den Photodioden die Leckströme so gering wie möglich zu halten, um einen ausreichenden Signal/Rausch-Abstand der Photodiode zu gewährleisten.
- Mit Hilfe der CMOS-Technologie lassen sich eine Vielzahl verschiedener Photodioden erzeugen, die insbesondere durch ihr unterschiedliches Dotierprofil gekennzeichnet sind. Als Photodioden lassen sich dabei p/n+-Übergänge, p+/n-Übergänge und p/n-Übergänge nutzen, wobei die die beiden erstgenannten Übergänge nutzenden Photodioden S/D(Source/Drain)-Dioden und die den letztgenannten Übergang nutzenden Dioden LDD(Light Doped Drain)-Dioden genannt werden. S/D-Dioden zeigen jedoch nur eine niedrige Quanteneffizienz insbesondere im blauen Spektralbereich des Lichts, da am kochdotierten p/n-Übergang die dort vor allem durch blaues Licht erzeugten Ladungsträger sofort rekombinieren. LDD-Dioden, die einen niederdotierten p/n-Übergang besitzen, weisen gegenüber S/D-Dioden eine wesentlich höhere Quanteneffizienz, insbesondere für blaues Licht auf.
- Die bekannten CMOS-Photodioden zeichnen sich aber alle durch sehr hohe Leckströme aus. Ein wesentlicher Beitrag zum Leckstrom bei Photodioden sind Defekte an der Halbleiteroberfläche, die durch die CMOS-Prozesse entstehen. Die Halbleiteroberfläche wird insbesondere oft durch Überätzen der in CMOS-Bauteilen verwendeten Spacer stark angegriffen und geschädigt. Dies ist insbesondere bei LDD-Dioden von Nachteil, da hier der p/n-Übergang aufgrund der geringen Dotierung sehr nahe an der Halbleiteroberfläche liegt, so dass die LDD-Diode besonders empfindlich auf die Oberflächendefekte reagiert. Der Leckstrom ist deshalb bei LDD-Dioden meistens noch wesentlich höher als bei S/D-Dioden. LDD-Dioden zeigen darüber hinaus eine hohe Streuung beim Leckstrom, wobei die Gefahr eines „white pixels", d. h. eines Totalausfalls der Diode besteht.
- Um die Qualität der Oberflächen bei mittels CMOS-Technologie hergestellten Photodioden zu verbessern, wurde versucht mit zusätzlichen Temper- und/oder Oxidationsschritten die Defekte an der Halbleiteroberfläche auszuheilen bzw. die vorhandenen Störstellen abzusättigen. Insbesondere bei Temper-Schritten besteht jedoch die Gefahr, dass sich die elektrischen Parameter der in dem Photosensor und der Auswerteschaltung integrierten Transistoren deutlich verändern. Dies führt dann dazu, dass die Transistoren neu charakterisiert werden bzw. völlig neu eingestellt werden müssen. Die Verwendung von zusätzlichen Passivierungschichten, wie z.B. Siliziumnitrid, auf der Photodiode hat im Stand der Technik jedoch bisher keine wesentliche Reduzierung der Leckströme bewirkt, da bei der Schichtherstellung mechanische Spannungen mit der darunterliegenden Siliziumoberfläche auftreten, die zu zusätzlichen Leckströmen führen.
- Aus der Druckschrift
DE 691 26 596 T2 ist ein Verfahren zur Herstellung von BiCMOS-Transistoren bekannt, bei dem zum Schutze einer Oberfläche eines Bipolar-Transistors eine Gateelektrodenschicht bzw. Polysiliziumschicht als Schutzschicht oberhalb einer thermisch ausgebildeten Gateoxidschicht verwendet bzw. strukturiert wird. Auf diese Weise wird eine Dichte von elektronischen Fangstellen an der Substratoberfläche verringert, wodurch sich die elektrischen Eigenschaften des weiteren Elements (Bipolar-Transistor) verbessern lassen. - Aus der Druckschrift
DE 42 35 534 C2 ist ein Verfahren zum Isolieren von Feldeffekttransistoren bekannt, bei dem zur Kompensation von Oberflächenspannungen ein Gateoxid als Puf ferschicht ausgebildet wird, wobei die Pufferschicht ferner durch eine aus Polysilizium bestehende Schutzschicht vor nachfolgenden Verfahrensschritten geschützt wird (wie z.B. Verunreinigungen durch Photoresist, Äzten, Implantieren usw.). - Ferner sind aus der Literaturstelle „Ph. Aubert et al.: Monolithic Optical Position Encoder with On-Chip Photodiodes. IEEE Journal of Solid State Circuits, ISSN 0018-9200, 1988, Vol. 23, No.2, S. 465-473 CMOS-Photosensoren bekannt, wobei gleichzeitig CMOS-Transistoren und Photodioden in einem gemeinsamen Substrat ausgebildet werden.
- Demgegenüber ist es Aufgabe der vorliegenden Erfindung, ein kostengünstiges Verfahren zum Herstellen von CMOS-kompatiblen Photosensoren bereitzustellen, die sich durch einen hohe Quanteneffizienz und einen geringen Leckstrom auszeichnen.
- Diese Aufgabe wird durch ein Verfahren entsprechend den Merkmalen den Anspruches 1 gelöst.
- Bevorzugte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
- Insbesondere durch Verwendung einer Photodiodenmaske, die ein Ausbilden von zu Feldoxidbereichen beabstandeten Photodioden ermöglicht, und einer isotropen Rückätzung einer Gateelektrodenschicht unterhalb der Photodiodenmaske erhält man auf kostengünstige Weise einen hinsichtlich seiner elektrischen und mechanischen Eigenschaften sehr stabilen Photosensor. Ferner werden dadurch Leckströme vermieden, die an den Übergängen zwischen Photodiode und Feldoxidbereichen auftreten.
- Bei dem erfindungsgemäßen Verfahren wird ein Gateoxid ferner zur Oberflächenpassivierung der Photodiode benutzt. Dabei wird im CMOS-Prozess nach der Oxidation des Gateoxids eine Schicht auf dem Gateoxid abgeschieden, die der herkömmlicherweise im CMOS-Prozess verwendeten Gateelektrodenschicht entspricht. Als Gateelektrodenschicht wird dabei bevorzugt Polysilizium eingesetzt. Nach dem Abscheiden der Gateelektrodenschicht werden dann auf die übliche Weise mit Hilfe der CMOS-Technologie die Transistoren ausgebildet, wobei die perfekte Grenzfläche zwischen dem Gateoxid und der Siliziumoberfläche in dem für die Photodiode vorgesehenen Oberflächenbereich erhalten bleibt. Nach Abschluss der CMOS-Prozessschritte zum Ausbilden der Transistoren wird dann die Schutzschicht über dem für die Photodiode vorgesehenen Oberflächenbereich entfernt. Anschließend werden die zur Ausbildung der Photodiode notwendigen Prozessschritte durchgeführt.
- Durch den Schutz des Gateoxids auf der für die Photodiode vorgesehenen Siliziumoberfläche wird verhindert, dass die CMOS-Prozessschritte zur Ausbildung der Transistoren im Photosensor diesen Oberflächenbereich z.B. durch Überätzen von Spacern angreifen und beschädigen, so dass Oberflächendefekte zuverlässig vermieden werden, die zu erhöhten Leckströmen der Photodiode beitragen könnten. Die Photodiode kann so mit einer nahezu perfekten Grenzfläche zwischen dem Gateoxid und der Siliziumoberfläche ausgebildet werden. Hierdurch lassen sich Photodioden herstellen, die sich durch sehr niedrige Leckströme und gute Quanteneffizienz auszeichnen. Es ist darüber hinaus kein zusätzlicher Temper-Schritt zum Ausheilen von Oberflächendefekten und Absättigen von Störstellen, der eine Verschiebung der elektrischen Parameter des Photosensors bewirken könnte, erforderlich.
- Durch die bevorzugte Verwendung der Gateelektrode als Schutzschicht auf dem Gateoxid zur Passivierung der Photodiodenoberfläche während der Transistorprozessschritte besteht darüber hinaus die Möglichkeit, eine Schutzschicht einzusetzen, die im herkömmlichen CMOS-Prozess bereits vorhanden ist. Es wird also keine zusätzliche Passivierungsschicht benötigt, die in den CMOS-Prozess eingeführt werden muss und damit die Eigenschaften der einzelnen Bauelemente im Photosensor negativ beeinflussen könnte. Durch die Verwendung der Gateelektrode als Schutzschicht lässt sich die erfindungsgemäße Photodiodenherstellung auch leicht in die verschiedenen bekannten CMOS-Prozessverfahren integrieren.
- Gemäß einer weiteren bevorzugten Ausführungsform erfolgt die Rückätzung der Schutzschicht auf dem Gateoxid und alle Dotierimplantationen der Photodiode mit ein und derselben Maske, so dass gegenüber dem herkömmlichen CMOS-Prozess kaum Mehrkosten bei der Herstellung des Photosensors entstehen. Mit dem erfindungsgemäßen Herstellungsverfahren ist es insbesondere möglich, einen Photodiodenaufbau mit einem vergrabenen p/n-Übergang zu erzeugen, bei dem der Leckstrom minimiert wird.
- Die Erfindung wird nachstehend anhand der beigefügten Zeichnungen näher erläutert.
- Es zeigen:
-
1 eine Photodiode nach teilweiser Polysilizium-Ätzung und Dotierimplantation; -
2 eine stark vergrößerte Aufnahme der Photodiode nach der Polysilizium-Ätzung; -
3 eine Maskenschrittdarstellung zur Erzeugung eines p+-Anschlusses einer Photodiode; -
4 einen ersten Aufbau einer Photodiode; -
5 einen zweiten Aufbau einer Photodiode; und -
6 einen Vergleich der Quanteneffizienz für Photodioden, die nach dem herkömmlichen und dem erfindungsgemäßen CMOS-Herstellungsverfahren erzeugt wurden. - Im Folgenden wird ein Verfahren zur Herstellung eines CMOS-Photosensors erläutert, wobei insbesondere auf die erfindungsgemäßen Verfahrensschritte eingegangen wird.
- Ein CMOS-Photosensor enthält pro Einheitsbildpunkt im Allgemeinen eine Photodiode und mehrere Transistoren zum Auslesen der von der Photodiode gesammelten elektrischen Ladung und zum anschließenden Zurücksetzen der Schaltung. Erfindungsgemäß beginnt das Verfahren zur Herstellung des CMOS-Photosensors mit einer Scheibenpräparation eines Silizium-Wafers. Hierzu wird auf einem p+-Substrat eine p–-Epitaxialschicht aufgetragen. Die Bauelemente können jedoch statt auf der p–-Epitaxialschicht auch unmittelbar auf einem p–-Substrat ausgebildet werden.
- Auf der Siliziumoberfläche werden dann in einem ersten Maskenschritt vorzugsweise nach dem LOCOS- oder STI-Verfahren hergestellte Feldoxid-Regionen hergestellt. Nach Erzeugung der Feldoxid-Regionen werden in mehreren Maskenschritten nund p-Wannen in der Siliziumoberfläche ausgebildet. Dann erfolgt die Ausbildung der Kanaldotierungen der Transistoren.
- Vor Ausbildung der Gates der Transistoren wird das Streuoxid, das zur Ionenimplantation der Dotieratome der Wannen und Kanäle gedient hat, weggeätzt, um entstandene Verunreinigungen zu beseitigen. Anschließend wird ein qualitativ hochwertiges Gateoxid auf der freigelegten Siliziumoberfläche in der Größenordnung von 5 nm bis 20 nm erzeugt. Auf diesem Gateoxid wird dann Polysilizium abgeschieden, das als Gate für die Transistoren des Photosensors dient. Diese Polysiliziumschicht wird dann entweder durch Ionenimplantation oder Diffusion dotiert.
- Zur Festlegung der Polysilizium-Gatebereiche wird weiterhin ein Photolithographieschritt ausgeführt. Hierzu wird auf bekannte Weise ein lichtempfindlicher Lack auf der Polysiliziumschicht aufgebracht. Dieser Lack wird dann über eine Maske belichtet. Die Maske ist dabei jedoch so ausgeführt, dass nicht nur die Struktur der Polysilizium-Gates als Muster auf der Maske vorgesehen ist, sondern auch die Bereiche, auf denen die Photodioden ausgebildet werden sollen. Anschließend wird der Photolack entwickelt und in den Bereichen, die zur Ätzung vorgesehen sind, entfernt. Dann werden mit den bekannten Ätzverfahren die freigelegten Polysiliziumbereiche weggeätzt. Am Ende des Gatestrukturierungsprozesses bleiben so nur die als Gates vorgesehenen Bereiche auf dem Photosensor sowie die für die Photodioden vorgesehenen Bereich mit der Polysiliziumschicht bedeckt. Nach der Gatestrukturierung werden mit den bekannten CMOS-Schritten dann die Transistoren ausgebildet. Hierzu werden durch mehrere Maskenprozesse die LDD-Implantationen für die Source- und Drain-Anschlüsse sowie Spacer-Abscheidungen und -Ätzungen ausgeführt.
- Nach der Transistorstrukturierung werden mit weiteren Maskenschritten die n+- und p+-Kontaktflächen der Transistoren so wie die Photodioden strukturiert. Hierzu werden in einem ersten Photolithographieschritt vorzugsweise die n+-Bereiche für Source und Drain im Photosensor definiert. Anschließend wird eine n+-Dotierung, vorzugsweise durch Ionenimplantation eingebracht. Nach der Ionenimplantation wird die Photolackmaske wieder entfernt.
- Zur Strukturierung der Photodiode wird dann ein Lithographieschritt mit einer Photodiodenmaske, die als Muster die Struktur der Photodiode enthält, ausgeführt. Hierzu werden wieder die bekannten Lithographietechniken verwendet. Zuerst wird gemäß
1 eine strahlungsempfindliche Photolackmaske1 aufgetragen und in den für die Photodioden vorgesehenen Bereichen durch die Photodiodenmaske1 bestrahlt. Mit einem geeigneten Entwickler werden dann die bestrahlten Bereiche des Photolacks entfernt, wodurch der für die Photodiode vorgesehene Oberflächenbereich freigelegt wird, der weiterhin von der Polysiliziumschicht2 bedeckt ist, die bei der Gatestrukturierung in diesem Oberflächenbereich nicht entfernt wurde. Das durch den Lithographieprozess entstandene Lackmuster dient anschließend als Maske zum Ätzen dieser Polysiliziumschicht. - Als Ätzverfahren können hier alle bekannten isotropen Verfahren zum Ätzen von Polysilizium eingesetzt werden, also solche, bei denen der Ätzangriff richtungsunabhängig erfolgt. Beim Ausführen eines isotropen Ätzprozesses wird die Polysiliziumschicht
2 , die unter der Photolackmaske1 ausgebildet ist, untergeätzt. - Mit der isotropen Ätzung besteht, wie in
1 gezeigt ist, die Möglichkeit, die Polysiliziumschicht2 , die die Photodiode abdeckt, vollständig, bis zu auf der Photodiode vorgesehe nen Spacern zurückzuätzen. Hierdurch wird gewährleistet, dass eventuell vorhandene Polysiliziumrückstände nicht negativ die Funktionsfähigkeit der Photodiode beeinflussen.2 zeigt in einer stark vergrößerten Darstellung die Photodiodenbereiche auf der Halbleiteroberfläche nach isotroper Polysilizium-Ätzung. - Nach der Polysilizium-Ätzung wird mit Hilfe der Photolackmaske
1 durch das auf der Halbleiteroberfläche weiterhin vorhandene Gateoxid4 die Photodiode im Siliziumsubstrat strukturiert. Hierbei wird zuerst ein p/n-Übergang hergestellt, in dem entweder sowohl ein n-Gebiet als auch ein p-Gebiet oder nur eines dieser Gebiete, wenn das andere bereits im früheren CMOS-Prozessablauf ausgebildet wurde, erzeugt werden. Das in den1 gezeigte Ausführungsbeispiel zeigt die Herstellung einer Photodiode in einer vorhandenen n-Wanne11 , wobei diese n-Wanne 11 zusätzlich durch eine Hochenergie-Implantation von n-Dotieratomen zum Ausbilden einer erweiterten n-Wanne5 vertieft ist. Durch die erweiterte n-Wanne5 wird die Quanteneffizienz der Photodiode gesteigert, da die Grenzfläche, bis zu der Ladungsträger von der Photodiode gesammelt werden, tiefer in das Siliziumsubstrat hinein verlagert ist, wodurch sich insbesondere die Rotempfindlichkeit der Photodiode wesentlich verbessern lässt. - Ein schwach dotierter p-Bereich
6 der Photodiode wird flach ausgeführt, so dass der p/n-Übergang nahe an der Oberfläche liegt, wodurch eine hohe Quanteneffizienz im blauen Spektralbereich erreicht wird. Bei der in1 gezeigten Ausführungsform wird die Implantation des schwachen p-Bereichs6 weiterhin so ausgeführt, dass die Ränder dieses p-dotierten Bereiches von den Isolationsfeldoxidschichten bzw. Feldoxidbereichen10 beabstandet sind. Hierdurch wird verhindert, dass mechanische Spannungen, wie sie bei einem direkten Übergang zwischen dem schwach p-dotierten Bereich6 und den Feldoxidbereichen10 auftreten können, entstehen. Solche mechanischen Spannungen führen zu erhöhten Leckströmen der Photodiode. Diese Leckströme lassen sich durch die in1 gezeigte Beabstandung des schwach p-dotierten Bereiches6 von dem Feldoxidbereich10 verhindern. Um eine solche Beabstandung zu erreichen, wird die Lackmaske1 so strukturiert, dass nicht der gesamte, von den Feldoxidbereichen für die Photodiode begrenzte Bereich freigelegt wird. Anschließend wird dann die Polysiliziumschicht2 durch isotrope Ätzung auch unterhalb der Lackmaske1 vollständig entfernt. Nur in dem von der Lackmaske1 freigelegten Bereich wird dann der flache schwachdotierte p-Bereich6 ausgeprägt. - Nach einer Dotierimplantationen wird die Photolackmaske
1 entfernt und die Oberfläche gereinigt. Nach Abschluss der Strukturierung der Photodiode werden die p+-Bereiche für Source und Drain über einen weiteren Photolithographieschritt definiert. Hierzu wird eine weitere Lackschicht7 aufgebracht, und mit einer Maske strukturiert, wobei auf dem schwachdotierten p-Bereich der Photodiode, wie3 zeigt, ein kleines Gebiet freigelegt wird. Durch diesen freigelegten Bereich wird eine p+-Implantation zum Ausbilden eines p+-Gebietes8 ausgeführt, wodurch ein Kontaktieren des schwachen p-Bereiches6 ermöglicht wird. Weiterhin wird durch diesen stark dotierten p-Bereich8 eine zusätzliche S/D-Diode in der LDD-Diode erzeugt. Nach Abschluss der p+-Strukturierung für Source und Drain werden in einem Temper-Schritt die Dotieratome aktiviert. Dann werden in weiteren Maskenschritten die Metallisierungsebenen ausgeführt und abschließend die Kontakte hergestellt. -
4 zeigt einen ersten Aufbau einer Photodiode, die nach dem vorgenannten Prozessablauf hergestellt ist. Diese Oberflächenphotodiode hat die Struktur einer LDD-Diode mit einer tiefen n-Wanne5 und zeichnet sich durch eine hohe Quanteneffizienz im gesamten Spektralbereich aus. -
6 zeigt einen Vergleich der Quanteneffizienz über den Lichtwellenlängenbereich zwischen Photodioden, die mit der herkömmlichen CMOS-Technologie erzeugt wurden, und solche, die nach dem erfindungsgemäßen Verfahren hergestellt wurden. Aus6 ergibt sich deutlich, dass die in Standardtechnologie hergestellte S/D-Diode und LDD-Diode eine geringere Quanteneffizienz als eine LDD-Diode besitzen, die mit einer Polysilizium-Abdeckung auf dem für die Photodiode vorgesehenen Oberflächenbereich während der Transistorherstellung versehen war. Wie sich aus6 weiter ergibt, lässt sich dann durch Vorsehen einer tiefen n-Wanne die Quanteneffizienz der LDD-Diode nochmals wesentlich steigern. -
5 zeigt eine weitere mögliche Ausgestaltung einer Photodiode, die nach dem erfindungsgemäßen CMOS-Prozessablauf hergestellt wurde. Diese Photodiode ist direkt im Siliziumsubstrat strukturiert, wobei durch die Photodiodenlaekmaske1 eine tiefe n-Schicht9 implantiert wird. Diese n-Schicht9 ist dabei so ausgebildet, dass sie Anschluss zu den beiden den Photodiodenbereich begrenzenden n-Wannen11 besitzt und so angeschlossen wird. Über der tiefen n-Schicht9 wird dann, ähnlich wie bei der in4 gezeigten Photodiode, ein schwach p-dotierter Bereich6 und ein p+-Bereich8 ausgebildet. Die Photodiode erhält somit eine pin-Struktur, die sich gegenüber der LDD-Diode durch eine verbesserte Quanteneffizienz auszeichnet. Neben den dargestellten Photodiodenstrukturen sind jedoch mit dem erfindungsgemäßen Prozessablauf be- Liebige Diodenkonzepte, z.B. eine Photodiode mit vergrabener Schicht, die als Pinned Photodiode bekannt ist, realisierbar. Auch besteht die Möglichkeit, den p/n-Übergang der Photodiode statt durch Implantierung einer p-Schicht in einer n-Wanne auch durch Implantierung einer n-Schicht in einer p-Wanne zu erzeugen. Der erfindungsgemäße Prozessablauf erlaubt eine einfache Integration in die unterschiedlichsten CMOS-Verfahren. - Mit dem erfindungsgemäßen Prozessablauf wird neben der verbesserten Quanteneffizienz insbesondere eine wesentliche Reduzierung des Leckstroms erreicht. Die Passivierung durch die Gateoxidschicht auf dem für die Photodiode vorgesehenen Oberflächenbereich während der Ausbildung der Transistoren des Photosensors ermöglicht es, auch eine Oberflächenphotodiode so auszulegen, dass kaum Oberflächendefekte auftreten. Ferner ist es im Vergleich zu den herkömmlichen CMOS-Prozessabläufen zur Herstellung von Photosensoren nicht mehr notwendig, zur Ausheilung von Oberflächendefekten zusätzliche Temper-Schritte vorzusehen, die die elektrischen Parameter der im CMOS-Prozeß hergestellten Transistoren verschieben könnten. Durch die Verwendung der Polysiliziumschicht zum Schutz des Gateoxids auf der Siliziumoberfläche kann auf eine zusätzliche Schutzschicht verzichtet werden, die im herkömmlichen CMOS-Prozess nicht eingesetzt werden würde. Hierdurch wird die Gefahr ausgeschaltet, dass eine solche zusätzliche Schutzschicht die Parameter der im CMOS-Prozeß hergestellten Transistoren negativ beeinflussen könnte. Die erfindungsgemäße Weiterentwicklung des CMOS-Prozesses zur Photosensorherstellung ist folglich nur mit minimalen Änderungen des herkömmlichen Prozesses verbunden, wobei zur Photodiodenstrukturierung nur eine zusätzliche Photomaske erforderlich ist, so dass kaum Mehrkosten entstehen.
Claims (7)
- Verfahren zum Herstellen eines CMOS-kompatiblen Photosensors mit den Schritten: Herstellen von Feldoxidbereichen (
10 ) auf einer Siliziumscheibe; Strukturierung von Wannen und Kanälen in der Siliziumscheibe; Strukturierung von Gates auf der Siliziumscheibe, wobei folgende Schritte durchgeführt werden: Erzeugung einer Gateoxidschicht (4 ), Erzeugen einer Gateelektrodenschicht (2 ), Photolithographie mit einer Gatemaske zur Definition der Gates und eines Photodiodenbereichs in der Gateelektrodenschicht (2 ), und Ätzung der im Photolithographieschritt nicht definierten Bereiche; Ausführen der weiteren Strukturierungschritte zum Ausbilden von Transistoren in der Siliziumscheibe; Strukturierung einer Photodiode, wobei folgende Schritte durchgeführt werden: Photolithographie mit einer Photodiodenmaske (1 ) zur Definition des Photodiodenbereichs derart, dass auszubildende Dotierbereiche (5 ,6 ) der Photodiode von den Feldoxidbereichen (10 ) beabstandet sind, isotrope Rückätzung der Gateelektrodenschicht (2 ) unterhalb der Photodiodenmaske (1 ) in dem definierten Photodiodenbereich, und Ausbilden der Dotierbereiche (5 ,6 ) der Photodiode in der Siliziumscheibe mittels Implantation; und Ausbilden von Kontakten und Metallisierungsebenen. - Verfahren gemäß Anspruch 1, wobei als Gateelektrodenschicht (
2 ) Polysilizium verwendet wird. - Verfahren gemäß Anspruch 1 oder 2, wobei die Strukturierung der Photodiode mit einer einzelnen Photodiodenmaske (
1 ) erfolgt. - Verfahren gemäß einem der Ansprüche 1 bis 3, wobei die Photodiode als LDD-Diode mit einem oberflächennahen p/n-Übergang ausgeführt wird.
- Verfahren gemäß Anspruch 4, wobei in der LDD-Diode eine durch Hochenergie-Implantation vertiefte Wanne (
5 ) ausgebildet ist. - Verfahren gemäß Anspruch 4 oder 5, wobei ein hochdotierter Kontaktbereich (
8 ) im oberflächennahen p/n-Übergang ausgeführt ist. - Verfahren gemäß einem der Ansprüche 1 bis 3, wobei die Photodiode mit einer tiefen Elektrode (
9 ) durch Überlappen mit angrenzenden Wannen (11' ) ausgeführt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000166181 DE10066181B4 (de) | 2000-02-15 | 2000-02-15 | Verfahren zum Herstellen eines Photosensors |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10008032A1 DE10008032A1 (de) | 2001-09-13 |
DE10008032B4 true DE10008032B4 (de) | 2004-03-04 |
Family
ID=31196813
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000166181 Expired - Fee Related DE10066181B4 (de) | 2000-02-15 | 2000-02-15 | Verfahren zum Herstellen eines Photosensors |
DE2000108032 Expired - Fee Related DE10008032B4 (de) | 2000-02-15 | 2000-02-15 | Verfahren zum Herstellen eines CMOS-kompatiblen Photosensors |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000166181 Expired - Fee Related DE10066181B4 (de) | 2000-02-15 | 2000-02-15 | Verfahren zum Herstellen eines Photosensors |
Country Status (1)
Country | Link |
---|---|
DE (2) | DE10066181B4 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011039568A1 (de) * | 2009-09-30 | 2011-04-07 | X-Fab Semiconductor Foundries Ag | Halbleiterbauelement mit fensteroeffnung als schnittstelle zur umgebungs-ankopplung |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69126596T2 (de) * | 1990-11-14 | 1997-10-02 | Samsung Semiconductor Inc | BiCMOS-Verfahren mit Bipolartransistoren mit geringem Basis-Rekombinationsstrom |
EP0917206A1 (de) * | 1997-11-14 | 1999-05-19 | Eastman Kodak Company | CMOS Bildaufnahmevorrichtung |
DE4235534C2 (de) * | 1991-10-22 | 1999-09-30 | Micron Technology Inc | Verfahren zum Isolieren von Feldeffekttransistoren |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040592A (en) * | 1997-06-12 | 2000-03-21 | Intel Corporation | Well to substrate photodiode for use in a CMOS sensor on a salicide process |
US5880495A (en) * | 1998-01-08 | 1999-03-09 | Omnivision Technologies, Inc. | Active pixel with a pinned photodiode |
KR100291179B1 (ko) * | 1998-06-29 | 2001-07-12 | 박종섭 | 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법 |
-
2000
- 2000-02-15 DE DE2000166181 patent/DE10066181B4/de not_active Expired - Fee Related
- 2000-02-15 DE DE2000108032 patent/DE10008032B4/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69126596T2 (de) * | 1990-11-14 | 1997-10-02 | Samsung Semiconductor Inc | BiCMOS-Verfahren mit Bipolartransistoren mit geringem Basis-Rekombinationsstrom |
DE4235534C2 (de) * | 1991-10-22 | 1999-09-30 | Micron Technology Inc | Verfahren zum Isolieren von Feldeffekttransistoren |
EP0917206A1 (de) * | 1997-11-14 | 1999-05-19 | Eastman Kodak Company | CMOS Bildaufnahmevorrichtung |
Non-Patent Citations (1)
Title |
---|
Ph. Aubert et al.: Monolithic Optical Position Encoder with On-Chip Photodiodes, In: IEEE Journal of Solid-State Circuits, ISSN 0018-9200, 1988, Vol. 23, No. 2, S. 465-473 * |
Also Published As
Publication number | Publication date |
---|---|
DE10008032A1 (de) | 2001-09-13 |
DE10066181B4 (de) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60031221T2 (de) | Photodiode für einen CMOS Bildsensor mit einem schwebenden Dotierungsbereich | |
DE19908457B4 (de) | CMOS-Bildsensor und Photodiode und Verfahren zur Herstellung | |
DE102006060253B4 (de) | Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung | |
DE19929733B4 (de) | Bildsensor und Einheitspixel eines CMOS-Bildsensors mit selbstjustierender Silizidschicht | |
DE69925091T2 (de) | Aktiver Pixelsensor für Farbdetektion | |
DE69833760T2 (de) | Schutzring zur verminderung des dunkelstroms | |
DE102007051312B4 (de) | Verfahren zur Herstellung einer CMOS-Einrichtung mit Peltier-Element und Fotodiode | |
DE102004063037A1 (de) | CMOS-Bildsensor und Verfahren zu dessen Herstellung | |
DE19630434C2 (de) | Bipolarphototransistorpixelelement | |
DE102005062750B4 (de) | Verfahren zur Herstellung eines CMOS-Bildsensors | |
DE102007060836A1 (de) | CMOS-Bildsensor und Verfahren zu dessen Herstellung | |
DE102007040409A1 (de) | Bildsensor | |
DE102006032459B4 (de) | CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren | |
DE10160501A1 (de) | Festkörper-Bildverarbeitungseinrichtung | |
DE4010885C2 (de) | ||
DE102005063095B4 (de) | CMOS-Bildsensor und Verfahren zur Herstellung desselben | |
DE102008046260A1 (de) | Bildsensor und Verfahren zu dessen Herstellung | |
DE102007062127A1 (de) | Bildsensor und Verfahren zu dessen Herstellung | |
DE3005766A1 (de) | Festkoerper-abbildungsanordnung | |
DE102005063113B4 (de) | Verfahren zum Herstellen eines Bildsensors | |
DE102004031606B4 (de) | Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren | |
DE10241156A1 (de) | Verfahren zum Herstellen einer integrierten pin-Diode und zugehörige Schaltungsanordnung | |
DE102004062970A1 (de) | CMOS-Bildsensor und Verfahren zu dessen Herstellung | |
DE19737771C2 (de) | Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung | |
DE102008046253A1 (de) | Verfahren zur Herstellung des Bildsensors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref document number: 10066181 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 10066181 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |