DE69126596T2

DE69126596T2 - BiCMOS-Verfahren mit Bipolartransistoren mit geringem Basis-Rekombinationsstrom

Info

Publication number: DE69126596T2
Application number: DE69126596T
Authority: DE
Inventors: Paul C F Tong
Original assignee: Samsung Semiconductor Inc
Current assignee: Samsung Semiconductor Inc
Priority date: 1990-11-14
Filing date: 1991-08-13
Publication date: 1997-10-02
Anticipated expiration: 2011-08-14
Also published as: US5336625A; US5304501A; KR950010287B1; EP0768709A3; EP0768709B1; DE69133446T2; EP0486134B1; DE69133446D1; JPH073813B2; DE69126596D1; EP0768709A2; EP0486134A1; KR920010894A; JPH04286154A

Description

Die vorliegende Erfindung betrifft den Bereich der Herstellung von integrierten Schaltungen (IC) mit Halbleitern und insbesondere das Gebiet der Herstellung von Halbleiter-IC unter Beteiligung von bipolar komplementären Metalloxid-Halbleiterschaltungen (BiCMOS).
Wie in der Technik bekannt ist, werden CMOS- Transistoren einschließlich PMOS- (p-Kanal-Metalloxid- Halbleiter) und NMOS- (n-Kanal-Metalloxid-Halbleiter) Transistoren sowie bipolare Transistoren auf demselben Substrat in einem BiCMOS-Verfahren hergestellt. Erörterungen der BiCMOS-Technologie und der Bauelementeigenschaften befinden sich (i) in einem Artikel mit dem Titel "Advanced BiCMOS Technology for High Speed VLSI" (Fortschrittliche BiCMOS-Technologie für Hochgeschwindigkeits-VLSI) von T. Ikeda et al., IEDM technical digest, International Electron Devices Meeting, Los Angeles, 7.-10. Dezember 1986, Seiten 1 408-411, und (ii) in einem Artikel mit dem Titel "A Production Proven High Performance 1.0 um Double-level Polysilicon BiCMOS Technology" (Eine in der Produktion bewährte 1,0 µm Doppel- Poly-Si-BICMOS-Hochleistungstechnologie) von P. Tong et al., Semiconductor Technical Journal, Bd. 5, Nr. 1, 1990, Seiten 106-112.
Die Patentzusammenfassung "Manufacture of Semiconductor Device" (Herstellung von Halbleiterbauelementen), Patent Abstracts of Japan, Bd. 12, Nr. 393, 19. Oktober 1988, und die JP-A-63 133 662 offenbaren Verfahrensschritte in einem BiCMOS, die die Strukturen der bipolaren Transistoren und Feldeffekttransistoren auf einem gemeinsamen Halbleitersubstrat zeigen. Die europäische Patentanmeldung EP-A-0226892 A2 offenbart eine BiCMOS-Struktur mit NMOS-,
PMOS- und bipolaren Transistoren, die auf einem gemeinsamen Halbleitersubstrat hergestellt wurden.
Ein Verfahren zur Herstellung von integrierten BiCMOS- Schaltungen ist in Fig. 1 dargestellt.
Fig. 1a zeigt eine in einem BiCMOS-Verfahren hergestellte Haibleiterstruktur in dem Schritt, nachdem eine Struktur der Fotolackschicht 103 in Vorbereitung für das Ätzen der unmittelbar darunterliegenden Silizid- Polysilizium-Schicht 104 entwickelt wurde. Die Silizid- Polysilizium-Schicht 104 kann beispielsweise ein Wolframsilizid/Polysilizium-Stapel sein. Die in dem Ätzschritt aus der Silizid-Polysilizium-Schicht 104 herausgeschnittene Struktur bildet das Gate eines NMOS- Transistors. Wie in Fig. 1a gezeigt, sind die Zonen 100 und 101 jeweils Zonen, in denen ein bipolarer Transistor und ein NMOS-Transistor hergestellt werden sollen. Die Zone 100 beinhaltet eine vergrabene Schicht 108 des n-Typs unter einer N-Mulde 110, die eine Kollektorsteckerzone 109 beinhaltet. Die Zone 101 beinhaltet eine vergrabene Schicht 107 des p-Typs unter einer P-Mulde 106.
Auf der Waferoberfläche ist auf der P-Mulde 106 und der N-Mulde 110 eine Oxidschicht dargestellt, die eine Gateoxidzone 105a und eine Feldoxidzone 105b beinhaltet. Eine Silizid-Polysilizium-Schicht 104 ist auf den Oxidschichten 105a und 105b ausgebildet. In dem gezeigten Verfahren umfaßt die Silizid-Polysilizium-Schicht 104 Wolframsilizid auf einem mit Phosphor dotierten Polysilizium.
Fig. 1b zeigt die Halbleiterstruktur nach einem selektiven Ätzen der Silizid-Polysilizium-Schicht 104 zur Bildung des Gates des NMOS-Transistors und dem Entfernen der Fotolackschicht 103. Danach wird ein Ausheizschritt für das Silizid-Polysilizium-Gate 104 durchgeführt, worauf das
Auftragen einer Schicht 111 aus Niedertemperaturoxid folgt (Fig. 1c). Diese Niedertemperatur-Oxidschicht 111 wird dann anisotropisch geätzt, so daß Abschnitte 111a und 111b (Fig. 1d), als Oxidabstandsringe bezeichnet, an den Seitenwänden des Silizid-Polysilizium-Gates 104 zurückbleiben. Die Oxidschicht 111 wird bei der Bildung der Äbstandsringe 111a und 111b im allgemeinen überätzt, um eine gleichförmige Übergangstiefe und einen gleichförmigen Schichtwiderstand an den Source- und Drain-Zonen der MOS-Transistoren über den Wafer zu erzielen. Gleichförmigkeit in diesen Zonen ist wichtig, weil der Implantatbereich der Dotierungssubstanz, wie zum Beispiel Arsen- oder Bordifluorid, für die Oxiddicke empfindlich ist, die nach der Abstandsringätzung auf den aktiven Zonen zurückbleibt. Eine gleichförmige Übergangstiefe und ein gleichförmiger Schichtwiderstand sind für die Herstellung von Bauelementen notwendig, deren tatsächliche elektrische Eigenschaften näher an den bei deren Konstruktion verwendeten Vorhersagewerten liegen.
Die Fotolackschicht 112 wird dann aufgetragen und strukturiert, um Ionenspezies des p-Typs zur Bildung der Basis 113 eines bipolaren Transistors in die bipolare Zone 100 zu implantieren (Fig. 1e). Während dieses Schrittes wird eine Ionenspezies wie zum Beispiel Bor in die blanke, nach dem Ätzen der Abstandsringe exponierte Siliziumoberfläche implantiert. Bei diesem Implantierungsschritt kann "Durchtunnelung" auftreten, wenn keine speziellen Vorsichtsmaßnahmen ergriffen werden. Durchtunnelung tritt dann auf, wenn Atome einer implantierten Spezies in einem solchen Winkel in das Kristallgitter eingebracht werden, daß sie erst nach Erreichen einer großen Tiefe in interatomaren Raum auf einen geringen Widerstand stoßen. Durch diesen Effekt wird eine kleine, aber signifikante Störstellenkonzentration tief in die implantierte Oberfläche eingebracht, die als "Durchtunnelungsende" ("channeling tail") bezeichnet wird.
Das Durchtunnelungsende ist ein großes Hindernis für die Erzielung einer geringen Basisbreite, die bei fortschrittlichen bipolaren Bauelementen wünschenswert ist.
Eine Methode zur Linderung des Durchtunnelungseffektes besteht darin, die Ionenspezies in einem Winkel zur Gitterstruktur von beispielsweise 7º von der Normalen der Oberfläche des Implantats zu implantieren. Solche achsenverschobenen Implantate verursachen jedoch auf Grund der uneinheitlichen Konzentration über der Oberfläche durch die "Schatten", die von anderen Strukturen auf die Halbleiteroberfläche geworfen werden, andere Leistungsprobleme der Bauelemente, wodurch Bauelementeigenschaften negativ beeinflußt werden, was Effekte wie Umfangsdurchgriff und Tunneleffekt-Leckströme zur Folge hat. Beispiele für solche Effekte befinden sich in "Effect of off-axis Implant on the characteristics of Advanced Self-aligned Bipolar Transistors" (Auswirkungen eines achsenverschobenen Implantats auf die Eigenschaften von modernen selbstjustierten bipolaren Transistoren) von C.T. Chuang et al., IEEE Electron Device Letters, Bd. EDL-8, Nr. 7, Juli 1987, Seiten 321-23.
Nach dem Basisimplantierungsschritt und dem Ablösen des Fotolacks 112 wird eine neue Fotolackschicht 114 aufgetragen und strukturiert, um den Kollektorkontakt 114c in der Kollektorsteckerzone 109 des bipolaren Transistors in der bipolaren Zone 100 zu öffnen. Die Source-Zone 114a und die Drain-Zone 114b des NMOS-Transistors in der Zone 101 werden bei diesem Schritt ebenso exponiert. Die exponierten Zonen werden dann mit Ionenspezies des n-Typs implantiert (Fig. 1f) . Nach der Anwendung eines Reinigungsschrittes mit Sauerstoffplasma (gewöhnlich als Lackentfernung oder "Ashing" bezeichnet) zum Ablösen des Fotolacks 114 werden die Basiskontaktbereiche 116a und 116b des bipolaren Transistors sowie die Source- und die Drain- Zonen des PMOS-Transistors (nicht dargestellt) durch geeignetes Strukturieren auf der Fotolackschicht 115 und Implantieren von Ionenspezies des p-Typs ausgebildet (Fig. 1g)
Nach dem Ablösen der Fotolackschicht 115 wird eine Deckschicht aus Niedertemperaturoxid 117b auf die gesamte Fläche aufgetragen, einschließlich der elektronenzustandsreichen blanken Siliziumbasiszone 113. Diese Niedertemperatur-Oxidschicht wird dann strukturiert und selektiv geätzt, um eine Kontaktzone zur Verwendung mit einem zweiten Polysiliziumfilm zu bilden (siehe unten), zum Beispiel den gezeigten Emitterkontakt 117a.
Danach wird ein zweiter Polysiliziumfilm ("POLY II") aufgetragen. Auf diese POLY II Schicht wird dann eine Fotolackschicht aufgetragen und gemäß einer POLY II Maske auf geeignete Weise beschichtet und geätzt, um zweite Polysiliziummerkmale zu definieren, einschließlich des Emitters des bipolaren Transistors 117 in der bipolaren Zone 100. Auf die verbleibenden Teile der POLY II Schicht wird eine Fotolackschicht gelegt, die gemäß einer POLY II Implantatmaske auf geeignete Weise strukturiert und entwickelt wird, um die leitenden Abschnitte für das Ionenimplantat zu exponieren. Solche Zonen für das Ionenimplantat beinhalten prospektive Emitterzonen in den verbleibenden Teilen der POLY II Schicht. Danach wird mit einer Dotierungssubstanz des n-Typs ein POLY II Implantat hergestellt.
Die Fotolackschicht, die die exponierten POLY II Merkmale definiert, wird dann entfernt. Die implantierte Dotierungssubstanz des n-Typs in den POLY II Merkmalen wird über einen Oxidationszyklus durch den Emitterkontakt 117a in die Basiszone 113 eingebracht. Die Oberfläche des Wafers wird dann mit einer Schicht aus undotiertem Oxid versehen, gefolgt von [sic] einer Schicht aus Bor-Phosphor- Silikatgias (BPSG) 119, die strukturiert und selektiv geätzt wird, so daß die Schaltungselemente durch eine oder mehrere Metallisierungsschichten 118 miteinander verbunden werden können, die durch eine dielektrische Zwischenmetalischicht 120 isoliert sind. Die gesamte Oberfläche wird dann durch eine Passivierungsschicht 121 passiviert. Die fertige Haibleiterstruktur ist in Fig. 1h dargestellt.
In dem soeben beschriebenen BiCMOS-Verfahren unterliegen die fertigen bipolaren Transistoren zu starken Emitter-Basis-Übergangs-Rekombinationsströmen. Solche Ströme werden in einer speziellen Fallstudie "Increased Current Gain and Suppression of Peripheral Base Currents in Silicided Self-Aligned Narrow-Width Polysilicon-Emitter Transistors of an Advanced BiCMOS Technology" (Erhöhte Stromverstärkung und Unterdrückung von peripheren Basisströmen in silizidierten, selbstjustierten Polysilizium-Emitter-Transistoren mit geringer Breite einer modernen BiCMOS-Technologie), IEEE Electron Device Letters, Bd. EDL-9, Nr. 5, Seiten 247-49, Mai 1988 von M.H. El- Diwany et al. in einem anderen Zusammenhang beobachtet.
Zur Verhütung von Schäden an der bipolaren aktiven Zone wurden die Oxidabstandsringe so geätzt, daß eine Oxidschicht von geeigneter Dicke (z.B. 150 Ängström) auf der Oberseite der aktiven Zonen zurückbleibt. Diese Vorgehensweise verursacht jedoch unerwünscht variierende CMOS-Bauelementleistungen auf Grund (1) der inhärenten Dickenvariationen der Oxidschicht 111 (die die Oxidabstandsringe 111a und 111b bildet) und (ii) der Selektivität des Ätzens und der Ungleichförmigkeit auf Grund des Oxidätzmittels. Es wurde beobachtet, daß der Hauptbeitrag von der Konfiguration des Oxidätzmittels stammt, das mit unterschiedlichen Geschwindigkeiten in der Wafermitte und am Waferrand ätzt. Es kann häufig zu Variationen von bis zu 350 Å (1 Å = 10&supmin;¹&sup0; m) über den Wafer kommen.
Gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung von Feldeffekttransistoren und bipolaren Transistoren in jeweiligen aktiven Bereichen eines Halbleitersubstrats bereitgestellt, umfassend die folgenden Schritte:
Ausbilden einer Gateoxidschicht über der Oberfläche des genannten Halbleitersubstrats, das die genannten aktiven Bereiche beinhaltet;
Ausbilden einer leitenden Schicht eines Gatematerials auf dem genannten Gateoxid über dem aktiven Bereich des genannten Feldeffekttransistors und dem aktiven Bereich des genannten bipolaren Transistors;
Ausbilden eines Gates aus der genannten Gatematerialschicht über einer ersten Zone des aktiven Bereiches des genannten Feldeffekttransistors und einer Schutzstruktur über dem aktiven Bereich des genannten bipolaren Transistors;
Implantieren eines Dotierungsmittels in Source- und Drain-Zonen in dem aktiven Bereich des genannten Feldeffekttransistors in der Nähe der genannten ersten Zone, wobei die genannte Schutzstruktur während des genannten Drain- und Source-Implantierungsschrittes über dem aktiven Bereich des genannten bipolaren Transistors intakt ist;
Entfernen der genannten Gateoxidschicht von der genannten Oberfläche des genannten Halbleitersubstrats, die nicht durch das genannte Gate und die genannte Schutzstruktur geschützt ist; und
Entfernen der genannten Schutzstruktur.
Gemäß einer Ausgestaltung der vorliegenden Erfindung erzielt ein Verfahren zur Herstellung einer Halbleiterstruktur von BiCMOS-Schaltungen einen geringen Basisrekombinationsstrom in dem bipolaren Transistor auf Grund der Bildung einer Schutzstruktur aus dem Gatematerial über dem aktiven Bereich eines bipolaren Transistors. Source- und Drain-Zonen werden in dem aktiven Bereich des Feldeffekttransistors ausgebildet, während die Schutzstruktur über dem aktiven Bereich des bipolaren Transistors intakt bleibt, wodurch die Basiszone gegen die rauhen Verarbeitungsschritte in Verbindung mit der Bildung der Feldeffekttransistoren (z.B. der Abstandsring- Ätzschritt) abgeschirmt wird.
Die vorliegende Erfindung vereinfacht nicht nur die Herstellung von bipolaren Transistoren mit reduziertem Basisrekombiationsstrom, sondern entkoppelt auch die verfahrensbezogenen Leistungsparameter der bipolaren Transistoren und der CMOS-Transistoren. Mit einem Verfahren gemäß der vorliegenden Erfindung werden basisaktive Zonen hergestellt, die gegen Partikelkontamination beim Auftragen der Niedertemperatur-Oxidschicht (LTO) geschützt sind, und es werden Plasmaschäden in den Ablösungs- und Fotolackentfernungsschritten nach dem NMOS-Transistor- Soure-Drain-Irnplantierungsschritt verhindert.
Ein weiterer Vorteil der vorliegenden Erfindung ist die Verhütung von Bor-Durchtunnelungen während des Basisimplantierungsschrittes.
Die vorliegende Erfindung wird durch die nachfolgende ausführliche Beschreibung im Zusammenhang mit den Begleitzeichnungen besser verständlich.
Figuren 1a-h zeigen verschiedene Schritte eines Verfahrens des Standes der Technik.
Figuren 2a-j zeigen verschiedene Schritte in einer Ausgestaltung der vorliegenden Erfindung.
Bei dieser Beschreibung werden die Bereiche, in denen die Kanäle, Sources und Drains von MOS-Transistoren sowie die Basis-Emitter- und die Basis-Kollektor-Übergänge von bipolaren Transistoren ausgebildet werden, jeweils als die aktiven Bereiche der Feldeffekttransistoren und die aktiven Bereiche der bipolaren Transistoren bezeichnet. Solche aktiven Bereiche können in einem Substrat aus Silizium oder einem anderen geeigneten Halbleiter in epitaxialem Silizium oder in einem beliebigen anderen Material ausgebildet werden, das für die Bildung von Halbleiterbauelementen geeignet ist.
Es wurde beobachtet, daß das anisotropische Überätzen der Niedertemperatur-Oxidschicht zur Bildung der Oxidabstandsringe an den Seitenwänden des Silizid- Polysilizium-Gates eines MOS-Feldeffekttransistors tatsächlich dazu führen kann, daß in die aktiven Zonen geätzt wird. Man ist der Ansicht, daß durch diesen Überätzungsschritt Oberflächenzustände unterhalb der Niedertemperatur-Oxidschicht erzeugt werden, die ähnlich denen der Elektronenzustände in blankem Silizium sind. Diese Oberflächenzustände können den Rekombinationsstrom des in Durchlaßrichtung vorgespannten Emitter-Basis- Übergangs erhöhen, was zu einer Verschlechterung der Stromverstärkung ("beta") in dem fertigen bipolaren Transistor führen kann und für die Zuverlässigkeit des bipolaren Bauelernentes schädlich ist.
Die vorliegende Erfindung lindert das Problem im Zusammenhang mit erhöhtem Rekombinationsstrom auf Grund von Oberflächenzuständen in dem bipolaren Transistor.
Die Schritte einer ersten Ausgestaltung der vorliegenden Erfindung sind in Fig. 2a-j illustriert.
Fig. 2a zeigt eine BiCMOS-Halbleiterstruktur in einer frühen Herstellungsphase. Die Zonen 200 und 201 sind jeweils Zonen eines Halbleiterwafers, in dem ein bipolarer Transistor und ein NMOS-Transistor ausgebildet werden sollen. (Die Zone 200 wird nachfolgend als die bipolare Zone 200, die Zone 201 als NMOS-Zone 201 bezeichnet.) Der PMOS-Transistor ist in dieser Figur nicht dargestellt. Die bipolare Zone 200 beinhaltet eine vergrabene Schicht 208 des n-Typs unter einer N-Mulde 210, die eine Kollektorsteckerzone 209 beinhaltete. Ebenso beinhaltet die NMOS-Zone 201 eine vergrabene Schicht 207 des p-Typs unter einer P-Mulde 206.
Auf der P-Mulde 206 und der N-Mulde 210 ist auf geeignete Weise eine Oxidschicht ausgebildet, die die Gateoxidzone 205a und die Feldoxidzone 205b beinhaltet. Die Gateoxidschicht und die Feldoxidschicht werden gewöhnlich in separaten Herstellungsschritten ausgebildet. Die Gateoxidschicht 205a und die Feldoxidschicht 205b weisen häufig unterschiedliche Qualitäten auf.
Eine Silizid-Polysilizium-Schicht 204, die das zur Bildung der Gates des NMOS- und des PMOS-Transistors benutzte Material ist, ist auf der Oberseite der Oxidschichten 205a und 205b vorgesehen. Diese Silizid- Polysilizium-Schicht 204 umfaßt Wolframsilizid und mit Phosphor dotiertes Polysilizium. Diese Silizid- Polysilizium-Schicht 204 wird durch ein erstes Auftragen eines Polysiliziumfilms mit einer Dicke von etwa 3000 Å mit Hilfe einer geeigneten Auftragsvorrichtung wie zum Beispiel einer LPCVD-Röhre mit einer Auftragstemperatur von 615 ºC ausgebildet, die von Thermco Corporation, Kalifornien, erhältlich ist. Der Polysiliziumfilm wird mit einer beliebigen geeigneten Vorrichtung wie beispielsweise einer POCl&sub3;-Röhre, die ebenfalls von Thermco Corporation erhältlich ist, auf 24 Ohm/Quadrat dotiert. Nach dem Entglasieren und dem Entfernen der Schwefelsäureschicht wird ein Film aus Wolframsilizid mit einer Dicke von etwa 2000 Å mit Hilfe einer beliebigen geeigneten Vorrichtung wie beispielsweise einem CVD-Reaktor des Modells #8402 aufgetragen, das von Genus corporation, Mountain View in Kalifornien, erhältlich ist. Die Kombination aus mit Phosphor dotiertem Polysilizium und Wolframsilizid wird kollektiv als Silizid-Polysilizium-Schicht 204 bezeichnet. Andere Materialien als Silizid-Polysilizium, wie zum Beispiel Molybdän, können ebenfalls zur Bildung der Gates von NMOS- und PMOS-Transistoren verwendet werden.
Eine Silizid-Polysilizium-Maske 203 wird aus einer strukturierten Fotolackschicht 203 ausgebildet. Die Silizid-Polysilizium-Maske 203 maskiert nicht nur die Gatezone des NMOS-Transistors in der NMOS-Zone 201 und allgemein die Gatezonen anderer Feldeffekttransistoren, sondern maskiert auch die aktiven Zonen des bipolaren Transistors in der bipolaren Zone 200 und allgemein die aktiven Zonen anderer bipolarer Transistoren. Die Silizid- Polysilizium-Schicht 204 wird selektiv geätzt, um das Gate 204a des NMOS-Transistors in der NMOS-Zone 201 und eine Schutzstruktur 204b auf der aktiven Zone des bipolaren Transistors in der bipolaren Zone 200 zu belassen (Fig. 2b). In diesem Schritt wird auch das Gate eines beliebigen PMOS-Transistors (nicht dargestellt) ausgebildet. Nach einem Ausheizschritt für die verbleibenden Silizid- Polysiliziumstrukturen (z.B. Gate 204a und Schutzstruktur 204b) wird auf eine beliebige geeignete Weise wie beispielsweise mit Hilfe eines CVD-Reaktors, der von Anicon Inc., San Jose, Kalifornien, erhältlich ist, eine Niedertemperatur-Oxidschicht 211 (LTO) mit einer Dicke von etwa 3000 Å auf eine beliebige geeignete Weise aufgetragen (Fig&sub5; 2c). Wie aus Fig. 2c leicht ersichtlich ist, trennt die Schutzstruktur 204b die LTO-Schicht 211 von der aktiven Zone der bipolaren Zone 200. Da die Gateoxidschicht 205a die Oberfläche der bipolaren aktiven Zone 200 bedeckt, wird diese Oberfläche natürlich durch diese Schicht aus thermisch aufgewachsenem Gateoxid 205a passiviert, was zu einer verringerten Dichte von elektronischen Fangstellen auf der Siliziumoberfläche führt. Während des LTO- Auftragsschrittes wird die aktive Zone der bipolaren Zone 200 durch die Schutzstruktur 204b gegen Partikelkontamination geschützt.
Das die Schutzstruktur 204b über der Basiszone des bipolaren Transistors bildende Material kann ein beliebiges Material sein, das zur Bildung der Gates von Feldeffekttransistoren geeignet ist. Die Wahl des Materials ist vornehmlich von den Anforderungen an die Feldeffekttransistoren abhängig. So ist beispielsweise reines Wolfram auf Grund seiner Anfälligkeit für Durchtunnelungseffekte während der Ionenimplantationsschritte nicht geeignet, wie sie benutzt werden, um die Sources und Drains der Feldeffekttransistoren zu bilden. Durchtunnelung führt zu einer Kontamination durch die implantierten Ionenspezies in der Kanalzone des Transistors, wodurch dessen Betriebseigenschaften beeinträchtigt werden.
Wie oben erwähnt, wird die Oberfläche der bipolaren Zone, da das Gatematerial für die Schutzstruktur 204b über der aktiven Zone 200 des bipolaren Transistors gewählt wird, durch die Schicht aus thermisch aufgewachsenem Gateoxid 205a natürlich passiviert. Durch eine solche Passivierung wird die Dichte von elektronischen Fangstellen auf der Siliziumoberfläche in der Basiszone merklich verringert, was zu einem stabileren bipolaren Transistor mit elektrischen Eigenschaften führt, die näher an denen eines idealen bipolaren Transistors liegen. E.H. Nicollian et al. hat diesen Effekt in "MOS (Metal Oxide Semiconductor) Physics & Technoogy" (MOS(Metalloxidhalbleiter) -Physik & -Technologie), John Wiley & Sons, New York, 1982, Seiten 756-759 erörtert.
Diese LTO-Schicht 211 wird dann anisotropisch geätzt, beispielsweise unter Verwendung einer AMT8310 RIE Plasmaätzvorrichtung, die von Applied Materials, Inc. aus Santa Clara, Kalifornien, erhältlich ist, um beide Oxidabstandsringe 211a und 211b an den Seitenwänden des Gates 204a sowie die Oxidabstandsringe 211c und 211d an den Seitenwänden der Schutzstruktur 204b auszubilden. Auf Grund der inhärenten Oxiddickenvariation über den Wafer, der Selektivität der zur Durchführung des Ätzens benutzten reaktiven Ionen und der Konfiguration der Ätzvorrichtung, die in der Mitte und am Rand des Wafers mit unterschiedlichen Ätzraten zu ätzen neigt, ist es schwierig, die Oxiddicke über den gesamten Wafer genau zu steuern. Es lassen sich Variationen von bis zu 350 Å von einer Stelle in der Mitte des Wafers zum Rand des Wafers hin beobachten. Da jedoch die Schutzstruktur 204b eine Barriere zwischen der LTO-Schicht 211 und der darunterliegenden thermisch aufgewachsenen Gateoxidschicht 205a bildet, die die Siliziumoberfläche der Basiszone in der bipolaren Zone 200 passiviert, kann die LTO-Schicht 211 auf den aktiven Zonen der Feldeffekttransistoren, wie zum Beispiel in der NMOS-Zone 201, ohne nachteilige Auswirkungen für die Gateoxidschicht 205a oder Verursachen von Defekten in der bipolaren Zone 200 praktisch bis zur Vollendung geätzt werden (Fig. 2d), so daß zu große Basisrekombinationsströme in dem fertigen bipolaren Transistor vermieden werden. Somit erübrigt sich mit der vorliegenden Erfindung die Notwendigkeit, eine präzise gesteuerte Oxiddicke auf den aktiven Zonen zu belassen, um Schäden an der Basiszone des bipolaren Transistors zu vermeiden. Gleichzeitig führt die Entfernung praktisch des gesamten Oxids von der aktiven Zone der Feldeffekttransistoren zu gleichförmigen und kontrollierbaren elektrischen Eigenschaften in den Feldeffekttransistoren und Widerständen, die durch dieselben Source/Drain-Implantate gebildet werden.
Die Fotolackschicht 213 wird so aufgetragen und strukturiert, daß Öffnungen für ein Ionenimplantat des n- Typs in dem Kollektorkontakt 212c innerhalb der Kollektorsteckerzone 209 der bipolaren Zone 200 sowie Source- und Drain-Zonen 212a und 212b der NMOS-Zone 201 gebildet werden (Fig. 2e) . Die für dieses Implantat benutzten Ionenspezies des n-Typs können Phosphor- oder Arsenionen oder beide Ionen sein. Wenn Arsen und Phosphor benutzt werden, dann sind geeignete Implantationsdosen 8,0 x 10¹&sup5; bei 65 KeV bzw. 1,5 x 10¹&sup4; bei 65 KeV.
Die Fotolackschicht 213 wird dann durch einen Lackentfernungsschritt mit Sauerstoffplasma, gefolgt von einem Resistablösungsschritt mit Hilfe eines Reaktionsmittels entfernt, das gewöhnlich als "Piranha"- Lösung bezeichnet wird. Während der Lackentfernungs- und Resistablösungsschritte schirmt die Schutzstruktur 204b den passivierten aktiven Bereich der bipolaren Zone 200 ab.
Die Fotolackschicht 214 wird dann aufgetragen und strukturiert, um Öffnungen für das Ionenimplantat im aktiven Bereich der bipolaren Zone 200 zu bilden (Fig. 2f) Ein Naßätzschritt, als gepuffertes Oxidätzen bezeichnet, mit einer 7:1 (nach Volumen) Lösung aus HF und
Ammoniumfluorid bei 30 ºC, entfernt die Oxidabstandsringstrukturen 211c und 211d von den Seitenwänden der Schutzstruktur 204b (Fig. 2g) . Nach dem gepufferten Oxidätzen wird durch Silizid-Polysiliziumätzen unter Verwendung einer geeigneten Plasmaätzvorrichtung wie beispielsweise LAM-Modell 490, das von LAM Research Corporation, Fremont in Kalifornien erhältlich ist, die Schutzstruktur 204b entfernt, um die Gateoxidschicht 205a auf dem aktiven Bereich der bipolaren Zone 200 zu exponieren. Durch den Naßätzschritt zum Entfernen der Oxidabstandsringe 211c und 211d wird die Ebenheit verbessert, aber die Oxidabstandsringe 211c und 211d können bei Bedarf auch gelassen werden. Durch eine verbesserte Ebenheit werden Metallverbindungsbrüche verhindert, die dann auftreten können, wenn die BPSG-Schicht in einem nachfolgenden Schritt zu dünn aufgetragen wird. Bei dem Silizid-Polysilizium-Ätzschritt wird bis zu 15% Überätzen zugelassen, um eine vollständige Entfernung der Silizid- Polysilizium-Schutzstruktur 204b zu gewährleisten.
Dann werden Ionen des P-Typs in die Gateoxidschicht 205a auf der aktiven Zone der bipolaren Zone 200 implantiert. Die implantierten Ionen wie beispielsweise Bor durchdringen das Silizium unter der Gateoxidschicht 205a zur Bildung der Basis 215 des bipolaren Transistors in der bipolaren Zone 200 (Fig. 2h). Da die Borionen durch eine Oxidschicht 205a implantiert werden, die durch die Schutzstruktur 204b erhalten wird, wird der Effekt der Bildung eines Durchtunnelungsendes in Verbindung mit einem bor-blanken Siliziumimplantat vermieden, da in einer Oxidschicht keine Durchtunnelung auftritt. Die Folge ist, daß eine sehr geringe Basisbreite erzielt wird, die für eine hohe Leistung des bipolaren Transistors notwendig ist. Ferner dient die Gateoxidschicht 205a zum Passivieren der Oberfläche des aktiven Bereiches der Basis, da sich keine Fangstellen und nichtpaarigen Bindungen auf der Siliziumoberfläche bilden können. Durch den Passivierungseffekt wird die Zuverlässigkeit in dem bipolaren Transistor erhöht.
Nach dem Entfernen der Fotolackschicht 214 durch den Lackentfernungs- und den Resistablösungsschritt wird mit Hilfe geeigneter Reaktionsmittel wie zum Beispiel Sauerstoffplasma bzw. Schwefelsäure eine Fotolackschicht 217 hergestellt und so strukturiert, daß Öffnungen für das Ionenimplantat in den Basiskontaktbereichen 216a und 216b (Fig. 2i) des bipolaren Transistors und in den Source- und Drain-Zonen von PMOS-Transistoren (nicht dargestellt) gebildet werden. Eine geeignete Ionenspezies zur Bildung von Source- und Drain-Zonen von PMOS-Transistoren ist Bordifluorid (BF&sub2;) unter Verwendung einer Implantationsdosis von 3,0 x 10¹&sup5; bei 45 KeV.
Nach dem Ablösen der Fotolackschicht 217 wird eine 2000 Å dicke Niedertemperatur-Oxidschicht 224 (LTO) mit einem beliebigen geeigneten Auftragsverfahren für Niedertemperaturoxid aufgetragen, wie beispielsweise mit einem CVD-Reaktor von Anicon Inc., San Jose, Kalifornien. Diese Niedertemperatur-Oxidschicht 224 wird dann strukturiert und selektiv geätzt, um Kontaktzonen für eine zweite Polysiliziumschicht ("Poly II") zu bilden. Solche Kontaktzonen beinhalten die Ernitter-Kontaktzone 217a.
Eine strukturierte zweite Schicht 218 aus Silizid- Polysilizium oder Polysilizium ergibt den Emitter des bipolaren Transistors (Fig. 2j). Der Emitter wird als Dotierungsmittel des n-Typs, wie z.B. Arsen, ausgebildet, im Polysilizium diffundiert in die darunterliegende Siliziumoberfläche. [sic] Die Oberfläche des Wafers wird dann mit einer Schicht 220 aus Bor-Phospho-Silikatglas (BPSG) versehen, die strukturiert und selektiv geätzt wird, so daß Schaltungselemente durch eine oder mehrere Metallisierungsschichten 219 verbunden werden können, die durch die dielektrische Zwischenmetalischicht 221 isoliert sind. Diese dielektrische Schicht 221 umfaßt ein Niedertemperaturoxid (LTO) mit einer Dicke von etwa 15500 Å, das mit einer geeigneten Vorrichtung wie beispielsweise einem ACVD-Reaktor aufgetragen wird, der, wie oben erwähnt, von Anicon Inc. erhältlich ist.
Die Planarisierung dieser dielektrischen Oberfläche wird durch Zurückätzen der LTO-Schicht 221 erzielt, bis 17500 Å Oxid in den Feldzonen zurückbleibt. Auf den Zurückätzschritt folgt das Auftragen eines Films aus undotiertem Plasmaoxid mit einer Dicke von etwa 8000 Å mit Hilfe einer geeigneten Vorrichtung wie beispielsweise dem Reaktor Concept One (Warenzeichen), der von Novellus Systems, Inc. aus San Jose, Kalifornien erhältlich ist. Sowohl der Verbindungskontakt als auch eine zweite Metallschicht können auf geeignete Weise strukturiert werden, um zusätzliche Verbindungen herzustellen, wie in der Technik bekannt ist.
Die gesamte Oberfläche wird dann durch eine Passivierungsschicht 222 passiviert. Die Passivierungsschicht 222 kann eine beliebige geeignete Passivierungsschicht sein, wie beispielsweise ein aufgetragener Film aus Polysiliziumglas mit einer Dicke von etwa 6000 Å, gefolgt von einer ähnlich dicken Nitridschicht. Beide Filme können mit dem oben in Verbindung mit dem Auftragen von Plasmaoxid in der dielektrischen Schicht 221 erwähnten Novellüs-Reaktor aufgetragen werden. Die fertige Halbleiterstruktur ist in Fig. 2j dargestellt.

Claims

1. Verfahren zur Herstellung von Feldeffekttransistoren und bipolaren Transistoren in jeweiligen aktiven Bereichen eines Halbleistersubstrats, umfassend die folgenden Schritte:

Ausbilden einer Gateoxidschicht (205a) über der Oberfläche des genannten Halbleitersubstrats, das die genannten aktiven Bereiche beinhaltet;

Ausbilden einer leitenden Schicht eines Gatematenais (204) auf dem genannten Gateoxid über dem aktiven Bereich des genannten Feldeffekttransistors und dem aktiven Bereich des genannten bipolaren Transistors;

Ausbilden eines Gates (204a) aus der genannten Gatematenaischicht (204) über einer ersten Zone des aktiven Bereiches des genannten Feldeffekttransistors und einer Schutzstruktur (204b) über dem aktiven Bereich des genannten bipolaren Transistors;

Implantieren eines Dotierungsrnittel in Source- und Drain-Zonen (212a, 212b) in dem aktiven Bereich des genannten Feldeffekttransistors in der Nähe der genannten ersten Zone, wobei die genannte Schutzstruktur während des genannten Drain- und Source-Implantierungsschrittes über dem aktiven Bereich des genannten bipolaren Transistors intakt ist;

Entfernen der genannten Gateoxidschicht (205a) von der genannten Oberfläche des genannten Halbleitersubstrats, die nicht durch das genannte Gate (204a) und die genannte Schutzstruktur (204b) geschützt ist; und

Entfernen der genannten Schutzstruktur (204b).

2. Verfahren nach Anspruch 1, bei dem die genannte leitende Schicht einen Polysilizidfilm umfaßt.

3. Verfahren nach Anspruch 1, bei dem die genannte leitende Schicht einen dotierten Polysiliziumfilm umfaßt.

4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der genannte Schritt des Ausbildens des genannten Gates (204a) und der genannten Schutzstruktur (204b) ein einzelner Maskierungsschritt ist.

5. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend die folgenden Schritte:

Ausbilden einer Kollektorsteckzone (209) in dem genannten Halbleitersubstrat vor dem genannten Schritt des Ausbildens einer Gatematenaischicht; und

Implantieren des genannten Dotierungsmittels in die genannte Kollektorsteckzone (209) während des genannten Schrittes des Implantierens von Source- und Drain-Zonen zur Bildung einer Kollektorkontaktzone (212c)

6. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend die folgenden Schritte zwischen dem genannten Schritt des Ausbildens eines Gates (204a) und einer Schutzstruktur (204b) und dem genannten Schritt des Implantierens eines Dotierungsmittels:

Ausbilden einer Oxidschicht (211) über der Seite des genannten Substrats mit den genannten aktiven Bereichen des genannten Feldeffekttransistors und des genannten bipolaren Transistors; und

Ätzen der genannten Oxidschicht, um Oxidabstandsringe (211a-211d) an den Seiten des genannten Gates und der genannten Schutzstruktur zu hinterlassen.

7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der genannte Feldeffekttransistor ein NMOS-Transistor und der genannte bipolare Transistor ein NPN-Transistor ist und bei dem das genannte Dotierungsrnittel ein N- Dotierungsmittel ist.

8. Verfahren nach einem der vorhergehenden Ansprüche, das nach dem genannten Schritt des Entfernens der genannten Schutzstruktur ferner die folgenden Schritte umfaßt:

Implantieren eines Dotierungsmittels in den aktiven Bereich (200) des genannten bipolaren Transistors zur Bildung einer Basis (215) des genannten bipolaren Transistors; und

Ausbilden eines Emitters (218) des genannten bipolaren Transistors.

9. Verfahren nach Anspruch 8, bei dem der genannte Feldeffekttransistor ein NMOS-Transistor und der genannte bipolare Transistor ein NPN-Transistor ist, und bei dem der genannte Source- und Drain-Implantierungsschritt den Schritt des Implantierens eines N-Dotierungsmittels und der genannte Basisimplantierungsschritt den Schritt des Implantierens eines P-Dotierungsmittels umfaßt.

10. Verfahren nach Anspruch 9, bei dem das genannte Halbleitersubstrat PMOS- und NMOS-Feldeffekttransistoren beinhaltet, und bei dem der genannte Basiskontakt- Implantierungsschritt den Schritt des Implantierens des genannten P-Dotierungsmittels in den aktiven Bereich eines PMOS-Transistors umfaßt, um Source- und Drain-Zonen des genannten PMOS-Transistors auszubilden.