DE10008032A1 - Verfahren zum Herstellen eines CMOS-kompatiblen Photosensors - Google Patents
Verfahren zum Herstellen eines CMOS-kompatiblen PhotosensorsInfo
- Publication number
- DE10008032A1 DE10008032A1 DE2000108032 DE10008032A DE10008032A1 DE 10008032 A1 DE10008032 A1 DE 10008032A1 DE 2000108032 DE2000108032 DE 2000108032 DE 10008032 A DE10008032 A DE 10008032A DE 10008032 A1 DE10008032 A1 DE 10008032A1
- Authority
- DE
- Germany
- Prior art keywords
- photodiode
- gate
- silicon wafer
- cmos
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 23
- 239000010703 silicon Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000206 photolithography Methods 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 238000002513 implantation Methods 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 30
- 239000010410 layer Substances 0.000 description 33
- 230000007547 defect Effects 0.000 description 8
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000004922 lacquer Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000005496 tempering Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
Beim Ausbilden des Photosensors in CMOS-Technologie wird nach Oxidation des Gateoxids die Gateelektrodenschicht abgeschieden, die durch anschließende Photolithographie- und Ätzschritte so strukturiert wird, dass die für die Photodioden vorgesehenen Oberflächenbereiche bedeckt bleiben. Diese Schutzschicht bleibt während der Strukturierung der Transistoren erhalten und wird erst zur Ausbildung der Photodioden entfernt, so dass diese an der perfekten Grenzfläche des Gateoxids mit dem Siliziumsubstrat hergestellt werden können.
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines
CMOS-kompatiblen Photosensors. In elektronischen Bildverar
beitungssystemen werden zunehmend in CMOS-Technik hergestell
te Photosensoren eingesetzt. Diese sind gegenüber den mit
konventioneller CCD-Technologie hergestellten Bildsensoren
einfacher aufgebaut. Darüber hinaus ist der Systempreis bei
der mit dem CMOS-Prozeß möglichen 1-Chip-Lösung günstiger.
Weiterhin ist es bei CCD-Photosensoren schwierig, die Signal
schaltkreise, die typischerweise in CMOS-Technologie gefer
tigt werden, auf dem Sensorchip zu integrieren. CMOS-
Photosensoren dagegen lassen sich insbesondere aufgrund der
Fortschritte in der CMOS-Technologie sehr gut miniaturisieren
und bieten darüber hinaus eine große Vielfalt von Anwendungs
möglichkeiten.
CMOS-kompatible Photosensoren enthalten im Allgemeinen pro
Bildpunkt eine Photodiode und mehrere Transistoren, um die
elektrischen Ladungen, die die Photodiode beim Auftreffen von
Strahlungsenergie erzeugt, auszulesen und um anschließend die
Schaltung wieder zurückzusetzen. Eine wesentliche Anforde
rung, die an die in CMOS-Technologie hergestellten Photodio
den gestellt wird, ist es, eine hohe Quanteneffizienz zu er
reichen, d. h. einen hohen Anteil von Ladungsträgern zu er
zeugen, die durch die auf der Photodiode auftreffenden Photo
nen generiert, dann zum Photostrom beitragen. Weiterhin ist
es Zielsetzung, bei den Photodioden die Leckströme so gering
wie möglich zu halten, um einen ausreichenden Signal/Rausch-
Abstand der Photodiode zu gewährleisten.
Mit Hilfe der CMOS-Technologie lassen sich eine Vielzahl ver
schiedener Photodioden erzeugen, die insbesondere durch ihr
unterschiedliches Dotierprofil gekennzeichnet sind. Als Pho
todioden lassen sich dabei p/n+-Übergänge, p+/n-Übergänge
und p/n-Übergänge nutzen, wobei die die beiden erstgenannten
Übergänge nutzenden Photodioden S/D(Source/Drain)-Dioden und
die den letztgenannten Übergang nutzenden Dioden LDD(Light
Doped Drain)-Dioden genannt werden. S/D-Dioden zeigen jedoch
nur eine niedrige Quanteneffizienz insbesondere im blauen
Spektralbereich des Lichts, da am hochdotierten p/n-Übergang
die dort vor allem durch blaues Licht erzeugten Ladungsträger
sofort rekombinieren. LDD-Dioden, die einen niederdotierten
p/n-Übergang besitzen, weisen gegenüber S/D-Dioden eine we
sentlich höhere Quanteneffizienz, insbesondere für blaues
Licht auf.
Die bekannten CMOS-Photodioden zeichnen sich aber alle durch
sehr hohe Leckströme aus. Ein wesentlicher Beitrag zum Leck
strom bei Photodioden sind Defekte an der Halbleiteroberflä
che, die durch die CMOS-Prozesse entstehen. Die Halbleiter
oberfläche wird insbesondere oft durch Überätzen der in CMOS-
Bauteilen verwendeten Spacer stark angegriffen und geschä
digt. Dies ist insbesondere bei LDD-Dioden von Nachteil, da
hier der p/n-Übergang aufgrund der geringen Dotierung sehr
nahe an der Halbleiteroberfläche liegt, so dass die LDD-Diode
besonders empfindlich auf die Oberflächendefekte reagiert.
Der Leckstrom ist deshalb bei LDD-Dioden meistens noch we
sentlich höher als bei S/D-Dioden. LDD-Dioden zeigen darüber
hinaus eine hohe Streuung beim Leckstrom, wobei die Gefahr
eines "white pixels", d. h. eines Totalausfalls der Diode be
steht.
Um die Qualität der Oberflächen bei mittels CMOS-Technologie
hergestellten Photodioden zu verbessern, wurde versucht mit
zusätzlichen Temper- und/oder Oxidationsschritten die Defekte
an der Halbleiteroberfläche auszuheilen bzw. die vorhandenen
Störstellen abzusättigen. Insbesondere bei Temper-Schritten
besteht jedoch die Gefahr, dass sich die elektrischen Parame
ter der in dem Photosensor und der Auswerteschaltung integ
rierten Transistoren deutlich verändern. Dies führt dann da
zu, dass die Transistoren neu charakterisiert werden bzw.
völlig neu eingestellt werden müssen. Die Verwendung von zu
sätzlichen Passivierungschichten, wie z. B. Siliziumnitrid,
auf der Photodiode hat im Stand der Technik jedoch bisher
nicht eine wesentliche Reduzierung der Leckströme bewirkt, da
bei der Schichtherstellung mechanische Spannungen mit der da
runterliegenden Siliziumoberfläche auftreten, die zu zusätz
lichen Leckströmen führen.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum
Herstellen von CMOS-kompatiblen Photosensoren bereitzustel
len, die sich durch einen hohe Quanteneffizienz und einen ge
ringen Leckstrom auszeichnen, ohne dass sich dabei die elekt
rischen Parameter der Schaltung auf dem Photosensor verän
dern.
Diese Aufgabe wird durch ein Verfahren entsprechend den Merk
malen den Anspruches 1 gelöst. Bevorzugte Ausgestaltungen der
Erfindung sind in den abhängigen Ansprüchen angegeben.
Bei dem erfindungsgemäßen Verfahren wird das Gateoxid zur O
berflächenpassivierung der Photodiode benutzt. Dabei wird im
CMOS-Prozess nach der Oxidation des Gateoxids eine Schicht
auf dem Gateoxid abgeschieden, die der herkömmlicherweise im
CMOS-Prozess verwendeten Gateelektrodeschicht entspricht. Als
Gateelektrodenschicht wird dabei bevorzugt Polysilizium ein
gesetzt. Nach dem Abscheiden der Gateelektrodenschicht werden
dann auf die übliche Weise mit Hilfe der CMOS-Technologie die
Transistoren ausgebildet, wobei die perfekte Grenzfläche zwi
schen dem Gateoxid und der Siliziumoberfläche in dem für die
Photodiode vorgesehenen Oberflächenbereich erhalten bleibt.
Nach Abschluss der CMOS-Prozessschritte zum Ausbilden der
Transistoren wird dann die Schutzschicht über dem für die
Photodiode vorgesehenen Oberflächenbereich entfernt. An
schließend werden die zur Ausbildung der Photodiode notwendi
gen Prozessschritte durchgeführt.
Durch den Schutz des Gateoxids auf der für die Photodiode
vorgesehenen Siliziumoberfläche wird verhindert, dass die
CMOS-Prozessschritte zur Ausbildung der Transistoren im Pho
tosensor diesen Oberflächenbereich z. B. durch Überätzen von
Spacern angreifen und beschädigen, so dass Oberflächendefekte
zuverlässig vermieden werden, die zu erhöhten Leckströmen der
Photodiode beitragen könnten. Die Photodiode kann so auf der
nahezu perfekten Grenzfläche zwischen dem Gateoxid und der
Siliziumoberfläche ausgebildet werden. Hierdurch lassen sich
Photodioden herstellen, die sich durch sehr niedrige Leck
ströme und gute Quanteneffizienz auszeichnen. Es ist darüber
hinaus kein zusätzlicher Temper-Schritt zum Ausheilen von O
berflächendefekten und Absättigen von Störstellen, der eine
Verschiebung der elektrischen Parameter des Photosensors be
wirken könnte, erforderlich.
Durch die bevorzugte Verwendung der Gateelektrode als Schutz
schicht auf dem Gateoxid zur Passivierung der Photodioden
oberfläche während der Transistorprozessschritte besteht dar
über hinaus die Möglichkeit, eine Schutzschicht einzusetzen,
die im herkömmlichen CMOS-Prozess bereits vorhanden ist. Es
wird also keine zusätzliche Passivierungsschicht benötigt,
die in den CMOS-Prozess eingeführt werden muss und damit die
Eigenschaften der einzelnen Bauelemente im Photosensor nega
tiv beeinflussen könnte. Durch die Verwendung der Gatee
lektrode als Schutzschicht lässt sich die erfindungsgemäße
Photodiodenherstellung auch leicht in die verschiedenen be
kannten CMOS-Prozessverfahren integrieren.
Gemäß einer weiteren bevorzugten Ausgestaltung wird die auf
dem Gateoxid vorgesehene Schutzschicht isotrop zurückgeätzt.
Hierdurch besteht die Möglichkeit die Photodiode so auszubil
den, dass sie nicht direkt an die Isolationsfeldoxidschichten
auf der Siliziumoberfläche angrenzt, so dass Leckströme ver
mieden werden, die herkömmlicherweise an den Übergängen zwi
schen Photodiode und den Isolationsfeldoxidschichten auftre
ten.
Gemäß einer weiteren bevorzugten Ausführungsform erfolgt die
Rückätzung der Schutzschicht auf dem Gateoxid und die Dotier
implantationen der Photodiode mit ein und derselben Maske, so
dass gegenüber dem herkömmlichen CMOS-Prozess kaum Mehrkosten
bei der Herstellung des Photosensors entstehen. Mit dem er
findungsgemäßen Herstellungsverfahren ist es insbesondere
möglich, einen Photodiodenaufbau mit einem vergrabenen p/n-
Übergang zu erzeugen, bei dem der Leckstrom minimiert wird.
Die Erfindung wird nachstehend anhand der beigefügten Zeich
nungen näher erläutert. Es zeigen:
Fig. 1 Prozessabläufe zur Herstellung eines Photosensors
und zur Strukturierung des Gates und der Photodiode;
Fig. 2 eine Photodiode nach vollständiger Polysilizium-
Ätzung und Dotierimplantation;
Fig. 3 eine Photodiode nach teilweiser Polysilizium-Ätzung
und Dotierimplantation;
Fig. 4 eine stark vergrößerte Aufnahme der Photodiode nach
der Polysilizium-Ätzung;
Fig. 5 eine Maskenschrittdarstellung zur Erzeugung eines
p+-Anschlusses einer Photodiode;
Fig. 6 einen ersten Aufbau einer Photodiode;
Fig. 7 einen zweiten Aufbau einer Photodiode; und
Fig. 8 einen Vergleich der Quanteneffizienz für Photodio
den, die nach dem herkömmlichen und dem erfindungs
gemäßen CMOS-Herstellungsverfahren erzeugt wurden.
Im Folgenden wird ein Verfahren zur Herstellung eines CMOS-
Photosensors erläutert, wobei insbesondere auf die erfin
dungsgemäßen Verfahrensschritte eingegangen wird.
Ein CMOS-Photosensor enthält pro Einheitsbildpunkt im Allge
meinen eine Photodiode und mehrere Transistoren zum Auslesen
der von der Photodiode gesammelten elektrischen Ladung und
zum anschließenden Zurücksetzen der Schaltung. Gemäß dem in
Fig. 1 dargestellten Prozessablauf beginnt das Verfahren zur
Herstellung des CMOS-Photosensors mit einer Scheibenpräpara
tion des Silizium-Wafers. Hierzu wird auf einem p+-Substrat
eine p--Epitaxialschicht aufgetragen. Die Bauelemente können
jedoch statt auf der p--Epitaxialschicht auch unmittelbar auf
dem p--Substrat ausgebildet werden.
Auf der Siliziumoberfläche werden dann in einem ersten Mas
kenschritt vorzugsweise nach dem LOCOS- oder STI-Verfahren
hergestellte Feldoxid-Regionen hergestellt. Nach Erzeugung
der Feldoxid-Regionen werden in mehreren Maskenschritten n-
und p-Wannen in der Siliziumoberfläche ausgebildet. Dann er
folgt die Ausbildung der Kanaldotierungen der Transistoren.
Vor Ausbildung der Gates der Transistoren wird das Streuoxid,
das zur Ionenimplantation der Dotieratome der Wannen und Ka
näle gedient hat, weggeätzt, um entstandene Verunreinigungen
zu beseitigen. Anschließend wird ein qualitativ hochwertiges
Gateoxid auf der freigelegten Siliziumoberfläche in der Grö
ßenordnung von 5 nm bis 20 nm erzeugt. Auf diesem Gateoxid
wird dann Polysilizium abgeschieden, das als Gate für die
Transistoren des Photosensors dient. Diese Polysilizium
schicht wird dann entweder durch Ionenimplantation oder Dif
fusion dotiert.
Zur Festlegung der Polysilizium-Gatebereiche wird weiterhin
ein Photolithographieschritt ausgeführt. Hierzu wird auf be
kannte Weise ein lichtempfindlicher Lack auf der Polysilizi
umschicht aufgebracht. Dieser Lack wird dann über eine Maske
belichtet. Die Maske ist dabei jedoch so ausgeführt, dass
nicht nur die Struktur der Polysilizium-Gates als Muster auf
der Maske vorgesehen ist, sondern auch die Bereiche, auf de
nen die Photodioden ausgebildet werden sollen. Anschließend
wird der Photolack entwickelt und in den Bereichen, die zur
Ätzung vorgesehen sind, entfernt. Dann werden mit den bekann
ten Ätzverfahren die freigelegten Polysiliziumbereiche wegge
ätzt. Am Ende des Gatestrukturierungsprozesses bleiben so nur
die als Gates vorgesehenen Bereiche auf dem Photosensor sowie
die für die Photodioden vorgesehenen Bereich mit der Polysi
lizium bedeckt. Nach der Gatestrukturierung werden mit den
bekannten CMOS-Schritten dann die Transistoren ausgebildet.
Hierzu werden durch mehrere Maskenprozesse die LDD-Implan
tationen für die Source- und Drain-Anschlüsse sowie Spacer-
Abscheidungen und -Ätzungen ausgeführt.
Nach der Transistorstrukturierung werden mit weiteren Masken
schritten die n+- und p+-Kontaktflächen der Transistoren so
wie die Photodioden strukturiert. Hierzu werden in einem ers
ten Photolithographieschritt vorzugsweise die n+-Bereiche für
Source und Drain im Photosensor definiert. Anschließend wird
eine n+-Dotierung, vorzugsweise durch Ionenimplantation ein
gebracht. Nach der Ionenimplantation wird die Photolackmaske
wieder entfernt.
Zur Strukturierung der Photodiode wird dann ein Lithographie
schritt mit einer Photodiodenmaske, die als Muster die Struk
tur der Photodiode enthält, ausgeführt. Hierzu werden wieder
die bekannten Lithographietechniken verwendet. Zuerst wird
eine strahlungsempfindliche Photolackmaske 1 aufgetragen und
in den für die Photodioden vorgesehenen Bereichen durch die
Photodiodenmaske bestrahlt. Mit einem geeigneten Entwickler
werden dann die bestrahlten Bereiche des Photolacks entfernt,
wodurch der für die Photodiode vorgesehene Oberflächenbereich
freigelegt wird, der weiterhin von der Polysiliziumschicht 2
bedeckt ist, die bei der Gatestrukturierung in diesem Ober
flächenbereich nicht entfernt wurde. Das durch den Lithographieprozess
entstandene Lackmuster dient anschließend als
Maske zum Ätzen dieser Polysiliziumschicht.
Als Ätzverfahren können hier alle bekannten Verfahren zum Ät
zen von Polysilizium eingesetzt werden. Insbesondere besteht
die Möglichkeit, sowohl eine isotrope Ätzung, bei der der
Ätzangriff richtungsunabhängig erfolgt, als auch eine ani
sotrope Ätzung, bei der eine gerichtete Ätzwirkung gewünscht
wird, durchführen. Beim Ausführen eines isotropen Ätzprozes
ses wird die Polysiliziumschicht 2, die unter der Photolack
maske 1 ausgebildet ist, untergeätzt. Bei der anisotrophen
Ätzung dagegen erfolgt der Ätzabtrag im Wesentlichen nur
senkrecht zur Halbleiteroberfläche, so dass exakt nur der
durch die Photodiodenmaske festgelegte Bereich aus dem Poly
silizium herausgeätzt wird. Insbesondere mit der isotropen
Ätzung besteht, wie in Fig. 2 gezeigt ist, die Möglichkeit,
die Polysiliziumschicht, die die Photodiode abdeckt, voll
ständig, bis zu den auf der Photodiode vorgesehenen Spacern 3
zurückzuätzen. Hierdurch wird gewährleistet, dass eventuell
vorhandene Polysiliziumrückstände nicht negativ die Funkti
onsfähigkeit der Photodiode beeinflussen. Fig. 4 zeigt in
einer stark vergrößerten Darstellung die Photodiodenbereiche
auf der Halbleiteroberfläche nach isotroper Polysilizium-
Ätzung.
Nach der Polysilizium-Ätzung wird mit Hilfe der Photolackmas
ke 1 durch das auf der Halbleiteroberfläche weiterhin vorhan
dene Gateoxid 4 die Photodiode im Siliziumsubstrat struktu
riert. Hierbei wird zuerst ein p/n-Übergang hergestellt, in
dem entweder sowohl ein n-Gebiet als auch ein p-Gebiet oder
nur eines dieser Gebiete, wenn das andere bereits im früheren
CMOS-Prozessablauf ausgebildet wurde, erzeugt werden. Die in
den Fig. 2 und 3 gezeigten Ausführungsbeispiele zeigen je
weils die Herstellung einer Photodiode in einer vorhandenen
n-Wanne, wobei diese n-Wanne zusätzlich durch eine Hochener
gie-Implantation von n-Dotieratomen vertieft ist. Durch die
erweiterte n-Wanne 5 wird die Quanteneffizienz der Photodiode
gesteigert, da die Grenzfläche, bis zu der Ladungsträger von
der Photodiode gesammelt werden, tiefer in das Siliziumsub
strat hinein verlagert ist, wodurch sich insbesondere die
Rotempfindlichkeit der Photodiode wesentlich verbessern
lässt.
Das schwachdotierte p-Gebiet 6 der Photodiode wird flach aus
geführt, so dass der p/n-Übergang nahe an der Oberfläche
liegt, wodurch eine hohe Quanteneffizienz im blauen Spektral
bereich erreicht wird. Bei der in Fig. 3 gezeigten Ausfüh
rungsform wird die Implantation der schwachen p-Schicht 6
weiterhin so ausgeführt, dass die Ränder dieses p-dotierten
Bereiches von den Isolationsfeldoxidschichten 10 beabstandet
sind. Hierdurch wird verhindert, dass mechanischer Stress,
wie er bei den in Fig. 2 gezeigten direkten Übergang zwi
schen der schwach p-dotierten Schicht 6 und den Isolations
feldoxiden 10 auftreten kann, entsteht. Ein solcher mechani
scher Stress führt zu erhöhten Leckströmen der Photodiode.
Diese Leckströme lassen sich durch die in Fig. 3 gezeigte
Beabstandung der schwach p-dotierten Schicht 6 von dem Isola
tionsfeldoxiden 10 verhindert. Um eine solche Beabstandung zu
erreichen, wird die Lackmaske 1 so strukturiert, dass nicht
der gesamte, von den Isolationsfeldoxiden für die Photodiode
begrenzte Bereich freigelegt wird. Anschließend wird dann die
Polysiliziumschicht durch isotrope Ätzung auch unterhalb der
Lackmaske 1 vollständig entfernt. Nur in dem von der Lackmas
ke 1 freigelegten Bereich wird dann die flache schwachdotier
te p-Schicht 6 ausgeprägt.
Nach der Dotierimplantationen wird die Photolackmaske 1 ent
fernt und die Oberfläche gereinigt. Nach Abschluss der Struk
turierung der Photodiode werden die p+-Bereiche für Source
und Drain über einen weiteren Photolithographieschritt defi
niert. Hierzu wird eine weitere Lackschicht 7 aufgebracht,
und mit einer Maske strukturiert, wobei auf dem schwachdo
tierten p-Bereich der Photodiode, wie Fig. 5 zeigt, ein
kleines Gebiet freigelegt wird. Durch diesen freigelegten Bereich
wird eine p+-Implantation 8 ausgeführt, wodurch ein
Kontaktieren des schwachen p-Bereiches ermöglicht wird. Wei
terhin wird durch diesen stark dotierten p-Bereich eine zu
sätzliche S/D-Diode in der LDD-Diode erzeugt. Nach Abschluss
der p+-Strukturierung für Source und Drain werden in einem
Temper-Schritt die Dotieratome aktiviert. Dann werden in wei
teren Maskenschritten die Metallisierungsebenen ausgeführt
und abschließend die Kontakte hergestellt.
Fig. 6 zeigt einen ersten Aufbau einer Photodiode, die nach
dem vorgenannten Prozessablauf hergestellt ist. Diese Ober
flächenphotodiode hat die Struktur einer LDD-Diode mit einer
tiefen n-Wanne und zeichnet sich durch eine hohe Quanteneffi
zienz im gesamten Spektralbereich aus.
Fig. 8 zeigt einen Vergleich der Quanteneffizienz über den
Lichtwellen-Längenbereich zwischen Photodioden, die mit der
herkömmlichen CMOS-Technologie erzeugt wurden, und solche,
die nach dem erfindungsgemäßen Verfahren hergestellt wurden.
Aus Fig. 8 ergibt sich deutlich, dass die in Standardtechno
logie hergestellten S/D-Diode und LDD-Diode eine geringere
Quanteneffizienz als eine LDD-Diode besitzen, die mit einer
Polysilizium-Abdeckung auf dem für die Photodiode vorgesehe
nen Oberflächenbereich während der Transistorherstellung ver
sehen war. Wie sich aus Fig. 8 weiter ergibt, lässt sich
dann durch Vorsehen einer tiefen n-Wanne die Quanteneffizienz
der LDD-Diode nochmals wesentlich steigern.
Fig. 7 zeigt eine weitere mögliche Ausgestaltung einer Pho
todiode, die nach dem erfindungsgemäßen CMOS-Prozessablauf
hergestellt wurde. Diese Photodiode ist direkt im Silizium
substrat strukturiert, wobei durch die Photodiodenlackmaske
eine tiefe n-Schicht 9 implantiert wird. Diese n-Schicht 9
ist dabei so ausgebildet, dass sie Anschluss zu den beiden
den Photodiodenbereich begrenzenden n-Wannen besitzt und so
angeschlossen wird. Über der tiefen n-Schicht 9 wird dann,
ähnlich wie bei der in Fig. 6 gezeigten Photodiode, eine
schwach p-dotierte Schicht 6 und ein p+-Kontakt 8 ausgebil
det. Die Photodiode erhält somit eine pin-Struktur, die sich
gegenüber der LDD-Diode durch eine verbesserte Quanteneffi
zienz auszeichnet. Neben den dargestellten Photodiodenstruk
turen sind jedoch mit dem erfindungsgemäßen Prozessablauf be
liebige Diodenkonzepte, z. B. eine Photodiode mit vergrabenen
Schicht, die als Pinned Photodiode bekannt ist, realisierbar.
Auch besteht die Möglichkeit, den p/n-Übergang der Photodiode
statt durch Implantierung einer p-Schicht in einer n-Wanne
auch durch Implantierung einer n-Schicht in einer p-Wanne zu
erzeugen. Der erfindungsgemäße Prozessablauf erlaubt eine
einfache Integration in die unterschiedlichsten CMOS-
Verfahren.
Mit dem erfindungsgemäßen Prozessablauf wird neben der ver
besserten Quanteneffizienz insbesondere eine wesentliche Re
duzierung des Leckstroms erreicht. Die Passivierung durch die
Gateoxidschicht auf dem für die Photodiode vorgesehenen Ober
flächenbereich während der Ausbildung der Transistoren des
Photosensors ermöglicht es, auch eine Oberflächenphotodiode
so auszulegen, dass kaum Oberflächendefekte auftreten. Insbe
sondere ist es im Vergleich zu den herkömmlichen CMOS-
Prozessabläufen zur Herstellung von Photosensoren nicht mehr
notwendig, zur Ausheilung von Oberflächendefekten zusätzliche
Temper-Schritte vorzusehen, die die elektrischen Parameter
der im CMOS-Prozeß hergestellten Transistoren verschieben
könnten. Durch die Verwendung der Polysiliziumschicht zum
Schutz des Gateoxids auf der Siliziumoberfläche kann auf eine
zusätzliche Schutzschicht verzichtet werden, die im herkömm
lichen CMOS-Prozess nicht eingesetzt werden würde. Hierdurch
wird die Gefahr ausgeschaltet, dass eine solche zusätzliche
Schutzschicht die Parameter der im CMOS-Prozeß hergestellten
Transistoren negativ beeinflussen könnte. Die erfindungsgemä
ße Weiterentwicklung des CMOS-Prozesses zur Photosensorher
stellung ist folglich nur mit minimalen Änderungen des her
kömmlichen Prozesses verbunden, wobei zur Photodiodenstrukturierung
nur eine zusätzliche Photomaske erforderlich ist, so
dass kaum Mehrkosten entstehen.
Die in der vorstehenden Beschreibung, der Zeichnung und den
Ansprüchen offenbarten Merkmalen der Erfindung können sowohl
einzeln als auch in beliebiger Kombination für die Verwirkli
chung der Erfindung in ihren verschiedenen Ausgestaltungen
von Bedeutung sein.
Claims (9)
1. Verfahren zum Herstellen eines CMOS-kompatiblen Photo
sensors mit den Schritten:
Herstellen von Feldoxidbereichen auf einer Siliziumscheibe;
Strukturierung von Wannen und Kanälen in der Siliziumscheibe;
Strukturierung der Gates auf der Siliziumscheibe, wobei fol gende Schritte durchgeführt werden:
Erzeugung einer Gateoxidschicht,
Erzeugen einer Gateelektrodenschicht,
Photolithographie mit einer Gatemaske zur Definition der Gates und des Photodiodenbereichs in der Gateelektroden schicht, und
Ätzung der im Photolithographieschritt nicht definierten Bereiche;
Ausführen der weiteren Strukturierungschritte zum Ausbilden der Transistoren in der Siliziumscheibe;
Strukturierung der Photodiode, wobei folgende Schritte durch geführt werden:
Photolithographie mit einer Photodiodenmaske zur Defini tion des Photodiodenbereichs,
Ätzung der Gateelektrodeschicht auf dem definierten Pho todiodenbereich, und
Ausbilden der Dotierbereiche der Photodiode in der Sili ziumscheibe; und
Ausbilden der Kontakte und Metallisierungsebenen.
Herstellen von Feldoxidbereichen auf einer Siliziumscheibe;
Strukturierung von Wannen und Kanälen in der Siliziumscheibe;
Strukturierung der Gates auf der Siliziumscheibe, wobei fol gende Schritte durchgeführt werden:
Erzeugung einer Gateoxidschicht,
Erzeugen einer Gateelektrodenschicht,
Photolithographie mit einer Gatemaske zur Definition der Gates und des Photodiodenbereichs in der Gateelektroden schicht, und
Ätzung der im Photolithographieschritt nicht definierten Bereiche;
Ausführen der weiteren Strukturierungschritte zum Ausbilden der Transistoren in der Siliziumscheibe;
Strukturierung der Photodiode, wobei folgende Schritte durch geführt werden:
Photolithographie mit einer Photodiodenmaske zur Defini tion des Photodiodenbereichs,
Ätzung der Gateelektrodeschicht auf dem definierten Pho todiodenbereich, und
Ausbilden der Dotierbereiche der Photodiode in der Sili ziumscheibe; und
Ausbilden der Kontakte und Metallisierungsebenen.
2. Verfahren gemäß Anspruch 1, wobei als Gateelektroden
schicht Polysilizium verwendet wird.
3. Verfahren gemäß Anspruch 1 oder 2, wobei die Strukturie
rung der Photodiode mit einer einzelnen Photodiodenmaske er
folgt.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, wobei eine
vollständige Rückätzung der Gateelektrodenschicht auf dem für
die Photodiode vorgesehenen Oberflächenbereich erfolgt.
5. Verfahren gemäß einem der Ansprüche 1 bis 4, wobei die
Photodiode in der Siliziumscheibe so ausgebildet wird, dass
die Dotierschichten von Isolations-Feldoxidregionen beabstan
det sind.
6. Verfahren gemäß einem der Ansprüche 1 bis 5, wobei die
Diode als LDD-Diode mit einem oberflächennahen p/n-Übergang
ausgeführt wird.
7. Verfahren gemäß Anspruch 6, wobei in der LDD-Diode eine
durch Hochenergie-Implantation vertiefte Wanne ausgebildet
ist.
8. Verfahren gemäß Anspruch 6 oder 7, wobei ein hochdotier
ter Kontaktbereich im oberflächennahen p/n-Übergang ausge
führt ist.
9. Verfahren gemäß einem der Ansprüche 1 bis 5, wobei die
Photodiode mit einer tiefen Elektrode durch Überlappen mit
angrenzenden Wannen ausgeführt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000166181 DE10066181B4 (de) | 2000-02-15 | 2000-02-15 | Verfahren zum Herstellen eines Photosensors |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10008032A1 true DE10008032A1 (de) | 2001-09-13 |
DE10008032B4 DE10008032B4 (de) | 2004-03-04 |
Family
ID=31196813
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000108032 Expired - Fee Related DE10008032B4 (de) | 2000-02-15 | 2000-02-15 | Verfahren zum Herstellen eines CMOS-kompatiblen Photosensors |
DE2000166181 Expired - Fee Related DE10066181B4 (de) | 2000-02-15 | 2000-02-15 | Verfahren zum Herstellen eines Photosensors |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000166181 Expired - Fee Related DE10066181B4 (de) | 2000-02-15 | 2000-02-15 | Verfahren zum Herstellen eines Photosensors |
Country Status (1)
Country | Link |
---|---|
DE (2) | DE10008032B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011039568A1 (de) * | 2009-09-30 | 2011-04-07 | X-Fab Semiconductor Foundries Ag | Halbleiterbauelement mit fensteroeffnung als schnittstelle zur umgebungs-ankopplung |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69126596T2 (de) * | 1990-11-14 | 1997-10-02 | Samsung Semiconductor Inc | BiCMOS-Verfahren mit Bipolartransistoren mit geringem Basis-Rekombinationsstrom |
EP0917206A1 (de) * | 1997-11-14 | 1999-05-19 | Eastman Kodak Company | CMOS Bildaufnahmevorrichtung |
DE4235534C2 (de) * | 1991-10-22 | 1999-09-30 | Micron Technology Inc | Verfahren zum Isolieren von Feldeffekttransistoren |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040592A (en) * | 1997-06-12 | 2000-03-21 | Intel Corporation | Well to substrate photodiode for use in a CMOS sensor on a salicide process |
US5880495A (en) * | 1998-01-08 | 1999-03-09 | Omnivision Technologies, Inc. | Active pixel with a pinned photodiode |
KR100291179B1 (ko) * | 1998-06-29 | 2001-07-12 | 박종섭 | 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법 |
-
2000
- 2000-02-15 DE DE2000108032 patent/DE10008032B4/de not_active Expired - Fee Related
- 2000-02-15 DE DE2000166181 patent/DE10066181B4/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69126596T2 (de) * | 1990-11-14 | 1997-10-02 | Samsung Semiconductor Inc | BiCMOS-Verfahren mit Bipolartransistoren mit geringem Basis-Rekombinationsstrom |
DE4235534C2 (de) * | 1991-10-22 | 1999-09-30 | Micron Technology Inc | Verfahren zum Isolieren von Feldeffekttransistoren |
EP0917206A1 (de) * | 1997-11-14 | 1999-05-19 | Eastman Kodak Company | CMOS Bildaufnahmevorrichtung |
Non-Patent Citations (1)
Title |
---|
Ph. Aubert et al.: Monolithic Optical Position Encoder with On-Chip Photodiodes, In: IEEE Journal of Solid-State Circuits, ISSN 0018-9200, 1988, Vol. 23, No. 2, S. 465-473 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011039568A1 (de) * | 2009-09-30 | 2011-04-07 | X-Fab Semiconductor Foundries Ag | Halbleiterbauelement mit fensteroeffnung als schnittstelle zur umgebungs-ankopplung |
Also Published As
Publication number | Publication date |
---|---|
DE10008032B4 (de) | 2004-03-04 |
DE10066181B4 (de) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006060253B4 (de) | Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung | |
DE60031221T2 (de) | Photodiode für einen CMOS Bildsensor mit einem schwebenden Dotierungsbereich | |
DE2661098C2 (de) | ||
DE102007051312B4 (de) | Verfahren zur Herstellung einer CMOS-Einrichtung mit Peltier-Element und Fotodiode | |
DE69833760T2 (de) | Schutzring zur verminderung des dunkelstroms | |
DE102005062750B4 (de) | Verfahren zur Herstellung eines CMOS-Bildsensors | |
DE102005062952B4 (de) | CMOS-Bildsensor und Verfahren zu dessen Herstellung | |
DE60220131T2 (de) | Oberflächenpassivierung zur Reduktion des Dunkelstromes in einem CMOS Bildsensor | |
DE102004063037A1 (de) | CMOS-Bildsensor und Verfahren zu dessen Herstellung | |
DE4116694C2 (de) | Mit einer Fotodiode versehene Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE102004063141B4 (de) | Verfahren zum Herstellen eines CMOS-Bildsensors | |
DE102007040409A1 (de) | Bildsensor | |
DE19908457A1 (de) | CMOS-Bildsensor und Verfahren zu seiner Herstellung | |
DE3110477A1 (de) | Verfahren zur herstellung von cmos-bauelementen | |
DE4010885C2 (de) | ||
DE10160501A1 (de) | Festkörper-Bildverarbeitungseinrichtung | |
DE4410272C1 (de) | Verfahren zur Herstellung von Halbleiterelementen | |
DE102005063095B4 (de) | CMOS-Bildsensor und Verfahren zur Herstellung desselben | |
DE102008046260A1 (de) | Bildsensor und Verfahren zu dessen Herstellung | |
DE102007062127A1 (de) | Bildsensor und Verfahren zu dessen Herstellung | |
DE102004031606B4 (de) | Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren | |
DE102005063113B4 (de) | Verfahren zum Herstellen eines Bildsensors | |
DE10241156A1 (de) | Verfahren zum Herstellen einer integrierten pin-Diode und zugehörige Schaltungsanordnung | |
DE19737771C2 (de) | Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung | |
DE102009043255A1 (de) | Bildsensor und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref document number: 10066181 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 10066181 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |