DE60220131T2 - Oberflächenpassivierung zur Reduktion des Dunkelstromes in einem CMOS Bildsensor - Google Patents

Oberflächenpassivierung zur Reduktion des Dunkelstromes in einem CMOS Bildsensor Download PDF

Info

Publication number
DE60220131T2
DE60220131T2 DE60220131T DE60220131T DE60220131T2 DE 60220131 T2 DE60220131 T2 DE 60220131T2 DE 60220131 T DE60220131 T DE 60220131T DE 60220131 T DE60220131 T DE 60220131T DE 60220131 T2 DE60220131 T2 DE 60220131T2
Authority
DE
Germany
Prior art keywords
photodiode
pot
dark current
nitrogen
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60220131T
Other languages
English (en)
Other versions
DE60220131D1 (de
Inventor
Wu Sunnyvale Chih-Huei
Zhao Palo Alto Tiemin
He San Jose Xinping
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Inc
Original Assignee
Omnivision Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Inc filed Critical Omnivision Technologies Inc
Publication of DE60220131D1 publication Critical patent/DE60220131D1/de
Application granted granted Critical
Publication of DE60220131T2 publication Critical patent/DE60220131T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

  • Die vorliegende Erfindung betrifft Bildabfühlvorrichtungen und im Besonderen eine Pixelzelle mit verringertem Dunkelstrom.
  • Die Technologie der integrierten Schaltkreise hat verschiedene Gebiete, einschließlich der Computer, Steuerungssysteme, Telekommunikation und Bildgebung revolutioniert. Auf dem Gebiet der Bildgebung haben sich aktive Pixel-CMOS-Bildsensoren als weniger kostenintensiv in der Herstellung als CCD-Bildgebungsvorrichtungen herausgestellt. Ferner erbringen CMOS-Vorrichtungen für gewisse Anwendungen eine höhere Leistung. Die Pixelelemente in einer MOS-Vorrichtung können schmäler ausgebildet werden und stellen daher eine höhere Auflösung bereit als CCD-Bildsensoren. Außerdem kann die notwendige Signalverarbeitungslogik neben der Bildgebungsschaltung eingebaut sein, was es einem einzigen integrierten Chip ermöglicht, eine vollständige, eigenständige Bildgebungsvorrichtung zu bilden.
  • Wie im US-Patent Nr. 5.625.210 von Lee et al. (dem "210-Patent") dargelegt, bezieht sich ein aktiver Pixelsensor auf einen elektronischen Bildsensor mit aktiven Vorrichtungen, wie etwa Transistoren, die sich innerhalb jedes Pixels befinden. Herkömmliche aktive Pixelsensoren verwenden üblicherweise Photodioden als Bildabfühlelemente. Die beliebtesten aktiven Pixelsensorstrukturen bestehen aus drei Transistoren und einer Photodiode mit n+/p–-Topf, welche eine mit dem herkömmlichen CMOS-Herstellungsverfahren kompatible Struktur ist. Es wird für den aktiven Pixelsensor gewünscht, dass dieser eine hohe Empfindlichkeit in Kombination mit einem niedrigen Dunkelstrom (also dem Strom, der von dem Sensor in einer dunklen Umgebung ausgegeben wird) aufweist. Übermäßiger Dunkelstrom verringert den Dynamikbereich des CMOS-Bildsensors, da keine ausreichende Fähigkeit vorhanden ist, die zwischen hellen und dunklen Zuständen unterscheidet.
  • In der Gestaltung von aktiven Pixelsensoren ist es bekannt, dass in derselben Sensorgröße eine Tiefsperrschicht-Photodiode eine höhere Empfindlichkeit als eine Flachsperrschicht (wie etwa in einem typischen n+/p–-Topf) aufweisen wird. Die Erzeugung solcher Vorrichtungen erfordert jedoch üblicherweise Modifikationen des herkömmlichen CMOS-Herstellungsverfahrens und außerdem kann sie die den Dun kelstrom aufgrund größerer effektiver Sperrschicht-Bereiche erhöhen (wenn aus einer dreidimensionalen Perspektive betrachtet).
  • Die beiden derzeit erhältlichen Alternativen sind daher entweder die Verwendung des herkömmlichen Dreitransistors plus n+/p–-Topf-Photodiodenstruktur, die durch das herkömmliche CMOS-Herstellungsverfahren erzeugt werden kann, oder der Verzicht auf den herkömmlichen CMOS-Herstellungsvorgang zugunsten von Gestaltungsformen, die auf die Verbesserung der Empfindlichkeits- und der Dunkelstrommerkmale abzielen.
  • Eine Gestaltungsform eines aktiven Pixelsensors, der nicht unter Verwendung des herkömmlichen CMOS-Herstellungsverfahrens hergestellt wird, ist die gepinnte Photodiode, wie sie im 210-Patent dargelegt ist. Die gepinnte Photodiode hat in letzter Zeit aufgrund ihrer Fähigkeit, eine gute Farbreaktion auf Blaulicht zu haben, sowie aufgrund ihrer Vorteile bezüglich der Dunkelstromdichte an Beliebtheit gewonnen. Die Verringerung des Dunkelstroms wird durch Pinnen des Diodenoberflächenpotentials auf den p-Topf oder P-Substrat (GND) durch einen p+-Bereich erzielt. Eine Verbesserung des 210-Patents ist im US-Patent Nr. 5.880.495 erläutert, welches an den Zessionar der vorliegenden Erfindung übertragen worden ist.
  • Nichtsdestotrotz weist die gepinnte Photodiodenkonfiguration immer noch gewisse Nachteile auf. So gibt es etwa in einer gepinnten Photodiode vier Transistoren, daher ist der Füllfaktor für denselben Bereich geringer, was zu einer geringeren Empfindlichkeit führt. Außerdem benötigt das Herstellungsverfahren für eine solche Konfiguration aufgrund des Transistors mit vergrabenem Kanal eine erhebliche Modifikation der herkömmlichen CMOS-Herstellungspreise. Die gepinnte Photodiodenkonfiguration kann aufgrund des nicht vollständigen Ladungstransfers von der Diode zum Floating-Knoten eine Bildverzögerung hervorrufen, wenn das Sperrschicht-Profil nicht perfekt für den Ladungstransfer optimiert ist.
  • Ein anderer mit dem herkömmlichen CMOS-Vorgang kompatibler Ansatz ist die Verwendung eines Wasserstoff-Vergütungsverfahrens, um den Dunkelstrom durch Pas sivieren von ungebundenen Zuständen des Siliziums zu reduzieren. Das US-Patent Nr. 6.271.054 offenbart beispielsweise die Verwendung eines solchen Verfahrens im Zusammenhang mit einer CCD-Vorrichtung. Das in CCD-Verfahren nachfolgende Thermoverfahren kann aufgrund der schwachen thermischen Stabilität der Silizium-Wasserstoffstruktur die Wirkung der Wasserstoffpassivierung leicht zerstören.
  • In einem anderen mit der CMOS-Verarbeitung kompatiblen Ansatz wird, wie in der Europäischen Patentanmeldung EP-A-1.102.322 offenbart, ein CMOS-Bildsensor mit einer p+/n-Topf/p-Sub-Struktur ausgebildet. Der p+-Floating-Bereich passiviert die Siliziumoberfläche, um die Dunkelströme zu verringern. Ein geeignetes p-Typ-Dotiermittel, das zur Erzeugung eines p+-Bereichs wird, soll aus Bor sein.
  • In einem ersten Aspekt stellt die vorliegende Erfindung eine CMOS-Bildgebungsanordnung mit einer pn-Photodiode nach Anspruch 1 bereit. In einem weiteren Aspekt stellt die vorliegende Erfindung ein Verfahren zur Verringerung des Dunkelstroms in einer CMOS-Bildgebungsanordnung bereit, wie in Anspruch 6 dargelegt.
  • Die zuvor erwähnten Aspekte und viele der zugehörigen Vorteile dieser Erfindung werden leichter ersichtlich, da diese in Bezug auf die folgende, detaillierte Beschreibung, sofern sie zusammen mit den beigefügten Zeichnungen gelesen wird, besser verständlich sind, in denen:
  • 1 ein p-Substrat mit einer ersten Maske ist, um die Bildung eines Pixelsensors gemäß der vorliegenden Erfindung zu beginnen.
  • 2 die Bildung eines n-Topfs in dem p-Substrat darstellt.
  • 3 die Bildung eines p-Topfs in dem p-Substrat zeigt.
  • 4 das Hinzufügen der Feldoxidbereiche und einer Polyschicht darstellt.
  • 5 die Bildung eines Gates aus der Polyschicht und die Passivierung des Siliziumsubstrats abbildet.
  • 6 die Bildung der n+-Bereiche auf jeder Seite des Gates darstellt.
  • 7 ein Teilschaltdiagramm zur Veranschaulichung der Verbindungen einer fertigen aktiven Pixelsensorvorrichtung mit einer Dreitransistorstruktur zeigt.
  • Die vorliegende Erfindung ist ein aktiver Pixelsensor, der durch den herkömmlichen CMOS-Herstellungsvorgang ausgebildet werden kann, während er ebenfalls die gewünschten Charakteristika der hohen Empfindlichkeit zusammen mit einem niedrigen Dunkelstrom aufweist. Die Verwendung einer Thermodiffusion oder eines Implantationsverfahrens zur Passivierung der Siliziumoberfläche verringert den Dunkelstrom. Die Bezeichnung Oberfläche, wie sie hierin verwendet wird, bezeichnet die oberste Oberfläche eines Wafer. In der folgenden Beschreibung wird eine Ausführungsform eines aktiven Pixelsensors beschrieben. Es versteht sich jedoch, dass die Aspekte der Erfindung auf eine große Anzahl an Pixelstrukturen angewendet werden können. Wie ersichtlich wird, ist der wichtige Aspekt der vorliegenden Erfindung die Passivierung unter Verwendung der Thermodiffusion oder Ionenimplantation der Siliziumoberfläche der Photodiode mit Stickstoff. Daher sollten die spezifischen Strukturen, Schritte oder die Reihenfolge der Schritte, die unten dargestellt sind, nicht als einschränkend aufgefasst werden.
  • In der unten stehenden Beschreibung ist das bevorzugte Dotiermittel für das n-Typ-Implantat Phosphor, während das bevorzugte Dotiermittel für ein p-Typ-Implantat Bor ist, obwohl andere bekannte Dotiermittel ebenfalls verwendet werden können. Das herkömmliche CMOS-Herstellungsverfahren kann mit einem p-Typ-Halbleitersubstrat, wie in 1 veranschaulicht, beginnen. Wie in 1 zu sehen, ist ein p-Typ-Halbleitersubstrat 101 anfänglich mit einer Photolithographiemaske 201 bedeckt. Die Photolithographiemaske 201 lässt einen Abschnitt des p-Substrats 101 frei, so dass dieses ein erstes n-Typ-Ionenimplantat aufnehmen kann, wie in Bezug auf 2 dargestellt.
  • Wie in 2 veranschaulicht, wird ein erstes Typ-Ionenimplantat durchgeführt, um einen tiefen n-Topf 103 zu implantieren. Der n-Topf 103 ist relativ tief im Substrat ausgebildet, um die Empfindlichkeit der Photodiode zu erhöhen. Die Erhöhung der Empfindlichkeit wird erzielt, da das tiefe Implantat aufgrund einer Erhöhung des Sammelpfades für Sofortphotoerzeugungsträger zu wesentlichen Erhöhungen der Photoreaktion führt.
  • Wie in 3 gezeigt, wird eine Photolithographiemaske 202 auf einem Abschnitt des p-Substrats abgeschieden. Danach wird ein p-Typ-Ionenimplantat durchgeführt, um einen tiefen, an den n-Topf 103 angrenzenden p-Topf 105 auszubilden. Wie unten näher beschrieben wird, wird ein p-Topf teilweise zur Ausbildung eines Resettransistors sowie eines Puffertransistors 151 und eines Zeilenauswahltransistors 153 verwendet.
  • Wie in 4 abgebildet, werden Feldoxidbereiche 113 im Substrat 101 unter Verwendung jedes geeigneten herkömmlichen Halbleiterverarbeitungsverfahrens, wie etwa LOCOS, ausgebildet. Die Feldoxidbereiche 113 definieren einen aktiven Bereich, in dem die Photodiode ausgebildet ist. Ein Isolationsoxid 115 wird ebenfalls auf der Oberseite des Substrats 101 zwischen den Feldoxidbereichen 113 ausgebildet. Das Isolationsoxid 115 wird auch als ein Gate-Oxid bezeichnet und wird vorzugsweise aus Siliziumdioxid ausgebildet. Das Verfahren, welches zur Ausbildung der Siliziumdioxid-Isolationsoxidschicht 115 verwendet wird, kann ein beliebiges der bekannten Verfahren, einschließlich der thermischen Oxidation von Silizium, sein. Wie in 4 dargestellt, wird eine Schicht aus Polysilizium 117 über dem Gate-Oxid 115 abgeschieden. Das Polysilizium kann unter Verwendung jedes beliebigen herkömmlichen Verfahrens, wie etwa Tiefdruck-CVD-Verfahren (LPCVD), abgeschieden werden.
  • Wie in 5 abgebildet, wird die Polysiliziumschicht 117 unter Verwendung herkömmlicher Photolithographie- und Maskierungsverfahren strukturiert und geätzt, um ein Steuer-Gate 121 auszubilden. Wie unten beschrieben, wird dieses Gate 121 das Gate für den Resettransistor sein.
  • Unter weitere Bezugnahme auf 5, wird ein Dotierungsschritt durchgeführt. Dieser Dotierungsschritt in einer Ausführungsform ist eine Ionenimplantation von Stickstoff (N2). Durch Implantieren des Stickstoffs in das Siliziumsubstrat 101 (und besonders des n-Topfs 103) können die ungebundenen Zustände des Silizium passivert werden. Es gilt hierbei anzumerken, dass der Ionenimplantierungsvorgang durchgeführt werden kann, nachdem das Gate 121 ausgebildet wurde oder, als Alternative dazu, kann die Ionenimplantation durchgeführt werden bevor das Gate-Oxid (Isolationsoxid 115) ausgebildet wird. In einer Ausführungsform wird das Implantat bei einer Leistung von 5-20 keV und bis zu einer Dosierung von 1 × E14 bis 1 × E16/cm2 und bis zu einer Tiefe von 100-500 Ångstrom durchgeführt.
  • Da die Ionenimplantation des Stickstoffverfahrens die Strukturen beschädigen kann, wird in einer Ausführungsform nach der Ionenimplantation ein herkömmlicher Vergütungsvorgang zur Behebung des Schadens durchgeführt. Das Endergebnis ist, dass das Stickstoffimplantat eine stickstoffpassiverte Oberfläche des Substrats 101 bereitstellt. Es versteht sich, dass die ausgebildete Photodiode eine Photodiode vom n-Topf/p-Sub-Typ ist, aber es können auch andere Typen von Photodioden verwendet werden. Die wichtige Überlegung ist, dass die Oberfläche der Photodiode passivert wird (welches Dotiermaterial sich auch immer auf der Oberfläche befindet).
  • In einer anderen Ausführungsform wird der Dotierschritt durch Thermodiffusion des Stickstoffs ins Substrat durchgeführt. Das Ziel und das Ergebnis sind gleich wie bei der Ionenimplantation: die Passivierung der ungebundenen Zustände des Siliziums mit Stickstoff. In einer Ausführungsform wird die Thermodiffusion bei 850-950 Grad C für etwa 20 Minuten oder länger durchgeführt. Ferner wird die Thermodiffusion nach der Strukturierung des Polysilizium-Gates 121 optimal angewendet und geätzt, da es schwierig ist, den Stickstoff durch das Polysilizium- und das Gate-Oxid zur gewünschten Photodiodenoberfläche zu verteilen, um die ungebundenen Zustände des Siliziums zu passivieren.
  • In Übereinstimmung mit einem anderen Aspekt der vorliegenden Erfindung wurde festgestellt, dass durch Ersetzen des Isolationsoxids 115, welches üblicherweise aus thermischem Siliziumoxid (SiO2) mit einem Siliziumoxynitrid (SiOxNy) ausgebildet wird, ein ähnlicher Passivierungseffekt festgestellt wurde. In 4 wird daher anstelle der Ausbildung eines Isolationsoxids 115 eine Siliziumoxynitridschicht zwischen dem Feldoxid 113 ausgebildet. Die Ausbildung der Siliziumoxynitridschicht ist auf dem Fachgebiet bekannt und kann unter Verwendung herkömmlicher chemischer Dampfabscheidungsverfahren durchgeführt werden. Die Verwendung des Siliziumoxynitrids, in Bezug auf Siliziumdioxid, stellt weniger Grenzflächen-Störstellen bereit und ersetzt schwache Bindungen nahe der Si-SiO2-Grenzfläche mit stärkeren Si-N-Bindungen. Daher kann der Dunkelstrom unter Verwendung des Siliziumoxynitrids als Gate-Dielektrikum reduziert werden. Als weitere Alternative dazu weist ein N2O-Nitrieroxid ähnliche Vorteile wie das Siliziumoxynitrid auf.
  • In der Beschreibung wird, wie in 6 dargestellt, weiters eine Photolithographiemaske 203 abgeschieden. Die Maske 203 wird unter Verwendung herkömmlicher Lithographieverfahren ausgebildet. Danach wird eine hohe Konzentrationsdotierung verwendet, um n+-Bereiche unter Verwendung der Maske 203 als Implementierungsmaske auszubilden. Die Implementierung der hohen Konzentrationsdotierung wird unter Verwendung bekannter Verfahren nach Stand der Technik und herkömmlichen Dotiermitteln durchgeführt. Dies bildet einen n+-Bereich 123 und einen n+-Bereich 125 aus. Hierbei ist anzumerken, dass der n+-Bereich 123 an der Grenze zwischen dem n-Topf 103 und dem p-Topf 105 ausgebildet wird. Wie unten näher beschrieben wird, werden die n+-Bereiche 123 und 125 als Source und Drain des Resettransistors verwendet.
  • Wie in 7 ersichtlich, ist der n+-Bereich 123 mit der Ausgangsschaltung verbunden. Die Ausgangsschaltung umfasst zusätzlich zu einem Zeilenauswahltransistor 153 einen Puffertransistor 151. Der n+-Bereich 123 ist mit dem Gate des Puffertransistors 151 gekoppelt, während der Drain des Puffertransistors 151 mit einer Festspannung, wie etwa VDD, gekoppelt ist. Die Source des Transistors 151 ist mit dem Drain des Zeilenauswahltransistors 153 gekoppelt, während die Source des Transistors 153 den Ausgang der Verarbeitungsschaltung bereitstellt. Das Gate des Zeilenauswahltransistors 153 empfängt ein Zeilenauswahlsignal RS.
  • Wie in 7 ebenfalls dargestellt, ist der n+-Bereich 125 mit einer Festspannung, wie etwa der Versorgungsspannung VDD, verbunden. Das Resetgate 121 wird periodisch durch ein Resetsignal aktiviert. Wenn das Resetsignal „ein" ist, wird der unter dem Resetgate 121 verlaufende Kanal leitend gemacht und der Strom ist in der Lage durch den Transistor zu fließen, um einen Reset der Photodiode durchzuführen.
  • Wie abgebildet, stellt die vorliegende Erfindung eine aktive Pixelphotodiodenstruktur bereit, die mithilfe des herkömmlichen CMOS-Verfahrens ausgebildet wird. Außerdem wird die Vorrichtung von 7 mit nur drei Transistoren ausgebildet, im Vergleich zu den für die zuvor beschriebenen gepinnten Photodioden benötigten vier Transistoren. Daher kann die vorliegende Erfindung für einen vorgegebenen Herstellungsbereich mehr an Bereichsfläche dem optischen Ablesen widmen als die Verarbeitungsschaltung. Außerdem verhindert dies die Bildverzögerung, die manchmal aufgrund eines nicht vollständigen Ladungstransfers von der Diode zum Floating-Knoten zu gepinnten Photodioden führen kann und zwar in Fällen, in denen das Sperrschicht-Profil nicht perfekt für den Ladungstransfer optimiert ist.
  • Die beschriebene Struktur der vorliegenden Erfindung ist für eine Tiefsperschicht-Photodiode vorgesehen, wie in der n-Topf/p-Sub-Sperrschicht zu sehen (wie zwischen dem n-Topf 103 und dem p-Substrat 101 zu sehen), wodurch eine hohe Empfindlichkeit der Vorrichtung bereitgestellt wird. Außerdem wird der Dunkelstrom dadurch verringert, dass ein Stickstoffdotiermitte die Siliziumoberfläche passiviert.
  • Die Ausbildung des aktiven Pixelsensors, wie in 2 und 3 dargestellt, weist im Allgemeinen die Ausbildung des n-Topfs 103 vor dem p-Topf 105 auf, aber diese Vorgänge könnten auch in umgekehrter Reihenfolge durchgeführt werden. Während die Ausbildung der Feldoxidbereiche 113 in 4 im Allgemeinen als nach der Ausbildung des n-Topfs 103 und des p-Topfs 105 dargestellt wurde, könnten der n-Topf und/oder der p-Topf außerdem nach der Ausbildung der Feldoxidbereiche 113 ausgebildet werden. Es ist ebenfalls verständlich, dass an der Stelle, an der die Vorrichtung im Allgemeinen unter Verwendung unterschiedlicher Typen von p- oder n-Typ- Materialien dargestellt wurde, die Materialtypen auch vertauscht werden könnten, um ähnliche Resultate zu erzielen. Beispielsweise könnten anstelle der ausgebildeten n-Topf/p-Sub-Photodiode alternative Materialtypen zur Ausbildung einer p-Topf/n-Sub-Photodiode verwendet werden. Daher können die Passivierungsverfahren auch mit Photodioden verwendet werden, die n+/p-Topf, n+/p-Sub, n-Topf/p-Sub, p+/n-Topf, p-Topf/n-Sub, etc. sind. Daher wird die Bezeichnung PN-Photodiode definiert, um alle Typen an Photodioden zu umfassen.
  • Außerdem könnte die oben beschriebene Photodiode ebenfalls in anderen Anwendungen verwendet werden. Die Photodiode könnte beispielsweise anstelle eines aktiven Pixelsensors in einem passiven Pixelsensor implementiert werden. Statt in einem aktiven Dreitransistor-Pixelsensor implementiert zu werden, könnten andere Typen aktiver Pixelsensoren verwendet werden, wie etwa ein Zweitransistor, ein Viertransistor oder eine Implementierung im logarithmischen Maßstab. Wie zuvor erwähnt, sind einige Beispiele von Ansätzen zur allgemeinen Gestaltung nach Stand der Technik zu diesen anderen Typen in den US-Patenten 5.587.596 , 5.926.214 und 5.933.190 dargestellt.

Claims (8)

  1. CMOS-Bildgebungsanordnung mit einer pn-Photodiode, umfassend: ein Halbleitersubstrat [101] von einem ersten Leitfähigkeitstyp; und einen Photodioden-Topf [103] von einem zweiten Leitfähigkeitstyp, der im Halbleitersubstrat [101] ausgebildet ist, dadurch gekennzeichnet, dass die Oberfläche des Photodioden-Topfes [103] ein Stickstoffdotiermittel zwecks Passivierung der Oberfläche umfasst.
  2. CMOS-Bildgebungsanordnung nach Anspruch 1, worin sich das Stickstoffdotiermittel von der Oberfläche um 10 bis 50 nm (100 bis 500 Ångstrom) nach unten erstreckt.
  3. CMOS-Bildgebungsanordnung nach Anspruch 1, worin das Stickstoffdotiermittel eine Konzentration von ungefähr 1 × E14 bis 1 × E16/cm2 aufweist.
  4. Bildgebungsanordnung nach Anspruch 1, welche ferner eine Siliziumoxidschicht [115] oberhalb des Topfs umfasst.
  5. CMOS-Bildgebungsanordnung nach Anspruch 1, welche ferner eine Siliziumoxynitridschicht oberhalb des Topfs aufweist.
  6. Verfahren zur Verringerung von Dunkelstrom in einer CMOS-Bildgebungsanordnung, welche eine pn-Photodiode aufweist, umfassend: ein Halbleitersubstrat [101] von einem ersten Leitfähigkeitstyp, und einen Photodioden-Topf [103] von einem zweiten Leitfähigkeitstyp, der im Halbleitersubstrat [101] ausgebildet ist; worin das Verfahren durch den Schritt des Dotierens der Oberfläche des Photodioden-Topfes [103] mit Stickstoff zwecks Passivierung derselben gekennzeichnet ist.
  7. Verfahren nach Anspruch 6, worin das Stickstoffdotiermittel mithilfe der Ionenimplantation eingebracht wird.
  8. Verfahren nach Anspruch 6, worin das Stickstoffdotiermittel mithilfe der Thermodiffusion eingebracht wird.
DE60220131T 2001-11-02 2002-10-30 Oberflächenpassivierung zur Reduktion des Dunkelstromes in einem CMOS Bildsensor Expired - Lifetime DE60220131T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/016,271 US6909162B2 (en) 2001-11-02 2001-11-02 Surface passivation to reduce dark current in a CMOS image sensor
US16271 2001-11-02

Publications (2)

Publication Number Publication Date
DE60220131D1 DE60220131D1 (de) 2007-06-28
DE60220131T2 true DE60220131T2 (de) 2008-01-24

Family

ID=21776271

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60220131T Expired - Lifetime DE60220131T2 (de) 2001-11-02 2002-10-30 Oberflächenpassivierung zur Reduktion des Dunkelstromes in einem CMOS Bildsensor

Country Status (5)

Country Link
US (1) US6909162B2 (de)
EP (1) EP1309008B1 (de)
CN (1) CN100492648C (de)
DE (1) DE60220131T2 (de)
TW (1) TWI220317B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180798B2 (en) * 2001-04-12 2007-02-20 Fuji Electric Co., Ltd. Semiconductor physical quantity sensing device
JP3974409B2 (ja) * 2002-01-22 2007-09-12 株式会社イシダ 搬送装置及びそれを備えた箱詰め装置
KR20050038034A (ko) * 2002-08-30 2005-04-25 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 이미지 센서, 이미지 센서를 포함하는 카메라 시스템 및 이미지 센서 제조 방법
KR100558528B1 (ko) * 2003-09-25 2006-03-10 동부아남반도체 주식회사 시모스 이미지 센서 및 그 제조방법
CN100369237C (zh) * 2004-07-29 2008-02-13 上海华虹Nec电子有限公司 一种cmos图像传感器的前道制程工艺方法
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100621561B1 (ko) * 2004-11-05 2006-09-19 삼성전자주식회사 Cmos 이미지 센서 및 그 구동 방법
US20080296644A1 (en) * 2005-05-02 2008-12-04 Samsung Electronics Co., Ltd. Cmos image sensors and methods of fabricating same
KR100672812B1 (ko) * 2005-05-02 2007-01-22 삼성전자주식회사 이미지 센서와 그 제조 방법
US20070063279A1 (en) * 2005-09-16 2007-03-22 Tolchinsky Peter G Insulation layer for silicon-on-insulator wafer
KR100741877B1 (ko) * 2005-12-29 2007-07-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 이의 제조 방법
US7544533B2 (en) * 2006-01-09 2009-06-09 Aptina Imaging Corporation Method and apparatus for providing an integrated circuit having p and n doped gates
US7442974B2 (en) * 2006-01-31 2008-10-28 Hiok Nam Tay Image sensor with inter-pixel isolation
US8053287B2 (en) * 2006-09-29 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making multi-step photodiode junction structure for backside illuminated sensor
US20080211050A1 (en) * 2007-03-01 2008-09-04 Hiok Nam Tay Image sensor with inter-pixel isolation
US8736726B2 (en) 2007-06-27 2014-05-27 Micron Technology, Inc. Pixel to pixel charge copier circuit apparatus, systems, and methods
US20100013039A1 (en) * 2008-07-21 2010-01-21 Omnivision Technologies, Inc. Backside-illuminated imaging sensor including backside passivation
US9153621B2 (en) * 2010-01-12 2015-10-06 Himax Imaging, Inc. Process of forming a back side illumination image sensor
US9013612B2 (en) 2010-08-20 2015-04-21 Semiconductor Components Industries, Llc Image sensors with antireflective layers
US8760543B2 (en) 2011-09-26 2014-06-24 Truesense Imaging, Inc. Dark reference in CCD image sensors
US10134926B2 (en) 2015-02-03 2018-11-20 Microsoft Technology Licensing, Llc Quantum-efficiency-enhanced time-of-flight detector
US9923003B2 (en) 2015-06-30 2018-03-20 Microsoft Technology Licensing, Llc CMOS image sensor with a reduced likelihood of an induced electric field in the epitaxial layer
CN106052857B (zh) * 2016-08-22 2017-12-01 成都三零嘉微电子有限公司 一种具有温度补偿功能的光电检测电路
US11700464B2 (en) * 2020-01-09 2023-07-11 Omnivision Technologies, Inc. Selective nitrided gate-oxide for RTS noise and white-pixel reduction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5642377A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Ultraviolet ray erasable type rewritable read-only memory
JPS5696877A (en) * 1979-12-30 1981-08-05 Shunpei Yamazaki Photoelectric converter
JPS61294866A (ja) 1985-06-21 1986-12-25 Nippon Texas Instr Kk 電荷結合型半導体装置
US5394005A (en) * 1992-05-05 1995-02-28 General Electric Company Silicon carbide photodiode with improved short wavelength response and very low leakage current
DE19632627A1 (de) * 1996-08-13 1998-02-19 Siemens Ag Verfahren zum Herstellen eines Licht aussendenden und/oder empfangenden Halbleiterkörpers
JP3602679B2 (ja) 1997-02-26 2004-12-15 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6232626B1 (en) * 1999-02-01 2001-05-15 Micron Technology, Inc. Trench photosensor for a CMOS imager
US6339248B1 (en) 1999-11-15 2002-01-15 Omnivision Technologies, Inc. Optimized floating P+ region photodiode for a CMOS image sensor
US6235600B1 (en) 2000-03-20 2001-05-22 Taiwan Semiconductor Manufacturing Company Method for improving hot carrier lifetime via a nitrogen implantation procedure performed before or after a teos liner deposition
US6271054B1 (en) 2000-06-02 2001-08-07 International Business Machines Corporation Method for reducing dark current effects in a charge couple device

Also Published As

Publication number Publication date
EP1309008A2 (de) 2003-05-07
US20030086011A1 (en) 2003-05-08
TWI220317B (en) 2004-08-11
DE60220131D1 (de) 2007-06-28
TW200302572A (en) 2003-08-01
US6909162B2 (en) 2005-06-21
CN100492648C (zh) 2009-05-27
CN1419296A (zh) 2003-05-21
EP1309008A3 (de) 2003-08-20
EP1309008B1 (de) 2007-05-16

Similar Documents

Publication Publication Date Title
DE60220131T2 (de) Oberflächenpassivierung zur Reduktion des Dunkelstromes in einem CMOS Bildsensor
DE60031221T2 (de) Photodiode für einen CMOS Bildsensor mit einem schwebenden Dotierungsbereich
DE60034389T2 (de) Festkörperbildaufnahmevorrichtung und Verfahren zu ihrer Herstellung
DE19630434C2 (de) Bipolarphototransistorpixelelement
DE3881004T2 (de) Verfahren zum herstellen von integrierten cmos-anordnungen mit verringerten gate-laengen.
DE4336135C1 (de) Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium
DE69207031T2 (de) CCD Festkörper-Bildaufnahmevorrichtung
DE2802987A1 (de) Festkoerper-abbildungsvorrichtung
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE102004063037A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102005062750B4 (de) Verfahren zur Herstellung eines CMOS-Bildsensors
DE4116694C2 (de) Mit einer Fotodiode versehene Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007062126A1 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
DE10160501A1 (de) Festkörper-Bildverarbeitungseinrichtung
DE19737772C2 (de) Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung
DE4010885C2 (de)
DE10256201A1 (de) Halbleiterbaugruppe, die einen Festkörper-Bildsensor mit unterdrückter Änderung der Störstellenkonzentrationsverteilung in einem Halbleitersubstrat hat, und Verfahren zu dessen Herstellung
DE69738645T2 (de) Aktiver Pixelsensor mit Durchbruch-Rücksetzstruktur und Unterdrückung des Übersprechsignales
DE68928396T2 (de) CMOS-integrierte Schaltung mit modifizierter Isolation
DE3005766A1 (de) Festkoerper-abbildungsanordnung
DE102007062127A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE19520958A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10031480A1 (de) CMOS-Bildsensor und Verfahren zur Herstellung desselben
DE102007038152B4 (de) Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
DE2804466B2 (de) Festkörper-Bildaufnahmeeinrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition