JP2688090B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2688090B2 JP2688090B2 JP1292663A JP29266389A JP2688090B2 JP 2688090 B2 JP2688090 B2 JP 2688090B2 JP 1292663 A JP1292663 A JP 1292663A JP 29266389 A JP29266389 A JP 29266389A JP 2688090 B2 JP2688090 B2 JP 2688090B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- film
- silicon
- oxide film
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、半導体装置の製造方法に関し、特に高集
積化を可能とする素子分離領域の形成方法を改善した半
導体装置の製造方法に関する。
積化を可能とする素子分離領域の形成方法を改善した半
導体装置の製造方法に関する。
（ロ）従来の技術 従来、半導体装置の素子分離領域を形成する方法とし
ては、窒化シリコン膜をマスクとして、厚い酸化シリコ
ン膜を選択的に形成するLOCOS法（Local Oxidation of
Silicon）が広く使われていたが、生成されるバーズビ
ーク（素子領域を狭くする口ばし状の絶縁部）の為、１
μｍ以下の素子間を分離することは困難である。そのた
めにバーズビークのない素子分離として、種々の方法が
提案されている。その１つに素子分離領域のシリコン表
面に溝を形成した後、CVD法により酸化シリコン膜を埋
め込む、いわゆるボックス法がある。
ては、窒化シリコン膜をマスクとして、厚い酸化シリコ
ン膜を選択的に形成するLOCOS法（Local Oxidation of
Silicon）が広く使われていたが、生成されるバーズビ
ーク（素子領域を狭くする口ばし状の絶縁部）の為、１
μｍ以下の素子間を分離することは困難である。そのた
めにバーズビークのない素子分離として、種々の方法が
提案されている。その１つに素子分離領域のシリコン表
面に溝を形成した後、CVD法により酸化シリコン膜を埋
め込む、いわゆるボックス法がある。
このボックス法は、まず第２図（ａ）に示す様に、シ
リコン基板21の素子分離領域に溝22を形成し、 次に、第２図（ｂ）に示す様に、CVD法により酸化シ
リコン膜23を溝内に埋め込み、 次に、第２図（ｃ）に示す様に、CVD酸化シリコン膜2
3が堆積されたシリコン基板21上にフォトレジスト24を
厚く塗布し、 次に第２図（ｄ）に示す様に、シリコン基板21の表面
が露出するまで、フォトレジスト24及びCVD酸化シリコ
ン膜23をエッチングし、素子分離領域23′を形成して行
われている。
リコン基板21の素子分離領域に溝22を形成し、 次に、第２図（ｂ）に示す様に、CVD法により酸化シ
リコン膜23を溝内に埋め込み、 次に、第２図（ｃ）に示す様に、CVD酸化シリコン膜2
3が堆積されたシリコン基板21上にフォトレジスト24を
厚く塗布し、 次に第２図（ｄ）に示す様に、シリコン基板21の表面
が露出するまで、フォトレジスト24及びCVD酸化シリコ
ン膜23をエッチングし、素子分離領域23′を形成して行
われている。
（ハ）発明が解決しようとする課題 上述した従来の半導体装置の製造方法では、溝22に埋
め込まれたCVD酸化シリコン膜23′がシリコン基板表面
と概同一平面上にあるから、素子分離領域が形成された
後に行われる素子の製造工程において、次のような問題
点を生じる。
め込まれたCVD酸化シリコン膜23′がシリコン基板表面
と概同一平面上にあるから、素子分離領域が形成された
後に行われる素子の製造工程において、次のような問題
点を生じる。
すなわち、ゲート形成工程において、フッ素系のエッ
チング液によるウェットエッチング処理が行われるが、
溝22に埋め込まれたCVD酸化シリコン膜23′は、熱酸化
によってシリコン基板21上に形成された酸化シリコン膜
よりも、前記エッチング処理液に対してエッチング速度
が速いために、第２図（ｅ）に示す様に、CVD酸化シリ
コン膜23′がシリコン基板21の表面よりも下に、後退し
てしまう。この様にして生じた段差は、急峻なため、そ
の後、ゲート電極等の素子を形成する際にエッチング残
渣が生じ易く、短絡現象を引き起こし、半導体装置の歩
留まりを低下させる原因となる。
チング液によるウェットエッチング処理が行われるが、
溝22に埋め込まれたCVD酸化シリコン膜23′は、熱酸化
によってシリコン基板21上に形成された酸化シリコン膜
よりも、前記エッチング処理液に対してエッチング速度
が速いために、第２図（ｅ）に示す様に、CVD酸化シリ
コン膜23′がシリコン基板21の表面よりも下に、後退し
てしまう。この様にして生じた段差は、急峻なため、そ
の後、ゲート電極等の素子を形成する際にエッチング残
渣が生じ易く、短絡現象を引き起こし、半導体装置の歩
留まりを低下させる原因となる。
また、ゲート作製工程において、ゲートのエッジ部
（素子分離領域のコーナー部分）では、溝の側壁部分に
もゲート酸化膜が形成される為、ゲートのエッジ部で、
電界集中が起こりやすく、ハンプ電流が流れる等の問題
を生じる。
（素子分離領域のコーナー部分）では、溝の側壁部分に
もゲート酸化膜が形成される為、ゲートのエッジ部で、
電界集中が起こりやすく、ハンプ電流が流れる等の問題
を生じる。
さらに、素子分離領域の溝にBPSG膜を埋め込む場合
は、埋め込み後の平坦性には、優れているが、高濃度の
ボロンとリンを含んでいる為、ゲート工程中のオートド
ーピング、またフッ素系のエッチング液のエッチング速
度が、熱酸化により形成された酸化シリコン膜よりも極
端に速い為、膜減り量が大きい等の欠点がある。
は、埋め込み後の平坦性には、優れているが、高濃度の
ボロンとリンを含んでいる為、ゲート工程中のオートド
ーピング、またフッ素系のエッチング液のエッチング速
度が、熱酸化により形成された酸化シリコン膜よりも極
端に速い為、膜減り量が大きい等の欠点がある。
この発明は、上記の事情を考慮してななされたもので
あって、素子分離領域形成時に、素子領域へのバーズビ
ークが無く、エッチング残渣による短絡現象がなく、素
子分離領域のコーナー部での電界集中を抑制でき、微細
化に有利な半導体装置の製造方法を提供しようとするも
のである。
あって、素子分離領域形成時に、素子領域へのバーズビ
ークが無く、エッチング残渣による短絡現象がなく、素
子分離領域のコーナー部での電界集中を抑制でき、微細
化に有利な半導体装置の製造方法を提供しようとするも
のである。
（ニ）課題を解決するための手段 この発明によれば、（ａ）シリコン基板表面にシリコ
ン酸化膜と多結晶シリコン膜と有機シリコンを原料とす
るCVD法によるマスク用酸化シリコン膜とを順に積層す
る工程と、（ｂ）このマスク用酸化シリコン膜を所定の
パターンにエッチングして酸化シリコン膜マスクを形成
し、このパターンを通してこの下の多結晶シリコン膜と
シリコン酸化膜とをエッチング後、シリコン基板に素子
分離領域用の溝を掘り、前記マスク用酸化シリコン膜を
除去後に、溝の側面を熱酸化して熱酸化シリコン絶縁層
を形成する工程と、（ｃ）前記溝に、ボロン及びリンを
含んだ珪酸ガラス（BPSG）を埋め込み、表面が平坦化さ
れたBPSG層を形成した後、このBPSG層を溝内に残すよう
にエッチバックしてBSPG絶縁層を形成する工程と、
（ｄ）前記BPSG絶縁層上に、CVD法で絶縁用酸化シリコ
ン膜を堆積して溝内を埋め込み、この絶縁用酸化シリコ
ン膜の上方を平坦化するBPSG膜を再び形成した後、BPSG
膜に対するエッチング速度が絶縁用酸化シリコン膜に対
するエッチング速度より遅いエッチング速度を呈するフ
ッ素系エッチング液を用いたウェットエッチング法によ
りエッチバックして絶縁用酸化シリコン膜の一部を残す
ようにして溝の上部に酸化シリコン絶縁層を形成して、
前記熱酸化シリコン絶縁層とBPSG絶縁層と酸化シリコン
絶縁層とからなる素子分離領域を形成する工程と、
（ｅ）前記、多結晶シリコン膜とシリコン酸化膜を除去
する工程と、からなる半導体装置の製造方法が提供され
る。
ン酸化膜と多結晶シリコン膜と有機シリコンを原料とす
るCVD法によるマスク用酸化シリコン膜とを順に積層す
る工程と、（ｂ）このマスク用酸化シリコン膜を所定の
パターンにエッチングして酸化シリコン膜マスクを形成
し、このパターンを通してこの下の多結晶シリコン膜と
シリコン酸化膜とをエッチング後、シリコン基板に素子
分離領域用の溝を掘り、前記マスク用酸化シリコン膜を
除去後に、溝の側面を熱酸化して熱酸化シリコン絶縁層
を形成する工程と、（ｃ）前記溝に、ボロン及びリンを
含んだ珪酸ガラス（BPSG）を埋め込み、表面が平坦化さ
れたBPSG層を形成した後、このBPSG層を溝内に残すよう
にエッチバックしてBSPG絶縁層を形成する工程と、
（ｄ）前記BPSG絶縁層上に、CVD法で絶縁用酸化シリコ
ン膜を堆積して溝内を埋め込み、この絶縁用酸化シリコ
ン膜の上方を平坦化するBPSG膜を再び形成した後、BPSG
膜に対するエッチング速度が絶縁用酸化シリコン膜に対
するエッチング速度より遅いエッチング速度を呈するフ
ッ素系エッチング液を用いたウェットエッチング法によ
りエッチバックして絶縁用酸化シリコン膜の一部を残す
ようにして溝の上部に酸化シリコン絶縁層を形成して、
前記熱酸化シリコン絶縁層とBPSG絶縁層と酸化シリコン
絶縁層とからなる素子分離領域を形成する工程と、
（ｅ）前記、多結晶シリコン膜とシリコン酸化膜を除去
する工程と、からなる半導体装置の製造方法が提供され
る。
この発明においては、シリコン基板表面にシリコン酸
化膜と多結晶シリコン膜と有機シリコンを原料とするCV
D法によるマスク用酸化シリコン膜とを順に積層する。
このシリコン酸化膜は、この上に積層される多結晶シリ
コン膜を使用後除去するエッチング工程において、シリ
コン基板のオーバーエッチングを防ぐためのものであっ
て、熱酸化法によってシリコン基板上に、通常100〜500
Åの膜厚に形成することができる。
化膜と多結晶シリコン膜と有機シリコンを原料とするCV
D法によるマスク用酸化シリコン膜とを順に積層する。
このシリコン酸化膜は、この上に積層される多結晶シリ
コン膜を使用後除去するエッチング工程において、シリ
コン基板のオーバーエッチングを防ぐためのものであっ
て、熱酸化法によってシリコン基板上に、通常100〜500
Åの膜厚に形成することができる。
この多結晶シリコン膜は、素子分離領域のバードビー
クの発生を防止するためのものであって、前記シリコン
酸化膜上に、例えばスパッタ法、気相成長法等によっ
て、通常1000〜3000Åの膜厚にして形成することができ
る。前記マスク用酸化シリコン膜は、素子分離領域の形
成を意図する位置と対応する位置に開口部を有するシリ
コン基板エッチング用のマスクを形成するためのもので
あって、前記多結晶シリコン膜の上に有機シリコン化合
物と酸素とを原料とするCVD法（例えば低圧CVD法等）に
より、通常1500〜3000Åの膜厚になるように形成するこ
とができる。この有機シリコン化合物としては、例えば
テトラエチルオルソシリケート（TEOS,(C2H5O)4Si)等が
ある。
クの発生を防止するためのものであって、前記シリコン
酸化膜上に、例えばスパッタ法、気相成長法等によっ
て、通常1000〜3000Åの膜厚にして形成することができ
る。前記マスク用酸化シリコン膜は、素子分離領域の形
成を意図する位置と対応する位置に開口部を有するシリ
コン基板エッチング用のマスクを形成するためのもので
あって、前記多結晶シリコン膜の上に有機シリコン化合
物と酸素とを原料とするCVD法（例えば低圧CVD法等）に
より、通常1500〜3000Åの膜厚になるように形成するこ
とができる。この有機シリコン化合物としては、例えば
テトラエチルオルソシリケート（TEOS,(C2H5O)4Si)等が
ある。
この発明においては、このマスク用酸化シリコン膜を
所定のパターンにエッチングして酸化シリコン膜マスク
を形成し、更にこのパターンを通してこの下の多結晶シ
リコン膜とシリコン酸化膜とをエッチング後、シリコン
基板に素子分離領域用の溝を掘り、前記マスク用酸化シ
リコン膜を除去後に、溝の側面を熱酸化して熱酸化シリ
コン絶縁層を形成する。この酸化シリコン膜マスクは、
シリコン基板の素子分離領域の形成を意図する位置に溝
を形成するためのマスクであって、ホトリソグラフィ法
によって、所定のパターンにエッチングして形成するこ
とができる。このパターンは、形成を意図するシリコン
基板の素子分離領域に対する位置に通常幅0.5〜2.0μｍ
の開口部を形成するのが適している。
所定のパターンにエッチングして酸化シリコン膜マスク
を形成し、更にこのパターンを通してこの下の多結晶シ
リコン膜とシリコン酸化膜とをエッチング後、シリコン
基板に素子分離領域用の溝を掘り、前記マスク用酸化シ
リコン膜を除去後に、溝の側面を熱酸化して熱酸化シリ
コン絶縁層を形成する。この酸化シリコン膜マスクは、
シリコン基板の素子分離領域の形成を意図する位置に溝
を形成するためのマスクであって、ホトリソグラフィ法
によって、所定のパターンにエッチングして形成するこ
とができる。このパターンは、形成を意図するシリコン
基板の素子分離領域に対する位置に通常幅0.5〜2.0μｍ
の開口部を形成するのが適している。
この溝は、素子分離領域を構成する熱酸化シリコン絶
縁層、BPSG絶縁層及び酸化シリコン絶縁層を積層するた
めのものであって、通常幅0.5〜2.0μｍ、深さ0.4〜1.0
μｍで所定のパターンを有するものであればよいが、そ
の形状は、開口面よりも底面が小さくなるような傾斜し
た側面を有する形状が好ましい。また、この溝は、前記
酸化シリコン膜マスクを用いて、例えば反応性イオンエ
ッチング法等によって形成することができる。この熱酸
化シリコン絶縁層は、形成を意図する素子分離領域を構
成してその絶縁性を高めるためのものであって、前記溝
の表面に熱酸化法によって通常、300〜600Åの膜厚にな
るように形成することができる。この際、通常露出して
いる多結晶シリコン膜の表面も酸化される。
縁層、BPSG絶縁層及び酸化シリコン絶縁層を積層するた
めのものであって、通常幅0.5〜2.0μｍ、深さ0.4〜1.0
μｍで所定のパターンを有するものであればよいが、そ
の形状は、開口面よりも底面が小さくなるような傾斜し
た側面を有する形状が好ましい。また、この溝は、前記
酸化シリコン膜マスクを用いて、例えば反応性イオンエ
ッチング法等によって形成することができる。この熱酸
化シリコン絶縁層は、形成を意図する素子分離領域を構
成してその絶縁性を高めるためのものであって、前記溝
の表面に熱酸化法によって通常、300〜600Åの膜厚にな
るように形成することができる。この際、通常露出して
いる多結晶シリコン膜の表面も酸化される。
この発明においては、前記溝にボロン及びリンを含ん
だ珪酸ガラス（BPSG）を埋め込み、表面が平坦化された
BPSG膜を形成した後、このBPSG層を溝内に残すようにエ
ッチバックしてBPSG絶縁層を形成する。このBPSG層は、
前記溝内にBPSG絶縁層を形成するためのものであって、
例えばCVD法により、溝の内部を含む領域に通常6000〜9
000Åの膜厚となるように堆積し、通常950℃以上の高温
で流動させることによって、表面を平坦化して形成する
ことができる。
だ珪酸ガラス（BPSG）を埋め込み、表面が平坦化された
BPSG膜を形成した後、このBPSG層を溝内に残すようにエ
ッチバックしてBPSG絶縁層を形成する。このBPSG層は、
前記溝内にBPSG絶縁層を形成するためのものであって、
例えばCVD法により、溝の内部を含む領域に通常6000〜9
000Åの膜厚となるように堆積し、通常950℃以上の高温
で流動させることによって、表面を平坦化して形成する
ことができる。
前記エッチバックは、前記BPSG層と熱酸化シリコン絶
縁層とのエッチング速度の選択比の大きなエッチング液
としては、例えばフッ化水素液（希釈HF）等を用いて行
うことができる。このBPSG絶縁層は、形成を意図する素
子分離領域を構成してその絶縁性を高めるためのもので
あって、前記溝の中に表面がシリコン基板面に対して凹
状となるように形成するのが適している。
縁層とのエッチング速度の選択比の大きなエッチング液
としては、例えばフッ化水素液（希釈HF）等を用いて行
うことができる。このBPSG絶縁層は、形成を意図する素
子分離領域を構成してその絶縁性を高めるためのもので
あって、前記溝の中に表面がシリコン基板面に対して凹
状となるように形成するのが適している。
この発明においては、前記BPSG絶縁層上に、CVD法で
絶縁用酸化シリコン膜を堆積して溝内を埋め込み、この
絶縁用酸化シリコン膜の上方を平坦化するBPSG膜を再び
形成した後、BPSG膜に対するエッチング速度が絶縁用酸
化シリコン膜に対するエッチング速度より遅いエッチン
グ速度を呈するフッ素系エッチング液を用いたウェット
エッチング法によりエッチバックして絶縁用酸化シリコ
ン膜の一部を残すようにして溝の上部に酸化シリコン絶
縁層を形成して前記熱酸化シリコン絶縁層とBPSG絶縁層
と酸化シリコン絶縁層とからなる素子分離領域を形成す
る。
絶縁用酸化シリコン膜を堆積して溝内を埋め込み、この
絶縁用酸化シリコン膜の上方を平坦化するBPSG膜を再び
形成した後、BPSG膜に対するエッチング速度が絶縁用酸
化シリコン膜に対するエッチング速度より遅いエッチン
グ速度を呈するフッ素系エッチング液を用いたウェット
エッチング法によりエッチバックして絶縁用酸化シリコ
ン膜の一部を残すようにして溝の上部に酸化シリコン絶
縁層を形成して前記熱酸化シリコン絶縁層とBPSG絶縁層
と酸化シリコン絶縁層とからなる素子分離領域を形成す
る。
この絶縁用酸化シリコン膜は、前記BPSG絶縁層の上に
シリコン基板面に対して凸状で、かつ前記多結晶シリコ
ン層の開口幅と同様の幅の酸化シリコン絶縁層を形成す
るためのものであって、前記多結晶シリコン膜及びBPSG
絶縁層上に、例えば低圧CVD法によって、HTO（High Tem
perature Oxide）あるいはNSG（Non doped Silicate Gl
ass）を、通常1000〜4000Åの膜厚に堆積させて形成す
ることができる。この再び形成するBPSG膜は、下方の前
記絶縁用酸化シリコン膜を所定形状にエッチングするた
めのものであって、例えばCVD法により絶縁用酸化シリ
コン膜の凹部を含む領域に、通常5000〜8000Åの膜厚と
なるように堆積し、通常950℃以上で流動させることに
よって表面を平坦化して形成することができる。前記エ
ッチング液は、最上部のBPSG膜の実質的全部とその下の
酸化シリコン膜の一部を所定形状にエッチングするため
のものであって、BPSG膜に対するエッチング速度が酸化
シリコン膜に対するエッチング速度より遅いエッチング
速度を呈するエッチング液を用いることができ、例えば
バッファードフッ酸（BHF）等を挙げることができる。
このエッチングにより、BPSG絶縁層の上にシリコン基板
面に対して凸状でかつ前記多結晶シリコン層の開口部の
幅と同様の幅を有する絶縁用酸化シリコン膜からなる酸
化シリコン絶縁膜を形成し、この酸化シリコン絶縁膜
と、この下部のBSPG絶縁層と、これらの絶縁層を包囲す
る前記熱酸化シリコン絶縁層とから素子分離領域を形成
する。
シリコン基板面に対して凸状で、かつ前記多結晶シリコ
ン層の開口幅と同様の幅の酸化シリコン絶縁層を形成す
るためのものであって、前記多結晶シリコン膜及びBPSG
絶縁層上に、例えば低圧CVD法によって、HTO（High Tem
perature Oxide）あるいはNSG（Non doped Silicate Gl
ass）を、通常1000〜4000Åの膜厚に堆積させて形成す
ることができる。この再び形成するBPSG膜は、下方の前
記絶縁用酸化シリコン膜を所定形状にエッチングするた
めのものであって、例えばCVD法により絶縁用酸化シリ
コン膜の凹部を含む領域に、通常5000〜8000Åの膜厚と
なるように堆積し、通常950℃以上で流動させることに
よって表面を平坦化して形成することができる。前記エ
ッチング液は、最上部のBPSG膜の実質的全部とその下の
酸化シリコン膜の一部を所定形状にエッチングするため
のものであって、BPSG膜に対するエッチング速度が酸化
シリコン膜に対するエッチング速度より遅いエッチング
速度を呈するエッチング液を用いることができ、例えば
バッファードフッ酸（BHF）等を挙げることができる。
このエッチングにより、BPSG絶縁層の上にシリコン基板
面に対して凸状でかつ前記多結晶シリコン層の開口部の
幅と同様の幅を有する絶縁用酸化シリコン膜からなる酸
化シリコン絶縁膜を形成し、この酸化シリコン絶縁膜
と、この下部のBSPG絶縁層と、これらの絶縁層を包囲す
る前記熱酸化シリコン絶縁層とから素子分離領域を形成
する。
この発明においては、前記多結晶シリコン膜とシリコ
ン酸化膜を除去する。この除去によってシリコン基板上
に素子形成領域が形成され、この領域に素子を形成して
半導体装置を製造することができる。
ン酸化膜を除去する。この除去によってシリコン基板上
に素子形成領域が形成され、この領域に素子を形成して
半導体装置を製造することができる。
この発明においては素子分離領域は、素子を形成する
工程（例えば、ゲート作製工程等）において、酸化シリ
コン絶縁膜が下方のBPSG絶縁層からのボロンやリンの拡
散を抑え、かつフッ酸系のエッチング液を用いても膜減
り量が少なく、良好な絶縁特性を呈することができる。
工程（例えば、ゲート作製工程等）において、酸化シリ
コン絶縁膜が下方のBPSG絶縁層からのボロンやリンの拡
散を抑え、かつフッ酸系のエッチング液を用いても膜減
り量が少なく、良好な絶縁特性を呈することができる。
（ホ）作用 多結晶シリコン膜が、バーズビークの発生を抑え、ま
た、酸化シリコン膜に対するエッチング速度がBPSG層に
対するエッチング速度より速いエッチング速度を呈する
エッチング液が多結晶シリコン膜の開口部に堆積された
酸化シリコン膜をシリコン基板面に対して凸状となるよ
うにエッチングする。
た、酸化シリコン膜に対するエッチング速度がBPSG層に
対するエッチング速度より速いエッチング速度を呈する
エッチング液が多結晶シリコン膜の開口部に堆積された
酸化シリコン膜をシリコン基板面に対して凸状となるよ
うにエッチングする。
（ヘ）実施例 以下に、この発明の実施例を図面に基づいて説明す
る。
る。
最初に第１図（ａ）に示す様に、Ｐ型シリコン基板10
の表面に熱酸化法により、300Åの熱酸化シリコン膜11
を形成し、この上に2000Åの多結晶シリコン膜と2300Å
のCVD法によるマスク用シリコン膜13を低圧CVD法により
順次堆積させる。ただし、マスク用酸化シリコン膜13に
対する原料としては、テトラエチルオルソシリケート
（(C2H5O)4Si）と酸素を用いる。
の表面に熱酸化法により、300Åの熱酸化シリコン膜11
を形成し、この上に2000Åの多結晶シリコン膜と2300Å
のCVD法によるマスク用シリコン膜13を低圧CVD法により
順次堆積させる。ただし、マスク用酸化シリコン膜13に
対する原料としては、テトラエチルオルソシリケート
（(C2H5O)4Si）と酸素を用いる。
次に、ホトマスクを用いた反応性イオンエッチング法
により、マスク用酸化シリコン膜13に素子分離領域の形
成を意図する位置に対応するパターンのエッチングを施
し、ホトマスクを除去して酸化シリコン膜のマスク13a
を形成する。
により、マスク用酸化シリコン膜13に素子分離領域の形
成を意図する位置に対応するパターンのエッチングを施
し、ホトマスクを除去して酸化シリコン膜のマスク13a
を形成する。
次に、第１図（ｂ）に示すように、酸化シリコン膜の
マスク13aを用いた反応性イオンエッチング法により多
結晶シリコン膜12、熱酸化シリコン膜11を所定のパター
ンにエッチングし、更にシリコン基板に上部幅1.0μm,
下部幅0.2〜0.4μｍ、深さ0.7μｍの所定のパターンの
溝14を形成する。すなわち、溝14の側壁には、テーパが
付くようにエッチングする。
マスク13aを用いた反応性イオンエッチング法により多
結晶シリコン膜12、熱酸化シリコン膜11を所定のパター
ンにエッチングし、更にシリコン基板に上部幅1.0μm,
下部幅0.2〜0.4μｍ、深さ0.7μｍの所定のパターンの
溝14を形成する。すなわち、溝14の側壁には、テーパが
付くようにエッチングする。
次に、第１図（ｃ）に示す様に、酸化シリコン膜のマ
スク13aを除去し、溝14内に再び熱酸化法により450Åの
熱酸化シリコン絶縁層15を形成する。この時、多結晶シ
リコン膜12上にも熱酸化シリコン膜を形成する。その上
に7500ÅのBPSG膜16をCVD法により堆積させ、窒素雰囲
気中で950℃以上の高温でアニールし、平坦化する。
スク13aを除去し、溝14内に再び熱酸化法により450Åの
熱酸化シリコン絶縁層15を形成する。この時、多結晶シ
リコン膜12上にも熱酸化シリコン膜を形成する。その上
に7500ÅのBPSG膜16をCVD法により堆積させ、窒素雰囲
気中で950℃以上の高温でアニールし、平坦化する。
次に、第１図（ｄ）に示す様に、BPSG膜16と熱酸化シ
リコン膜11とのエッチング速度の選択比の大きなエッチ
ング液のフッ化水素液（希釈HF）を用いて、熱酸化シリ
コン膜11にサイドエッチが入らない様に、BPSG膜をエッ
チング処理し、BPSG絶縁層16′の表面の高さがシリコン
基板10の表面よりも高くならない程度に設定する。
リコン膜11とのエッチング速度の選択比の大きなエッチ
ング液のフッ化水素液（希釈HF）を用いて、熱酸化シリ
コン膜11にサイドエッチが入らない様に、BPSG膜をエッ
チング処理し、BPSG絶縁層16′の表面の高さがシリコン
基板10の表面よりも高くならない程度に設定する。
次に、第１図（ｅ）に示す様に、溝内のBPSG絶縁層1
6′の表面を覆う様に、溝内に低圧CVD法によって2500Å
のHTO（High Temperature Oxide SiO2）膜17を堆積させ
る。その上に再び6500ÅのBPSG膜18を前記と同様の方法
で堆積させ、平坦化する。
6′の表面を覆う様に、溝内に低圧CVD法によって2500Å
のHTO（High Temperature Oxide SiO2）膜17を堆積させ
る。その上に再び6500ÅのBPSG膜18を前記と同様の方法
で堆積させ、平坦化する。
次に第１図（ｆ）に示す様に、BPSG膜のエッチング速
度がHTO膜のエッチング速度よりやや遅い様なエッチン
グ液のバッファードフッ酸（BHF）を用いて多結晶シリ
コン膜12の表面が露出するまでエッチング処理を行い、
BPSG絶縁層16′の上部にHTO絶縁層17′を残すようにす
る。
度がHTO膜のエッチング速度よりやや遅い様なエッチン
グ液のバッファードフッ酸（BHF）を用いて多結晶シリ
コン膜12の表面が露出するまでエッチング処理を行い、
BPSG絶縁層16′の上部にHTO絶縁層17′を残すようにす
る。
更に、第１図（ｇ）に示す様に、多結晶シリコン膜12
を反応性イオンエッチング法により除去した後、熱酸化
シリコン膜11をフッ酸系エッチグ液により除去し、素子
分離領域を形成する。
を反応性イオンエッチング法により除去した後、熱酸化
シリコン膜11をフッ酸系エッチグ液により除去し、素子
分離領域を形成する。
この素子分離領域は、バーズビークの発生はなかっ
た。
た。
更に、この素子分離領域を有するシリコン基板の上
に、FETを形成して半導体装置を作製する。得られた半
導体装置は、ハンプ電流や短絡現象がなく、良好な素子
分離領域が形成されていることが確認された。
に、FETを形成して半導体装置を作製する。得られた半
導体装置は、ハンプ電流や短絡現象がなく、良好な素子
分離領域が形成されていることが確認された。
（ト）発明の効果 この発明によれば、下記の結果が得られる。
（１）素子領域のバーズビークを解消することができ
る。
る。
（２）素子分離領域以外のシリコン基板表面上にシリコ
ン酸化膜を薄く形成し、その上に多結晶シリコン膜を厚
く堆積することにより、素子分離領域をシリコン基板表
面よりも突出させるように形成しているので、後工程で
のエッチング処理によって絶縁物が多少エッチングされ
てもシリコン基板表面よりも落ち込むことはない。した
がって、ゲートコーナー部での電界集中を抑制し、ハン
プ電流が流れるのを防止できる。
ン酸化膜を薄く形成し、その上に多結晶シリコン膜を厚
く堆積することにより、素子分離領域をシリコン基板表
面よりも突出させるように形成しているので、後工程で
のエッチング処理によって絶縁物が多少エッチングされ
てもシリコン基板表面よりも落ち込むことはない。した
がって、ゲートコーナー部での電界集中を抑制し、ハン
プ電流が流れるのを防止できる。
（３）素子分離領域内で、BSPG絶縁層の上部にHTO膜を
形成している為、ゲート工程等でのオートドーピングを
抑制できる。
形成している為、ゲート工程等でのオートドーピングを
抑制できる。
（４）素子分離領域内で、BSPG絶縁層の上部にHTO絶縁
層を用いている為、HTO絶縁層のフッ酸系のウェットエ
ッチレートはBSPG絶縁層に比較して遅く、熱酸化膜に近
い為、工程中での膜減り量を低減できる。
層を用いている為、HTO絶縁層のフッ酸系のウェットエ
ッチレートはBSPG絶縁層に比較して遅く、熱酸化膜に近
い為、工程中での膜減り量を低減できる。
（５）素子分離溝内の埋め込みに多結晶シリコン膜を用
いた場合は、エッチバック後に多結晶シリコン膜の表面
を酸化する必要がある為、シリコン基板への応力の影響
を考慮する必要があるが、BPSG膜を用いた場合は酸化等
の必要がなく、シリコン基板に与える応力を低減するこ
とができる。
いた場合は、エッチバック後に多結晶シリコン膜の表面
を酸化する必要がある為、シリコン基板への応力の影響
を考慮する必要があるが、BPSG膜を用いた場合は酸化等
の必要がなく、シリコン基板に与える応力を低減するこ
とができる。
第１図（ａ）〜（ｇ）は本発明の実施例において作製し
た半導体装置の製造工程説明図、第２図は従来の半導体
装置の製造方法の説明図である。 10……Ｐ型シリコン基板、11……熱酸化シリコン膜、12
……多結晶シリコン膜、13……マスク用酸化シリコン
膜、13a……酸化シリコン膜のマスク、14……溝、15…
…酸化シリコン絶縁層、16……BSPG膜、16′……BSPG絶
縁層、17……HTO膜、17′……HTO絶縁層、18……BSPG
膜。
た半導体装置の製造工程説明図、第２図は従来の半導体
装置の製造方法の説明図である。 10……Ｐ型シリコン基板、11……熱酸化シリコン膜、12
……多結晶シリコン膜、13……マスク用酸化シリコン
膜、13a……酸化シリコン膜のマスク、14……溝、15…
…酸化シリコン絶縁層、16……BSPG膜、16′……BSPG絶
縁層、17……HTO膜、17′……HTO絶縁層、18……BSPG
膜。
Claims (1)
- 【請求項１】（ａ）シリコン基板表面にシリコン酸化膜
と多結晶シリコン膜と有機シリコンを原料とするCVD法
によるマスク用酸化シリコン膜とを順に積層する工程
と、 （ｂ）このマスク用酸化シリコン膜を所定のパターンに
エッチングして酸化シリコン膜マスクを形成し、このパ
ターンを通してこの下の多結晶シリコン膜とシリコン酸
化膜とをエッチング後、シリコン基板に素子分離領域用
の溝を掘り、前記マスク用酸化シリコン膜を除去後に、
溝の側面を熱酸化して熱酸化シリコン絶縁層を形成する
工程と、 （ｃ）前記溝に、ボロン及びリンを含んだ珪酸ガラス
（BPSG）を埋め込み、表面が平坦化されたBPSG層を形成
した後、このBPSG層を溝内に残すようにエッチバックし
てBPSG絶縁層を形成する工程と、 （ｄ）前記BPSG絶縁層上に、CVD法で絶縁用酸化シリコ
ン膜を堆積して溝内を埋め込み、この絶縁用酸化シリコ
ン膜の上方を平坦化するBPSG膜を再び形成した後、BPSG
膜に対するエッチング速度が絶縁用酸化シリコン膜に対
するエッチング速度より遅いエッチング速度を呈するフ
ッ素系エッチング液を用いたウェットエッチング法によ
りエッチバックして絶縁用酸化シリコン膜の一部を残す
ようにして溝の上部に酸化シリコン絶縁層を形成して、
前記熱酸化シリコン絶縁層とBPSG絶縁層と酸化シリコン
絶縁層とからなる素子分離領域を形成する工程と、 （ｅ）前記多結晶シリコン膜とシリコン酸化膜を除去す
る工程と、 からなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292663A JP2688090B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292663A JP2688090B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03153031A JPH03153031A (ja) | 1991-07-01 |
| JP2688090B2 true JP2688090B2 (ja) | 1997-12-08 |
Family
ID=17784694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1292663A Expired - Fee Related JP2688090B2 (ja) | 1989-11-10 | 1989-11-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2688090B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3092478B2 (ja) * | 1995-06-16 | 2000-09-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH09252049A (ja) * | 1996-03-15 | 1997-09-22 | Mitsubishi Electric Corp | 多層埋め込みトレンチアイソレーション |
| JP5073695B2 (ja) * | 1997-06-13 | 2012-11-14 | 聯華電子股▲ふん▼有限公司 | 半導体装置の製造方法 |
| JP2002100672A (ja) | 2000-09-21 | 2002-04-05 | Nec Corp | 素子分離用トレンチの形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61283141A (ja) * | 1985-06-10 | 1986-12-13 | Nec Corp | 半導体装置の製造方法 |
| DE3683039D1 (de) * | 1986-04-04 | 1992-01-30 | Ibm Deutschland | Verfahren zum herstellen von silicium und sauerstoff enthaltenden schichten. |
| JPS63228732A (ja) * | 1987-03-18 | 1988-09-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01204441A (ja) * | 1988-02-09 | 1989-08-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01258439A (ja) * | 1988-04-08 | 1989-10-16 | Nec Corp | 半導体装置およびその製造方法 |
-
1989
- 1989-11-10 JP JP1292663A patent/JP2688090B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03153031A (ja) | 1991-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100424850C (zh) | 浅沟槽隔离结构的制造方法以及半导体结构 | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPS62269335A (ja) | 半導体デバイスの製造方法 | |
| JPH0580148B2 (ja) | ||
| JPH07335638A (ja) | デバイス作製プロセス | |
| JPH0661342A (ja) | トレンチ素子分離膜製造方法 | |
| US5326715A (en) | Method for forming a field oxide film of a semiconductor device | |
| JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
| KR960005552B1 (ko) | 반도체 소자의 분리막 형성 방법 | |
| JPH11330226A (ja) | 浅いトレンチアイソレ―ション方法 | |
| JP2688090B2 (ja) | 半導体装置の製造方法 | |
| JP2553702B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05849B2 (ja) | ||
| JPH0199230A (ja) | 分離領域形成方法 | |
| US6444539B1 (en) | Method for producing a shallow trench isolation filled with thermal oxide | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| JPH09289245A (ja) | 半導体装置の製造方法 | |
| JP3397693B2 (ja) | 半導体装置とその製造方法 | |
| JP2669724B2 (ja) | 半導体装置の製造方法 | |
| JP3164381B2 (ja) | 半導体装置の製造方法 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| JPS60161632A (ja) | 半導体装置及びその製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0516181B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |