TWI466234B - 形成埋入式導線的方法及埋入式導線的結構 - Google Patents

形成埋入式導線的方法及埋入式導線的結構 Download PDF

Info

Publication number
TWI466234B
TWI466234B TW101126306A TW101126306A TWI466234B TW I466234 B TWI466234 B TW I466234B TW 101126306 A TW101126306 A TW 101126306A TW 101126306 A TW101126306 A TW 101126306A TW I466234 B TWI466234 B TW I466234B
Authority
TW
Taiwan
Prior art keywords
layer
trench
conductive layer
buried
forming
Prior art date
Application number
TW101126306A
Other languages
English (en)
Other versions
TW201342527A (zh
Inventor
Vivek Gopalan
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201342527A publication Critical patent/TW201342527A/zh
Application granted granted Critical
Publication of TWI466234B publication Critical patent/TWI466234B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

形成埋入式導線的方法及埋入式導線的結構
本發明是關於積體電路(IC)的製作，且特別是關於形成埋入式導線的方法，以及埋入式導線的結構。
為了增加電晶體的通道長度、充分利用基底空間、增加不同層級的導線之間的距離等等目的，可以在基底中形成埋入式導線。
舉例而言，當DRAM的集積度增加超過一定程度時，傳統平面式電晶體的通道長會過短而造成短通道效應等，且元件尺寸的縮小亦減少字元線及位元線之間的距離，從而引發較大的寄生電容。如將字元線形成為基底內的埋入式導線，即可解決以上問題。
然而，由於埋入式導電層整體深埋於溝渠中，所以隨後形成於覆蓋埋入式導線之介電層中的接觸窗將具有大長寬比而難以形成。再者，由於接觸孔洞的形成需要蝕穿接觸接區域中埋入式導電層之上的溝渠中所填充的介電層，所以周邊的磊晶層會凹陷。
因此，本發明提供形成埋入式導線的方法。
本發明亦提供埋入式導線結構，其可以使用上述本發明的方法形成。
本發明之形成埋入式導線的方法如下。首先提供基底，此基底中有溝渠且上有接觸區域，其中溝渠有一末端 部分位於接觸區域中，且溝渠中填充有導電層。接著形成罩幕層覆蓋溝渠的末端部分中的導電層，即接觸區域中的導電層。接著以罩幕層為罩幕回蝕刻導電層。
在本發明一實施例中，上述方法更包括：移除罩幕層；於基板上形成介電層；以及於介電層中形成至少一個接觸窗，此接觸窗位於溝渠之末端部分中的導電層上。其中，在移除罩幕層之後但在形成介電層之前，更可於不位在溝渠的末端部分中的導電層之上形成頂蓋層。
在本發明一實施例中，上述導電層與基底之間以絕緣層相隔。
在本發明一實施例中，上述埋入式導線用作字元線。
本發明之埋入式導線的結構包括基底及導電層。基底中有溝渠且上有接觸區域，其中溝渠有一末端部分位於接觸區域中。導電層填充於溝渠中，其中位於接觸區域中溝渠的末端部分中的導電層的頂部高於不位於接觸區域中溝渠的末端部分中的導電層的頂部。
在本發明一實施例中，上述結構更包括：介電層，覆蓋基底及導電層；以及至少一個接觸窗，位於介電層中，且位在溝渠末端部分中的導電層上。此時上述結構可更包括頂蓋層，位於不位在溝渠末端部分中的導電層之上。
在本發明一實施例中，上述結構更包括絕緣層，其中導電層與基底以此絕緣層相隔。
在本發明一實施例中，上述埋入式導線用作字元線。
由於接觸區域中的埋入式導線的頂部高於非接觸區 域中的埋入式導線的頂部，隨後形成於覆蓋埋入式導線的介電層中的接觸窗的長寬比小於先前技術中的接觸窗。
再者，亦可於非接觸區域的埋入式導線之上形成氮化物頂蓋層，因為形成接觸窗時不需要蝕穿此頂蓋層。又，由於形成接觸窗時不必蝕穿接觸區內之埋入式導線上方溝渠中所填充的介電層，故可大為減少周邊之磊晶層的凹陷。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A及2以剖面繪示根據本發明一實施例之形成埋入式導線的方法。圖1B為圖1A所示結構的上視圖，其中圖1A為該結構的A-A’剖面圖。此外，圖1C/1D繪示圖1A及1B所示結構的C-C’/D-D’剖面圖。
請參照圖1A~1D，首先提供基底100，基底100中有多個溝渠102，其可用罩幕層104定義，且其中填充有導電層108。基底100可為半導體基底，例如磊晶矽基底。基底100中溝渠102的深度D可為1300~1400埃。導電層108與基底100可以絕緣層106相隔，此絕緣層106形成在溝槽102的底部及側壁，且可利用熱氧化法形成。導電層108可包括摻雜多晶矽或金屬材料。金屬材料的實例包括氮化鈦(TiN)及鎢等。基底100上有接觸區域110，用於埋入式導線的電性連接。此埋入式導線稍後將由導電層108形成。各溝渠102有一末端部分位於接觸區域110內。
接著形成罩幕層112覆蓋位於各溝槽102的末端部分 的導電層108，即接觸區域110中的導電層108。罩幕層112可為以微影定義的圖案化正光阻層。接著以罩幕層112為罩幕進行非等向性蝕刻114，以回蝕刻暴露於接觸區域110外的導電層108，致使接觸區域110外的導電層108具有剖面輪廓116。因此，獲得了各自於接觸區域110中具較大高度的埋入式導線108a+b。埋入式導線108a+b可用作DRAM陣列的字元線，但不限於此。回蝕刻的深度h可於600~650埃。之後形成於接觸區域110中的導電層108上的接觸窗的位置以點圈120標示。
請參照圖2，在進行非等向性蝕刻114並移除罩幕層104後，可於接觸區域110外的導電層108a上的溝渠102中填充頂蓋層130。接著形成介電層132覆蓋基底110、埋入式導線108a+b及頂蓋層130，再於其中形成接觸窗134。各埋入式導線108a+b上可具有兩個以上的接觸窗134位於其在接觸區域110內的部分108b之上，從而減少電阻。
由於各埋入式導線108a+b位於接觸區域110內的部分108b的頂部高於不位在接觸區域110內的部分108a，之後形成於覆蓋埋入式導線108a+b的介電層132中的接觸窗134的長寬比小於先前技術之對應接觸窗的長寬比。
再者，由於形成接觸窗134時不需要蝕穿頂蓋層130，故頂蓋層130可包括氮化矽之類的硬材料。更進一步說，由於形成接觸窗134時不需要蝕穿埋入式導線108a+b的位於接觸區域110內的部分108b上的溝渠102中所填充的介電層，故可顯著減少周邊的磊晶層的凹陷。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基底
102‧‧‧溝渠
104、112‧‧‧罩幕層
106‧‧‧絕緣層
108‧‧‧導電層
108a、108b‧‧‧埋入式導線的不同部分
110‧‧‧接觸區域
114‧‧‧非等向性蝕刻
116‧‧‧剖面輪廓
120‧‧‧標示接觸窗位置的點圈
130‧‧‧頂蓋層
132‧‧‧介電層
134‧‧‧接觸窗
圖1A及圖2以剖面圖繪示本發明實施例之形成埋入式導線的方法。
圖1B為圖1A所示結構的上視圖，其中圖1A為該結構的A-A’剖面圖。
圖1C/1D)為圖1A及1B所示結構的C-C’/D-D’剖面圖。
100‧‧‧基底
102‧‧‧溝渠
104、112‧‧‧罩幕層
106‧‧‧絕緣層
108‧‧‧導電層
110‧‧‧接觸區域
114‧‧‧非等向性蝕刻
116‧‧‧剖面輪廓

Claims (10)

  1. 一種形成埋入式導線的方法，包括：提供基底，該基底中有溝渠且上有接觸區域，其中該溝渠有一末端部分位於該接觸區域中，且該溝渠中填充有導電層；形成罩幕層覆蓋該溝渠的該末端部分中的該導電層；以及以該罩幕層為罩幕回蝕刻該導電層。
  2. 如申請專利範圍第1項之形成埋入式導線的方法，更包括：移除該罩幕層；於該基板上形成介電層；以及於該介電層中形成至少一個接觸窗，該接觸窗位於該溝渠之該末端部分中的該導電層上。
  3. 如申請專利範圍第2項之形成埋入式導線的方法，更包括：在移除該罩幕層之後但在形成該介電層之前，於不位在該溝渠的該末端部分中的該導電層之上形成頂蓋層。
  4. 如申請專利範圍第1項之形成埋入式導線的方法，其中該導電層與該基底以絕緣層相隔。
  5. 如申請專利範圍第1項之形成埋入式導線的方法，其中該埋入式導線是用作字元線。
  6. 一種埋入式導線的結構，包括：基底，該基底中有溝渠且上有接觸窗，其中該溝渠內 有一末端部分位於接觸區域中；以及導電層，填充於該溝渠中，其中該溝渠內的該末端部分中的該導電層的頂部高於不位在該溝渠內的該末端部分中的該導電層的頂部。
  7. 如申請專利範圍第6項之埋入式導線的結構，更包括：介電層，覆蓋該基底及該導電層；以及至少一個接觸窗，位於介電層中，且位在該溝渠的該末端部分中的該導電層上。
  8. 如申請專利範圍第7項之埋入式導線的結構，更包括：頂蓋層，位於不位在該溝渠的該末端部分中的該導電層之上。
  9. 如申請專利範圍第6項之埋入式導線的結構，更包括絕緣層，該導電層與該基底以該絕緣層相隔。
  10. 如申請專利範圍第6項之埋入式導線的結構，其中該埋入式導線是用作字元線。
TW101126306A 2012-04-11 2012-07-20 形成埋入式導線的方法及埋入式導線的結構 TWI466234B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/443,899 US9653401B2 (en) 2012-04-11 2012-04-11 Method for forming buried conductive line and structure of buried conductive line

Publications (2)

Publication Number Publication Date
TW201342527A TW201342527A (zh) 2013-10-16
TWI466234B true TWI466234B (zh) 2014-12-21

Family

ID=49324358

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126306A TWI466234B (zh) 2012-04-11 2012-07-20 形成埋入式導線的方法及埋入式導線的結構

Country Status (3)

Country Link
US (1) US9653401B2 (zh)
CN (1) CN103377997B (zh)
TW (1) TWI466234B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789179B (zh) * 2014-12-22 2019-01-11 华邦电子股份有限公司 动态随机存取存储器的有源区接触窗及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110101539A1 (en) * 2009-10-30 2011-05-05 Oki Semiconductor Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10134101B4 (de) * 2001-07-13 2006-03-23 Infineon Technologies Ag Integrierter Halbleiterspeicher und Herstellungsverfahren
CN1286178C (zh) 2002-08-28 2006-11-22 旺宏电子股份有限公司 存储器件的结构及其制造方法
TW200541423A (en) * 2004-03-05 2005-12-16 Ngk Spark Plug Co Wiring substrate and process for manufacturing the same
JP5237607B2 (ja) * 2007-10-25 2013-07-17 新光電気工業株式会社 基板の製造方法
JP2009295873A (ja) * 2008-06-06 2009-12-17 Panasonic Corp 半導体装置
US8299625B2 (en) * 2010-10-07 2012-10-30 International Business Machines Corporation Borderless interconnect line structure self-aligned to upper and lower level contact vias

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110101539A1 (en) * 2009-10-30 2011-05-05 Oki Semiconductor Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
CN103377997B (zh) 2015-09-30
CN103377997A (zh) 2013-10-30
TW201342527A (zh) 2013-10-16
US20130270708A1 (en) 2013-10-17
US9653401B2 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
KR101088816B1 (ko) 반도체 소자 및 그의 제조방법
US9793171B2 (en) Buried source-drain contact for integrated circuit transistor devices and method of making same
TW201407788A (zh) 半導體裝置的製造方法以及半導體裝置
US9147604B2 (en) Memory process
US9269819B2 (en) Semiconductor device having a gate and a conductive line in a pillar pattern
JP2012015345A (ja) 半導体装置
TWI466234B (zh) 形成埋入式導線的方法及埋入式導線的結構
KR101159985B1 (ko) 반도체 소자 및 그 제조 방법
JP2009224660A (ja) 半導体装置の製造方法
US9093471B2 (en) Method for forming trench MOS structure
JP5903139B2 (ja) 半導体装置の製造方法、及び、半導体装置
TWI708342B (zh) 半導體結構及其製造方法以及半導體元件的終端區結構
JP2009238866A (ja) 半導体装置の製造方法
JP2013235889A (ja) 半導体装置の製造方法
JP5646116B1 (ja) 半導体装置の製造方法、及び、半導体装置
TWI441320B (zh) 動態隨機存取記憶體及其製造方法
TW201828409A (zh) 半導體元件及其製造方法
US10453941B2 (en) Surround gate transistor and method for producing the same
JP6114425B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP2016048708A (ja) 半導体装置の製造方法
JP2009147248A (ja) 半導体装置の製造方法
JP2013239566A (ja) 半導体装置及びその製造方法
KR20110102727A (ko) 매립 게이트형 반도체 소자의 제조방법
JP2014007364A (ja) 半導体装置の製造方法、及び半導体装置
JP2005353863A (ja) 半導体装置の製造方法