JP3456477B2 - 絶縁ゲート型電界効果トランジスタ - Google Patents
絶縁ゲート型電界効果トランジスタInfo
- Publication number
- JP3456477B2 JP3456477B2 JP2001021457A JP2001021457A JP3456477B2 JP 3456477 B2 JP3456477 B2 JP 3456477B2 JP 2001021457 A JP2001021457 A JP 2001021457A JP 2001021457 A JP2001021457 A JP 2001021457A JP 3456477 B2 JP3456477 B2 JP 3456477B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- insulating film
- gate
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
効果トランジスタに関し、詳しくは、トレンチゲート構
造を有する絶縁ゲート型電界効果トランジスタに関す
る。
レンチゲート構造を採用すると、セルの高集積化を図る
とともに、オン抵抗を低減できる。このため、トレンチ
ゲート構造を有する絶縁ゲート型電界効果トランジスタ
が近年注目されている。トレンチゲート構造を有する絶
縁ゲート型電界効果トランジスタは、半導体基板の上面
に格子状に形成された溝(トレンチ)に絶縁膜(ゲート
絶縁膜)を介して、ゲート電極として機能する導体膜が
埋設されたゲート構造を有している。そして、半導体基
板の上面側に設けられた半導体領域をソース領域、下面
側に設けられた半導体領域をドレイン領域とし、ソース
領域とドレイン領域との間に挟まれた半導体領域をチャ
ネルとしている。このような絶縁ゲート型電界効果トラ
ンジスタでは、チャネルを通じてドレイン領域とソース
領域との間に、その素子の縦方向に電流が流れ、この電
流はゲート電極に印加する電圧を変化させることにより
制御することができる。
ート構造を有する絶縁ゲート型電界効果トランジスタに
おいては、半導体基板に溝を形成し、溝の底面及び側面
を被覆するように絶縁膜を形成し、この絶縁膜を介して
溝内にゲート電極またはゲート引出電極を形成してい
る。この半導体基板に形成される溝は、例えば、異方性
エッチング処理により、半導体基板の表面に対してほぼ
垂直な壁面を有するように形成されている。
壁面を有する溝を形成すると、溝の開口部近傍に突起が
形成されてしまう場合がある。図4に溝に突起が形成さ
れた絶縁ゲート型電界効果トランジスタの溝付近の概略
図を示す。また、溝の開口部付近の拡大図も示す。
導体基板52上には、絶縁膜53を介して、例えば、ポ
リシリコンからなる電極54が形成されている。溝51
の開口部55付近では、拡大部分Dに示すように、突起
56が形成され、この突起56付近では絶縁膜53が十
分な厚さに形成されにくくなる。このため、絶縁膜53
上に形成された電極54と半導体基板(ソース領域)5
2との絶縁耐量が十分に確保されず、結果として、ゲー
ト・ソース間の破壊耐量が低下してしまうという問題が
あった。
絶縁膜の膜厚を厚くすることが考えられるが、ゲート絶
縁膜の膜厚が厚くなると、スレッショルド電圧が増加
し、相互コンダクタンス(gm)が低下してしまうとい
う新たな問題が生じてしまう。
であり、相互コンダクタンスを低下させることなく、所
望の破壊耐量を得ることができる絶縁ゲート型電界効果
トランジスタを提供することを目的とする。
め、 本発明の絶縁ゲート型電界効果トランジスタは、半
導体基板の一面に形成された溝にゲート電極が埋設され
たトレンチゲート構造を有する絶縁ゲート型電界効果ト
ランジスタであって、前記半導体基板の一面は、第1の
溝と、該第1の溝に連続する第2の溝とを備え、前記第
1の溝に第1の絶縁膜を介して前記ゲート電極が形成さ
れ、該ゲート電極は、その上面が前記第1の溝の開口部
よりも下方に位置するように該第1の溝に埋設され、前
記第2の溝に第2の絶縁膜を介して、前記ゲート電極に
電気的に接続されたゲート引出電極が形成され、前記第
2の絶縁膜は、前記第1の絶縁膜よりも厚く形成されて
いる、ことを特徴とする。
面が第1の溝の開口部よりも下方に位置するように第1
の溝に埋設されているので、第1の溝の開口部に突起が
形成されてもゲート電極と半導体基板とが電気的に短絡
されることがなくなる。また、第2の絶縁膜は、第1の
絶縁膜よりも厚く形成されているので、第2の溝の開口
部に突起が形成されてもゲート引出電極と半導体基板と
が電気的に短絡されにくくなる。さらに、第1の絶縁膜
は第2の絶縁膜より薄く形成されているので、相互コン
ダクタンスが低下することがなくなる。
テーパ状に形成されていると、第1の溝及び第2の溝の
開口部上に形成される第1の絶縁膜及び第2の絶縁膜の
ステップカバレージ(段差被覆性)が良好になる。
前記第2の絶縁膜は前記ゲート引出電極と前記半導体基
板とを電気的に絶縁する薄膜である。
部近傍に突起が形成されても、該突起の高さよりも厚く
なるように形成されていることが好ましい。この場合、
第2の溝の開口部近傍に突起が形成されてもゲート引出
電極と半導体基板とが電気的に短絡されなくなる。
さに形成されていると、第1の溝及び第2の溝を同時に
形成することが容易になる。
基板のベース領域よりも上方に位置するとともに、その
下面が該ベース領域よりも下方に位置するように埋設さ
れていると、ベース領域の厚さ方向の全体にわたって絶
縁膜を介してゲート電極と対向し、チャネル形成領域と
なる。
効果トランジスタについて説明する。図1は、絶縁ゲー
ト型電界効果トランジスタの部分平面図である。なお、
図1では、絶縁ゲート型電界効果トランジスタのトレン
チゲート構造を説明するために、ソース電極、層間絶縁
膜を図示せず、ゲート電極及びゲート引出電極を示して
いる。また、図2は、図1のA−A断面図であり、トレ
ンチゲート構造を有する絶縁ゲート型電界効果トランジ
スタの第1の溝の断面構造を示している。また、図3
は、図1のB−B断面図であり、トレンチゲート構造を
有する絶縁ゲート型電界効果トランジスタの第2の溝の
断面構造を示している。
電界効果トランジスタ1は、半導体基板2と、半導体基
板2の上面に形成されたゲート電極3、ソース電極4、
及びゲート引出電極5と、半導体基板2の下面に形成さ
れたドレイン電極6とを備えている。
るドレイン領域7と、ドレイン領域7上に形成されたN
形半導体領域からなるドリフト領域8と、ドリフト領域
8上に形成されたP形半導体領域からなるベース領域9
と、ベース領域9上の所定の位置に形成されたN+形半
導体領域からなるソース領域10とを備えている。そし
て、半導体基板2の上面に、第1の溝11及び第2の溝
12が形成されている。
体基板2の上面に、全体として格子状となるように複数
形成されている。また、第2の溝12は、第1の溝11
を包囲するように、半導体基板2の外周縁に沿って環状
に形成されている。この第1の溝11の端部は、半導体
基板2の外周縁で第2の溝12に連続して形成されてい
る。本実施の形態では、第1の溝11と第2の溝12と
の深さが実質的に同一となるように形成され、第1の溝
11及び第2の溝12は、異方性エッチングにより同時
に形成されている。例えば、半導体基板2の上面にレジ
ストが塗布され、フォトリソグラフィ法を用いて、第1
の溝11及び第2の溝12を形成しない箇所にマスクが
施される。そして、マスクされていない箇所がエッチン
グされることにより、半導体基板2の上面に第1の溝1
1及び第2の溝12が形成される。
は、半導体基板2の上面から、ほぼ垂直な壁面を有する
断面視長方形状に形成されている。第1の溝11は、そ
の底面がドリフト領域8とベース領域9とのPN接合よ
りも深い位置(ドリフト領域8内)まで形成されてい
る。また、第1の溝11の開口部11aは、テーパ状に
形成されている。
形成されている。第1の絶縁膜13は、第1の溝11の
底面及び側面を被覆し、その外周側は開口部11aを被
覆して、半導体基板2(ソース領域10)の上面まで延
伸されている。ここで、第1の溝11の開口部11aが
テーパ状に形成されているので、第1の絶縁膜13のス
テップカバレージ(段差被覆性)を良好にすることがで
きる。このため、第1の溝11の開口部11a上に均一
な厚さの第1の絶縁膜13を形成しやすくなる。この第
1の絶縁膜13は、ゲート絶縁膜として機能する膜であ
り、所定のスレッショルド電圧を維持可能な厚さ、例え
ば、50nmに形成されている。
してゲート電極3が埋設されている。ゲート電極3は、
導電性のポリシリコン等からなり、その上面が第1の溝
11の開口部11aの下側であって、ベース領域9の上
面より上側に位置するように埋設されている。また、ゲ
ート電極3の下面は、ベース領域9とドリフト領域8と
のPN接合よりも下側に位置するように埋設されてい
る。このため、ベース領域9の側面は、その厚さ方向の
全体にわたって、第1の絶縁膜13を介してゲート電極
3と対向しており、ベース領域9の側面がチャネル形成
領域となる。
溝11の開口部11aよりも下側となるように、第1の
溝11内に埋設されているので、仮に、第1の溝11の
開口部11aに突起が形成されても、ゲート電極3とソ
ース領域10との間が電気的に短絡されることがなくな
る。また、第1の絶縁膜13は所定のスレッショルド電
圧を維持可能な厚さに形成されているので、所定のスレ
ッショルド電圧を維持することができ、相互コンダクタ
ンスを低下させることがなくなる。
成されている。そして、半導体基板2(ベース領域9)
の上面及び層間絶縁膜14を覆うようにソース電極4が
形成されている。また、半導体基板2(ドレイン領域
7)の下面には、ドレイン電極6が形成されている。
体基板2の上面から、ほぼ垂直な壁面を有する断面視長
方形状に形成されている。第2の溝12は、その底面が
ドリフト領域8とベース領域9とのPN接合よりも深い
位置(ドリフト領域8内)まで形成されている。また、
第2の溝12の開口部12aは、テーパ状に形成されて
いる。
成されている。第2の絶縁膜15は、第2の溝12の底
面及び側面を被覆し、その外周側は開口部12aを被覆
して、半導体基板2(ベース領域9)の上面まで延伸さ
れている。ここで、第2の溝12の開口部12aがテー
パ状に形成されているので、第2の絶縁膜15のステッ
プカバレージ(段差被覆性)を良好にすることができ
る。このため、第2の溝12の開口部12a上に均一な
厚さの第2の絶縁膜15を形成しやすくなる。
半導体基板2(ベース領域9)との間の電気的絶縁を図
るためのものであり、第1の絶縁膜13よりも厚く形成
されている。この第2の絶縁膜15の厚さは、第2の溝
12の開口部12aに突起が形成されても、ゲート引出
電極5とベース領域9との間が電気的に短絡されること
がないように、第2の溝12の開口部12aに発生可能
な突起の突出高さ以上の厚みを有するように形成するこ
とが好ましい。具体的には、第2の絶縁膜15は50n
mより厚いことが好ましく、100nm以上であること
がさらに好ましい。本例では、第2の絶縁膜15を15
0nmに形成している。このように、第2の絶縁膜15
の膜厚を厚くできるのは、第2の絶縁膜15はゲート絶
縁膜として機能するものではなく、第2の絶縁膜15を
厚くしてもスレッショルド電圧が大きくなることがない
ためである。
してゲート引出電極5が形成されている。ゲート引出電
極5は、導電性のポリシリコン等からなり、第2の溝1
2の全体に埋設され、その外周側は半導体基板2の表面
まで延伸されている。また、ゲート電極3とゲート引出
電極5とは、それぞれ第1の溝11と第2の溝12に沿
って形成され、図1に示すように、両者は溝内で連続し
ている。
ば、ゲート電極3の上面が第1の溝11の開口部11a
よりも下側となるように、第1の溝11内に埋設されて
いるので、ゲート電極3とソース領域10との間が電気
的に短絡されることがなくなる。このため、ゲート・ソ
ース間に所望の破壊耐量を得ることができる。また、第
1の絶縁膜13は所定のスレッショルド電圧を維持可能
な厚さに形成されているので、所定のスレッショルド電
圧を維持することができ、相互コンダクタンスを低下さ
せることがなくなる。さらに、第2の絶縁膜15が第1
の絶縁膜13よりも厚く形成されているので、ゲート引
出電極5とベース領域9との間が電気的に短絡されにく
くなる。
1の開口部11a及び第2の溝12の開口部12aがテ
ーパ状に形成されているので、第1の絶縁膜13及び第
2の絶縁膜15のステップカバレージを良好にすること
ができる。このため、均一な厚さの第1の絶縁膜13及
び第2の絶縁膜15が形成しやすくなる。
11と第2の溝12とが同一の深さに形成されているの
で、第1の溝11及び第2の溝12を容易に形成するこ
とができる。
れず、種々の変形、応用が可能である。以下、本発明に
適用可能な他の実施の形態について説明する。
第1の絶縁膜13よりも厚く形成されている場合につい
て説明したが、例えば、第1の絶縁膜13と第2の絶縁
膜15とを同一の厚みにしてもよい。この場合にも、ゲ
ート電極3は、その上面が第1の溝11の開口部11a
よりも下側に埋設されているので、ゲート電極3とソー
ス領域10との間が電気的に短絡されることがなくな
り、ゲート・ソース間に所望の破壊耐量を得ることがで
きる。また、第1の絶縁膜13は所定のスレッショルド
電圧を維持可能な厚さに形成されているので、所定のス
レッショルド電圧を維持することができ、相互コンダク
タンスを低下させることがなくなる。
部11a及び第2の溝12の開口部12aがテーパ状に
形成されている場合について説明したが、開口部11a
及び開口部12aはテーパ状に形成されていなくてもよ
い。この場合にも、ゲート・ソース間に所望の破壊耐量
を得ることができるとともに、相互コンダクタンスを低
下させることがなくなる。ただし、第1の溝11と第2
の溝12上に形成される第1の絶縁膜13及び第2の絶
縁膜15のステップカバレージを良好にするために、開
口部11a及び開口部12aが面取りされていることが
好ましい。
の溝12とが同一の深さに形成されている場合について
説明したが、第1の溝11との第2の溝12と深さを異
ならせてもよい。
ート引出電極5に導電性のポリシリコンを用いた場合に
ついて説明したが、ゲート電極3及びゲート引出電極5
等に用いられる材質は任意であり、例えば、ゲート電極
3及びゲート引出電極5に金属からなる電極を用いても
よい。
相互コンダクタンスを低下させることなく、所望の破壊
耐量を得ることができる絶縁ゲート型電界効果トランジ
スタを提供することができる。
ランジスタの部分平面図である。
付近の概略図である。
Claims (6)
- 【請求項1】半導体基板の一面に形成された溝にゲート
電極が埋設されたトレンチゲート構造を有する絶縁ゲー
ト型電界効果トランジスタであって、 前記半導体基板の一面は、第1の溝と、該第1の溝に連
続する第2の溝とを備え、 前記第1の溝に第1の絶縁膜を介して前記ゲート電極が
形成され、該ゲート電極は、その上面が前記第1の溝の
開口部よりも下方に位置するように該第1の溝に埋設さ
れ、 前記第2の溝に第2の絶縁膜を介して、前記ゲート電極
に電気的に接続されたゲート引出電極が形成され、前記
第2の絶縁膜は、前記第1の絶縁膜よりも厚く形成され
ている、ことを特徴とする絶縁ゲート型電界効果トラン
ジスタ。 - 【請求項2】前記第1の溝及び前記第2の溝の開口部
は、テーパ状に形成されている、ことを特徴とする請求
項1に記載の絶縁ゲート型電界効果トランジスタ。 - 【請求項3】前記第1の絶縁膜はゲート酸化膜であり、
前記第2の絶縁膜は前記ゲート引出電極と前記半導体基
板とを電気的に絶縁する薄膜である、ことを特徴とする
請求項1または2に記載の絶縁ゲート型電界効果トラン
ジスタ。 - 【請求項4】前記第2の絶縁膜は、前記第2の溝の開口
部近傍に突起が形成されても、該突起の高さよりも厚く
なるように形成されている、ことを特徴とする請求項1
乃至3のいずれか1項に記載の絶縁ゲート型電界効果ト
ランジスタ。 - 【請求項5】前記第1の溝と前記第2の溝とは、同一の
深さに形成されている、ことを特徴とする請求項1乃至
4のいずれか1項に記載の絶縁ゲート型電界効果トラン
ジスタ。 - 【請求項6】前記ゲート電極は、その上面が前記半導体
基板のベース領域よりも上方に位置するとともに、その
下面が該ベース領域よりも下方に位置するように埋設さ
れている、ことを特徴とする請求項1乃至5のいずれか
1項に記載の絶縁ゲート型電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001021457A JP3456477B2 (ja) | 2001-01-30 | 2001-01-30 | 絶縁ゲート型電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001021457A JP3456477B2 (ja) | 2001-01-30 | 2001-01-30 | 絶縁ゲート型電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002231946A JP2002231946A (ja) | 2002-08-16 |
JP3456477B2 true JP3456477B2 (ja) | 2003-10-14 |
Family
ID=18887018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001021457A Expired - Lifetime JP3456477B2 (ja) | 2001-01-30 | 2001-01-30 | 絶縁ゲート型電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3456477B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4570370B2 (ja) * | 2004-02-18 | 2010-10-27 | パナソニック株式会社 | 半導体装置 |
KR100710196B1 (ko) * | 2005-12-28 | 2007-04-20 | 동부일렉트로닉스 주식회사 | 바이폴라트랜지스터의 제조방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3281847B2 (ja) * | 1997-09-26 | 2002-05-13 | 三洋電機株式会社 | 半導体装置の製造方法 |
JPH11251585A (ja) * | 1998-03-03 | 1999-09-17 | Toshiba Corp | 半導体装置 |
-
2001
- 2001-01-30 JP JP2001021457A patent/JP3456477B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002231946A (ja) | 2002-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4860821B2 (ja) | 半導体デバイス製造方法 | |
US8907416B2 (en) | Dual gate oxide trench MOSFET with channel stop trench | |
US8952430B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US7091573B2 (en) | Power transistor | |
US5763915A (en) | DMOS transistors having trenched gate oxide | |
US9105680B2 (en) | Insulated gate bipolar transistor | |
JP6666671B2 (ja) | 半導体装置 | |
US9450087B2 (en) | Semiconductor device, and manufacturing method for same | |
US20070290257A1 (en) | Structure and method for forming a shielded gate trench fet with the shield and gate electrodes being connected together | |
JP4754353B2 (ja) | 縦型トレンチゲート半導体装置およびその製造方法 | |
CN101740622A (zh) | 用于半导体器件的屏蔽电极结构和方法 | |
CN101740612A (zh) | 用于具有槽屏蔽电极的半导体器件的接触结构和方法 | |
JP2007123570A (ja) | 半導体装置 | |
JP5223291B2 (ja) | 半導体装置の製造方法 | |
CN104064470A (zh) | 半导体装置及其制造方法 | |
JP5008046B2 (ja) | 半導体デバイス | |
KR20050085608A (ko) | 종형 절연 게이트 트랜지스터의 제조 방법 및 반도체 장치 | |
JP2018056463A (ja) | 半導体装置及びその製造方法 | |
JP2010186760A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4048628B2 (ja) | トレンチ型mos半導体装置 | |
JP2008042166A (ja) | 縦型ゲート半導体装置及びその製造方法 | |
TWI528423B (zh) | 用於製備半導體元件的方法及半導體元件 | |
JP3456477B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
JP2004200441A (ja) | 半導体装置とその製造方法 | |
JP5483693B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3456477 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090801 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100801 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |