CN104347710B - 一种vdmos器件的条形元胞结构及其制作方法 - Google Patents
一种vdmos器件的条形元胞结构及其制作方法 Download PDFInfo
- Publication number
- CN104347710B CN104347710B CN201310348186.5A CN201310348186A CN104347710B CN 104347710 B CN104347710 B CN 104347710B CN 201310348186 A CN201310348186 A CN 201310348186A CN 104347710 B CN104347710 B CN 104347710B
- Authority
- CN
- China
- Prior art keywords
- channel
- well region
- region
- bar shaped
- lateral channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 230000005669 field effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Abstract
本发明公开了一种VDMOS器件的条形元胞结构及其制作方法，所述条形元胞结构包括：漏区；位于漏区上的外延层；位于所述外延层内的横向沟道、第一阱区、第二阱区以及嵌入在所述第一阱区中的第一源区、嵌入在所述第二阱区中的第二源区，其中，所述横向沟道包括沟道阱区和嵌入在沟道阱区中的沟道源区；位于所述外延层上的栅氧化层，所述栅氧化层完全覆盖所述横向沟道；位于所述栅氧化层上的多晶硅层，所述多晶硅层的长边方向与所述横向沟道垂直。本发明通过在多晶硅层下的外延层中增加垂直于多晶硅层的长边方向的横向沟道，增加了元胞结构的沟道宽度和面积，能够有效地降低导通电阻，提高电流导通能力。
Description
技术领域
本发明涉及半导体技术领域，具体涉及功率半导体器件技术领域，尤其涉及一种VDMOS器件的条形元胞结构及其制作方法。
背景技术
VDMOS（Vertical Double-diffused Metal Oxide Semiconductor,垂直双扩散金属氧化物半导体）器件，是同时具有双极型晶体管和普通MOS器件的优点的功率半导体器件。与双极型晶体管相比，它的开关速度快，开关损耗小，输入阻抗高，驱动功率小，频率特性好，跨导线性度高，没有双极型功率器件的二次击穿问题，安全工作区大。因此，不论是开关应用还是线性应用，VDMOS器件都是理想的功率半导体器件。
对于VDMOS器件而言，它的一个重要指标是导通电阻。随着VDMOS器件的发展，其结构不断地得到改进，以尽可能地降低导通电阻，从而提高导通电流的能力。
图1示出了现有技术的N沟道增强型VDMOS器件的条形元胞结构的立体结构图。对于现有技术的VDMOS器件的条形元胞结构，沟道主要形成于第一N+源区104与第一P-阱区103、第二N+源区107与第二P-阱区108之间，沟道的宽度和面积有限。因此，如图1所示，现有技术的VDMOS器件的条形元胞结构中，在多晶硅层105下方位置的N-外延层102没有被充分地利用，从而没有有效地增加沟道的宽度和面积，使得该条形元胞结构的导通电阻较大，电流导通能力有限。
发明内容
有鉴于此，本发明实施例提供一种VDMOS器件的元胞结构及其制作方法，来解决以上背景技术部分提到的技术问题。
一方面，本发明实施例提供了一种VDMOS器件的条形元胞结构，所述条形元胞结构包括：
漏区；
位于漏区上的外延层；
位于所述外延层内的横向沟道、第一阱区、第二阱区以及嵌入在所述第一阱区中的第一源区、嵌入在所述第二阱区中的第二源区，其中，所述横向沟道包括沟道阱区和嵌入在沟道阱区中的沟道源区；
位于所述外延层上的栅氧化层，其中，所述栅氧化层完全覆盖所述横向沟道；
位于所述栅氧化层上的多晶硅层，其中，所述多晶硅层的长边方向与所述横向沟道垂直。
进一步的，所述沟道阱区在所述横向沟道的两端分别与所述第一阱区和所述第二阱区连接，所述沟道源区在所述横向沟道的两端分别与所述第一源区和所述第二源区连接。
进一步的，所述沟道源区和所述沟道阱区间形成的沟道长度与所述第一源区和所述第一阱区间形成的沟道长度、所述第二源区和所述第二阱区间形成的沟道长度相同。
进一步的，所述横向沟道包括一个横向沟道或多个横向沟道。
进一步的，所述多个横向沟道沿所述多晶硅层的长边方向均匀地排列，其中，任意两个相邻的所述横向沟道间的距离为20μm。
相应的，本发明实施例还提供了一种VDMOS器件的条形元胞结构的制作方法，所述条形元胞结构的制作方法包括以下步骤：
形成漏区；
在漏区上形成外延层；
在所述外延层内形成横向沟道、第一阱区、第二阱区以及嵌入在所述第一阱区中的第一源区、嵌入在所述第二阱区中的第二源区，其中，所述横向沟道包括沟道阱区和嵌入在沟道阱区中的沟道源区；
在所述外延层上形成栅氧化层，其中，所述栅氧化层完全覆盖所述横向沟道；
在所述栅氧化层上形成多晶硅层，其中，所述多晶硅层的长边方向与所述横向沟道垂直。
进一步的，所述沟道阱区在所述横向沟道的两端分别与所述第一阱区和所述第二阱区连接，所述沟道源区在所述横向沟道的两端分别与所述第一源区和所述第二源区连接。
进一步的，所述沟道源区和所述沟道阱区间形成的沟道长度与所述第一源区和所述第一阱区间形成的沟道长度、所述第二源区和所述第二阱区间形成的沟道长度相同。
进一步的，所述横向沟道包括一个横向沟道或多个横向沟道。
进一步的，所述多个横向沟道沿所述多晶硅层的长边方向均匀地排列，其中，任意两个相邻的所述横向沟道间的距离为20μm。
本发明实施例提出的VDMOS器件的条形元胞结构及其制作方法，通过在多晶硅层下的外延层中增加垂直于多晶硅层的长边方向的横向沟道，增加了元胞结构的沟道宽度，相应地增加了沟道面积，从而可以有效地降低导通电阻，提高电流导通能力。在相同的导通电流能力下，本发明的条形元胞结构能够减少VDMOS器件中的元胞数目，使芯片的面积显著地减小，从而降低芯片的单位成本。
附图说明
图1是根据现有技术的N沟道增强型VDMOS器件的条形元胞结构的立体结构图；
图2是根据本发明第一实施例的N沟道增强型VDMOS器件的条形元胞结构的结构图；
图3是图2的条形元胞结构在横向沟道位置处沿X轴方向的剖面图；
图4是图2的条形元胞结构在横向沟道位置处沿Y轴方向的剖面图；
图5是根据本发明第二实施例的N沟道增强型VDMOS器件的条形元胞结构的制作方法的流程图。
图中的附图标记所分别指代的技术特征为：
101、漏区；102、N-外延层；103、第一P-阱区；104、第一N+源区；105、多晶硅层；106、栅氧化层；107、第二N+源区；108、第二P-阱区；
201、漏区；202、N-外延层；203、第一P-阱区；204、第一N+源区；205、多晶硅层；206、栅氧化层；207、第二N+源区；208、第二P-阱区；209、横向沟道；
301、N-外延层；302、P-阱区；303、N+源区；
401、N-外延层；402、沟道P-阱区；403、沟道N+源区。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
目前，在VDMOS器件中，应用最广泛的属于N沟道增强型的VDMOS器件。此处就以N沟道增强型的VDMOS器件的条形元胞结构及其制作方法作为具体实施例，来解释本发明。需要说明的是，本发明不限于N沟道增强型的VDMOS器件的条形元胞结构及其制作方法，对于其他类型的VDMOS器件的条形元胞结构，本发明同样适用，换句话说，将N沟道换成P沟道或将增强型换成耗尽型所得到的VDMOS器件的条形元胞结构及其制作方法，同样适用于本发明。
在图2-4中示出了本发明的第一实施例。
图2是根据本发明第一实施例的N沟道增强型VDMOS器件的条形元胞结构的结构图。如图2所示，所述N沟道增强型VDMOS器件的条形元胞结构包括：漏区201,；位于漏区201上的N-外延层202；位于所述N-外延层202内的横向沟道209、第一P-阱区203、第二P-阱区208以及嵌入在所述第一P-阱区203中的第一N+源区204、嵌入在所述第二P-阱区208中的第二N+源区207，其中，所述横向沟道209包括沟道P-阱区和嵌入在沟道P-阱区中的沟道N+源区（沟道P-阱区和沟道N+源区见图4）；位于所述N-外延层202上的栅氧化层206，其中，所述栅氧化层206完全覆盖所述横向沟道209；位于所述栅氧化层206上的多晶硅层205，其中，所述多晶硅层205的长边方向与所述横向沟道垂直。
在本实施例中，如图2所示，所述多晶硅层的长边方向与Y轴方向一致；所述横向沟道是沿X轴方向。因为X轴与Y轴互相垂直，所以所述多晶硅层的长边方向与所述横向沟道是垂直的。
图3是图2的条形元胞结构在横向沟道位置处沿X轴方向的剖面图。如图3所示，在本实施例的一种优选的实施方式中，所述沟道P-阱区在所述横向沟道的两端分别与所述第一P-阱区和所述第二P-阱区连接，所述沟道N+源区在所述横向沟道的两端分别与所述第一N+源区和所述第二N+源区连接。这样做能够使本实施例的VDMOS器件的条形元胞结构的沟道比现有技术的VDMOS器件的条形元胞结构的沟道变宽了。根据导通电流与沟道的宽度与长度之比成正比，当沟道宽度增加时，导通电流增大。在沟道长度没有改变的情况下，通过有效地利用所述多晶硅层下面的空间，使沟道面积变大，从而可以降低导通电阻，提高导通电流能力。如果在相同的导通电流能力下，本实施例中的条形元胞结构能够减少VDMOS器件中的元胞数目，使芯片的面积显著地减小，从而降低芯片的单位成本。
图4是图2的条形元胞结构在横向沟道位置处沿Y轴方向的剖面图。如图4所示，所述沟道P-阱区402和嵌入在所述沟道P-阱区中的所述沟道N+源区403。
在本实施例的一种优选的实施方式中，所述沟道N+源区与所述沟道P-阱区间形成的沟道长度与所述第一N+源区和所述第一P-阱区间形成的沟道长度、所述第二源区N+和所述第二P-阱区间形成的沟道长度相同。这样做能够使新增加的沟道与VDMOS器件的条形元胞结构原有的沟道能够均匀地产生导通电流，防止产生局部导通电流过大或过小，造成器件的不稳定。
在本实施例中，为了画图和描述的方便，只给出了一个横向沟道。由于所述横向沟道在图2中看起来呈现“H”的形状，也可以把本发明的条形元胞结构的VDMOS器件称为“H-FET（Field Effect Transistor,场效应晶体管，简称场效应管）”结构的VDMOS器件。但本发明并不限于一个横向沟道，对于多个横向沟道同样适用。更重要的是，只增加一个横向沟道对于提高条形元胞结构的导通电流能力是很小的，可以忽略。只有在条形元胞结构中增加多个横向沟道才会对提高导通电流起作用。
在本发明实施例的一种优选的实施方式中，所述多个横向沟道沿所述多晶硅层的长边方向均匀地排列，其中，任意两个相邻的所述横向沟道间的距离为20μm。这样做能够使产生的导通电流均匀、稳定。如果任意两个横向沟道间的距离过小或排列过密，会使寄生JFET（Junction Field Effect Transistor，结型场效应晶体管）电阻增大，从而降低电流导通能力。
本发明第一实施例提出的N沟道增强型VDMOS器件的条形元胞结构，通过在多晶硅层下面的外延层中增加垂直于多晶硅层的长边方向的横向沟道，增加了元胞结构的沟道宽度，相应地增加了沟道面积，从而可以有效地降低导通电阻，增加电流导通能力。在相同的导通电流能力下，本发明的条形元胞结构能够减少VDMOS器件中的元胞数目，使芯片的面积显著地减小，从而降低芯片的单位成本。
在图5中示出了本发明的第二实施例。
图5是根据本发明第二实施例的N沟道增强型VDMOS器件的条形元胞结构的制作方法的流程图，所示流程如下：
步骤S501：在漏区上形成N-外延层。
在本实施例中，在所述漏区上生长外延层，同时进行N型离子轻掺杂形成所述N-外延层。
步骤S502：在所述N-外延层中形成横向沟道、P-阱区以及嵌入在P-阱区中的N+源区。
在本实施例中，所述横向沟道包括沟道P-阱区和嵌入在所述沟道P-阱区中的沟道N+源区；所述P-阱区包括第一P-阱区和第二P-阱区；所述N+源区包括第一N+源区和第二N+源区。在所述N-外延层中形成第一P-阱区、第二P-阱区以及嵌入在所述第一P-阱区中的所述第一N+源区、嵌入在所述第二P-阱区中的所述第二N+源区。
在所述N-外延层上，先经过光刻、P-掺杂和P-退火，形成所述沟道P-阱区、所述第一P-阱区和所述第二P-阱区；然后再经过光刻、N+掺杂和N+退火形成所述沟道N+源区、所述第一N+源区和所述第二N+源区。
步骤S503：在所述N-外延层上形成栅氧化层，其中，所述栅氧化层完全覆盖所述横向沟道。
在本实施例中，在N-外延层上，经过栅氧化，形成所述栅氧化层。
步骤S504：在所述栅氧化层上形成多晶硅层，其中，所述多晶硅层的长边方向与所述横向沟道垂直。
在本实施例中，在所述栅氧化层上进行淀积多晶硅、光刻多晶硅及刻蚀的工艺流程，形成多晶硅层。
在本施例的一种优选的实施方式中，所述沟道P-阱区在所述横向沟道的两端分别与所述第一P-阱区和所述第二P-阱区连接，所述沟道N+源区在所述横向沟道的两端分别与所述第一N+源区和所述第二N+源区连接。这样做能够使新形成的沟道比VDMOS器件的条形元胞结构原有的沟道变宽了许多。在沟道长度没有改变的情况下，通过有效地利用所述多晶硅层下面的空间，使沟道面积变大，从而降低导通电阻，提高导通电流能力。
在本实施例的一种优选的实施方式中，所述沟道N+源区与所述沟道P-阱区间形成的沟道长度与所述第一N+源区和所述第一P-阱区间形成的沟道长度、所述第二源区N+和所述第二P-阱区间形成的沟道长度相同。这样做能够使新增加的沟道与VDMOS器件的条形元胞结构原有的沟道能够均匀地产生导通电流，防止产生局部导通电流过大或过小，造成器件的不稳定。
在本发明实施例的一种优选的实施方式中，所述横向沟道个数为一个或多个。增加一个横向沟道，对于提高导通电流几乎不起作用。然而，增加多个横向沟道，对于提高导通电流才会起到作用。所述多个横向沟道沿所述多晶硅层的长边方向均匀地排列，其中，任意两个相邻的所述横向沟道间的距离为20μm。这样做能够使产生的导通电流均匀、稳定。如果任意两个横向沟道间的距离过小或排列过密，会使寄生JFET（Junction Field EffectTransistor，结型场效应晶体管）电阻增大，从而降低电流导通能力。
本发明第二实施例提出的VDMOS器件的条形元胞结构的制作方法，通过在多晶硅层下面的外延层中增加垂直于多晶硅层的长边方向的横向沟道，增加了元胞结构的沟道宽度，相应地增加了沟道面积，从而可以有效地降低导通电阻，提高电流导通能力。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种VDMOS器件的条形元胞结构，其特征在于，所述条形元胞结构包括：
漏区；
位于漏区上的外延层；
位于所述外延层内的横向沟道、第一阱区、第二阱区以及嵌入在所述第一阱区中的第一源区、嵌入在所述第二阱区中的第二源区，其中，所述横向沟道包括沟道阱区和嵌入在沟道阱区中的沟道源区；
位于所述外延层上的栅氧化层，其中，所述栅氧化层完全覆盖所述横向沟道；
位于所述栅氧化层上的多晶硅层，其中，所述多晶硅层的长边方向与所述横向沟道垂直。
2.根据权利要求1所述的VDMOS器件的条形元胞结构，其特征在于，所述沟道阱区在所述横向沟道的两端分别与所述第一阱区和所述第二阱区连接，所述沟道源区在所述横向沟道的两端分别与所述第一源区和所述第二源区连接。
3.根据权利要求2所述的VDMOS器件的条形元胞结构，其特征在于，所述沟道源区和所述沟道阱区间形成的沟道长度与所述第一源区和所述第一阱区间形成的沟道长度、所述第二源区和所述第二阱区间形成的沟道长度相同。
4.根据权利要求3所述的VDMOS器件的条形元胞结构，其特征在于，所述横向沟道包括一个横向沟道或多个横向沟道。
5.根据权利要求4所述的VDMOS器件的条形元胞结构，其特征在于，所述多个横向沟道沿所述多晶硅层的长边方向均匀地排列，其中，任意两个相邻的所述横向沟道间的距离为20μm。
6.一种VDMOS器件的条形元胞结构的制作方法，其特征在于，所述制作方法包括以下步骤：
形成漏区；
在漏区上形成外延层；
在所述外延层内形成横向沟道、第一阱区、第二阱区以及嵌入在所述第一阱区中的第一源区、嵌入在所述第二阱区中的第二源区，其中，所述横向沟道包括沟道阱区和嵌入在沟道阱区中的沟道源区；
在所述外延层上形成栅氧化层，其中，所述栅氧化层完全覆盖所述横向沟道；
在所述栅氧化层上形成多晶硅层，其中，所述多晶硅层的长边方向与所述横向沟道垂直。
7.根据权利要求6所述的VDMOS器件的条形元胞结构的制作方法，其特征在于，所述沟道阱区在所述横向沟道的两端分别与所述第一阱区和所述第二阱区连接，所述沟道源区在所述横向沟道的两端分别与所述第一源区和所述第二源区连接。
8.根据权利要求7所述的VDMOS器件的条形元胞结构的制作方法，其特征在于，所述沟道源区和所述沟道阱区间形成的沟道长度与所述第一源区和所述第一阱区间形成的沟道长度、所述第二源区和所述第二阱区间形成的沟道长度相同。
9.根据权利要求8所述的VDMOS器件的条形元胞结构的制作方法，其特征在于，所述横向沟道包括一个横向沟道或多个横向沟道。
10.根据权利要求9所述的VDMOS器件的条形元胞结构的制作方法，其特征在于，所述多个横向沟道沿所述多晶硅层的长边方向均匀地排列，其中，任意两个相邻的所述横向沟道间的距离为20μm。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310348186.5A CN104347710B (zh) | 2013-08-09 | 2013-08-09 | 一种vdmos器件的条形元胞结构及其制作方法 |
| PCT/CN2013/091101 WO2015018170A1 (zh) | 2013-08-09 | 2013-12-31 | 一种vdmos器件的条形元胞结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310348186.5A CN104347710B (zh) | 2013-08-09 | 2013-08-09 | 一种vdmos器件的条形元胞结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104347710A CN104347710A (zh) | 2015-02-11 |
| CN104347710B true CN104347710B (zh) | 2017-03-15 |
Family
ID=52460597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310348186.5A Active CN104347710B (zh) | 2013-08-09 | 2013-08-09 | 一种vdmos器件的条形元胞结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104347710B (zh) |
| WO (1) | WO2015018170A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1315212A4 (en) * | 2000-11-21 | 2008-09-03 | Matsushita Electric Ind Co Ltd | SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME |
| US7087491B1 (en) * | 2003-02-28 | 2006-08-08 | Micrel, Inc. | Method and system for vertical DMOS with slots |
| US7504676B2 (en) * | 2006-05-31 | 2009-03-17 | Alpha & Omega Semiconductor, Ltd. | Planar split-gate high-performance MOSFET structure and manufacturing method |
| US8008747B2 (en) * | 2008-02-28 | 2011-08-30 | Alpha & Omega Semiconductor, Ltd. | High power and high temperature semiconductor power devices protected by non-uniform ballasted sources |
| JP5586887B2 (ja) * | 2009-07-21 | 2014-09-10 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| US9029945B2 (en) * | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
-
2013
- 2013-08-09 CN CN201310348186.5A patent/CN104347710B/zh active Active
- 2013-12-31 WO PCT/CN2013/091101 patent/WO2015018170A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015018170A1 (zh) | 2015-02-12 |
| CN104347710A (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727334B2 (en) | Lateral DMOS device with dummy gate | |
| US9842917B2 (en) | Methods of operating power semiconductor devices and structures | |
| JP4900662B2 (ja) | ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| WO2017211105A1 (zh) | 一种超结器件、芯片及其制造方法 | |
| US20090085064A1 (en) | Heterojunction semiconductor device and method | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN102244092A (zh) | 一种横向高压功率半导体器件的结终端结构 | |
| TW200843102A (en) | Integrated latch-up free insulated gate bipolar transistor | |
| US9741844B2 (en) | Lateral double-diffused MOS transistor having deeper drain region than source region | |
| KR20060051752A (ko) | Ｍｏｓ 장치, ｍｏｓ 장치 제조 방법 및 집적 회로 | |
| US6911696B2 (en) | LDMOS transistor | |
| JP6618615B2 (ja) | 横方向拡散金属酸化物半導体電界効果トランジスタ | |
| CN111725071B (zh) | 一种硅基结型积累层和缓冲层横向双扩散场效应晶体管及其制作方法 | |
| US10720500B2 (en) | Transistor device with a field electrode that includes two layers | |
| CN103872054B (zh) | 一种集成器件及其制造方法、分立器件、cdmos | |
| CN108258046A (zh) | 半导体元件 | |
| TWI529943B (zh) | 溝槽式功率金氧半場效電晶體與其製造方法 | |
| US10269945B2 (en) | Power transistor device | |
| CN104347710B (zh) | 一种vdmos器件的条形元胞结构及其制作方法 | |
| CN104518021A (zh) | 一种vdmos器件元胞结构及其制作方法 | |
| US11183591B2 (en) | Lateral double-diffused metal-oxide-semiconductor (LDMOS) fin field effect transistor with enhanced capabilities | |
| CN103426932A (zh) | 双resurf ldmos器件 | |
| JP2009170598A (ja) | 半導体装置及びその製造方法 | |
| TWI385802B (zh) | 高壓金氧半導體元件及其製作方法 | |
| CN111725321A (zh) | 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |