JP2016136589A - 基板、基板の製造方法 - Google Patents

基板、基板の製造方法 Download PDF

Info

Publication number
JP2016136589A
JP2016136589A JP2015011445A JP2015011445A JP2016136589A JP 2016136589 A JP2016136589 A JP 2016136589A JP 2015011445 A JP2015011445 A JP 2015011445A JP 2015011445 A JP2015011445 A JP 2015011445A JP 2016136589 A JP2016136589 A JP 2016136589A
Authority
JP
Japan
Prior art keywords
substrate
thin film
metal thin
film layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015011445A
Other languages
English (en)
Other versions
JP2016136589A5 (ja
JP6398744B2 (ja
Inventor
浩平 西口
Kohei Nishiguchi
浩平 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015011445A priority Critical patent/JP6398744B2/ja
Priority to US14/922,403 priority patent/US9966264B2/en
Priority to FR1562041A priority patent/FR3032061A1/fr
Priority to CN201610045414.5A priority patent/CN105826167B/zh
Priority to DE102016200883.8A priority patent/DE102016200883B4/de
Publication of JP2016136589A publication Critical patent/JP2016136589A/ja
Publication of JP2016136589A5 publication Critical patent/JP2016136589A5/ja
Priority to US15/943,261 priority patent/US10249500B2/en
Application granted granted Critical
Publication of JP6398744B2 publication Critical patent/JP6398744B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】本発明は、赤色光又は赤外光を基板の有無の検知に用いる半導体製造装置によって、弊害なく処理ができる基板、及びその基板の製造方法を提供することを目的とする。
【解決手段】本願の発明に係る基板は、基板１０と、該基板の裏面に設けられた、赤色光又は赤外光の透過率が該基板より低い透過防止金属と該基板の材料とが混合した反応層１２と、該反応層の裏面に形成された、該透過防止金属と同じ材料の金属薄膜層１４と、を備えたことを特徴とする。
【選択図】図１

Description

本発明は、例えば半導体デバイスの作成に用いられる基板及びその基板の製造方法に関する。
半導体基板上にトランジスタ、抵抗、及びキャパシタ等を有する回路を作製するためには、基板に対して様々な処理が施される。例えば、半導体製造装置により基板上に金属薄膜又は絶縁膜を形成したり、露光装置でレジストをパターニングしたりする。
基板に対して様々な処理を施すウエハプロセスにおいては、半導体製造装置内の基板認識センサによって、基板の有無を検知する。Ｓｉ基板又はＧａＡｓ基板の有無の検知には、これらの基板が赤色光又は赤外光を吸収(又は反射)する性質を利用する。具体的には、赤色光又は赤外光がセンサに入射したときは基板がないことを認識する。また、赤色光又は赤外光が基板に吸収されセンサに入射しないときは、基板があることを認識する。
近年、パワーデバイス又は高周波デバイスに、Ｓｉに比べてバンドギャップが広いＳｉＣ又はＧａＮ等の化合物半導体基板を使用することがある。ＳｉＣ又はＧａＮは赤色光又は赤外光に対して透明であるので、赤色光又は赤外光による基板の有無の検知ができない。
特許文献１には、基板の端部に設けた全反射面によって、赤色光等を反射することが開示されている。
特開２０１０−１４１１２４号公報
Ｓｉ基板又はＧａＡｓ基板などの処理に用いる半導体製造装置では、赤色光又は赤外光により基板の有無を検知する。赤色光又は赤外光に対して透明な基板を検知するために新たな検知システムを構築するとコスト高となる。そこで、赤色光又は赤外光により基板の有無を検知する既存の半導体製造装置により、これらの光に対して透明な基板を処理することが好ましい。しかし、特許文献１に開示の技術では、基板の端部に全反射面を設けるので、基板中央部で基板の有無を検知できない問題があった。
赤色光又は赤外光に対して透明な基板の裏面側に、赤色光又は赤外光の透過率が低いＣｒ、Ｗ、Ａｌなどの金属薄膜層を形成し、基板の検知を可能とすることが考えられる。しかしながら、熱処理、ドライエッチング、ウェットエッチング、及び薬液処理などが繰り返し行われる過程で、その金属薄膜層が剥がれたり、エッチングされたりすることがあった。
本発明は、上述のような課題を解決するためになされたもので、赤色光又は赤外光を基板の有無の検知に用いる半導体製造装置によって、弊害なく処理ができる基板、及びその基板の製造方法を提供することを目的とする。
本願の発明に係る基板は、基板と、該基板の裏面に設けられた、赤色光又は赤外光の透過率が該基板より低い透過防止金属と該基板の材料とが混合した反応層と、該反応層の裏面に形成された、該透過防止金属と同じ材料の金属薄膜層と、を備えたことを特徴とする。
本願の発明に係る基板の製造方法は、基板の裏面に、赤色光又は赤外光の透過率が該基板より低い金属薄膜層を形成する工程と、該基板と該金属薄膜層を加熱して、該金属薄膜層の材料を該基板に拡散させて、該基板の材料と該金属薄膜層の材料が混合した反応層を形成する反応工程と、を備えたことを特徴とする。
本発明によれば、金属薄膜層の成分を基板に拡散させることで、金属薄膜層の剥がれ及びエッチングを抑制できる。
実施の形態１に係る基板の正面図である。 基板の有無の検知方法を示す図である。 実施の形態２に係る基板の正面図である。 実施の形態３に係る基板の正面図である。 実施の形態４に係る基板の正面図である。
本発明の実施の形態に係る基板と基板の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る基板の正面図である。実施の形態１に係る基板は、基板１０を備えている。基板１０は例えばＳｉＣ又はＧａＮなどの赤色光又は赤外光に対して透明な材料で形成されている。基板１０の裏面に反応層１２が設けられている。反応層１２は、赤色光又は赤外光の透過率が基板１０より低い透過防止金属と基板１０の材料とが混合した層である。
反応層１２の裏面に金属薄膜層１４が形成されている。金属薄膜層１４は、前述の透過防止金属と同じ材料で形成されている。金属薄膜層１４は例えばＮｉを含む合金又はＮｉで形成されている。Ｎｉを含む合金とは、例えばＮｉＣｒ、ＮｉＦｅ、ＮｉＭｏ、ＮｉＴｉ、又はＮｉＷである。
本発明の実施の形態１に係る基板の製造方法を説明する。まず、基板１０の裏面に、赤色光又は赤外光の透過率が基板１０より低い金属薄膜層１４を形成する。金属薄膜層１４は例えば蒸着法又はスパッタリング法で形成する。
次いで、反応工程を実施する。反応工程では、基板１０と金属薄膜層１４を加熱して、金属薄膜層１４の材料を基板１０に拡散させて、基板１０の材料と金属薄膜層１４の材料が混合した反応層１２を形成する。基板１０と金属薄膜層１４は、ラピッドサーマルアニール法等により８５０℃以上に加熱することが好ましい。
こうして完成した基板には、基板上に半導体素子を形成するための熱処理、ドライエッチング、ウェットエッチング、及び薬液処理などが繰り返し施される。そして、基板のハンドリング（搬送）又はアライメント等を行う際には、基板のある場所又は基板のない場所に赤色光又は赤外光を照射し、基板の有無を検知する。図２は、基板の有無の検知方法を示す図である。赤色光又は赤外光である光線１５は、基板に入射し金属薄膜層１４によって反射される。この場合、センサ１６に光線１５が入射しないので、半導体製造装置内に基板があると認識される。他方、光線１５がセンサ１６に入射する場合は半導体製造装置内に基板がないと認識される。
ところで、蒸着法、スパッタリング法、又は化学気相成長法により金属薄膜層(Ｃｒ、Ｗ、Ａｒ等)を形成するだけでは、基板に対する金属薄膜層の付着力が弱い。ウエハプロセスにおいて、金属薄膜層が剥がれたり、エッチングされたりすると、基板の有無を検知できなくなり基板認識エラーを起こす。これを防止するために、本発明の実施の形態１では、金属薄膜層１４の成分を基板１０に拡散させて反応層１２を形成した。反応層１２は基板１０と金属薄膜層１４の付着力を高める。反応層１２により、金属薄膜層１４が剥がれたりエッチングされたりすることを防止できる。よって、赤色光又は赤外光を基板の有無の検知に用いる半導体製造装置によって、弊害なく基板を処理できる。
本発明の実施の形態１に係る基板は、基板１０の裏面全体に反応層１２及び金属薄膜層１４が形成されているので、赤色光又は赤外光を基板の端部に入射させてもよいし基板の中央部に入射させてもよい。
本発明の実施の形態１に係る基板は反応層１２により金属薄膜層１４の剥がれ等を防止したことを特徴とする。この特徴を失わない範囲で様々な変形が可能である。例えば、基板１０の上に、（透明な）基板又は半導体層を形成してもよい。なお、以下の実施の形態に係る基板と基板の製造方法については、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。
実施の形態２．
図３は、実施の形態２に係る基板の正面図である。この基板は、基板１０の表面に形成された半導体層２０と、半導体層２０の表面に形成された絶縁膜２２と、を備えている。絶縁膜２２は例えばＳｉＮ膜又はＳｉＯ膜である。
実施の形態２に係る基板の製造方法を説明する。反応工程の前に、基板１０の表面に半導体層２０を形成し、半導体層２０の表面に絶縁膜２２を形成する。絶縁膜２２は化学気相成長法又はスパッタリング法により形成する。その後、反応工程を実施する。反応工程では基板が高温になるので半導体層２０の変質が懸念されるが、絶縁膜２２により半導体層２０の変質を防止できる。このように、反応工程の前に基板１０の上に半導体層２０が形成されている場合でも、絶縁膜２２を設けることで半導体層２０の変質を防止できる。
実施の形態３．
図４は、実施の形態３に係る基板の正面図である。この基板は、金属薄膜層１４の裏面にエッチング保護膜３０を備えている。エッチング保護膜３０は、ＳｉＣ、ＨｆＯ２、ＺｎＯ２、又は貴金属で形成されている。貴金属とは、例えばＡｕ、Ｐｔ、又はＰｄである。エッチング保護膜３０はウエハプロセスにおけるエッチング工程にてエッチングされ難い。
エッチング保護膜３０は、金属薄膜層１４の裏面に、真空蒸着法、スパッタリング法、化学気相成長法、又はＡＬＤ法で形成される。反応工程の前にエッチング保護膜３０を形成してもよいし、反応工程の後にエッチング保護膜３０を形成してもよい。
ウエハプロセスでは多数回にわたってエッチング処理を実施するので、当該エッチング処理により金属薄膜層１４が膜減りするおそれがある。そこで、本発明の実施の形態３では、金属薄膜層１４の裏面にエッチング保護膜３０を設けた。エッチング保護膜３０により、エッチング処理による金属薄膜層１４の膜減りを抑制できる。
実施の形態４．
図５は、実施の形態４に係る基板の正面図である。金属薄膜層１４の裏面に追加金属薄膜層４０が形成されている。追加金属薄膜層４０は例えばＷ、Ｃｒ、又はＡｌで形成されている。Ｗ、Ｃｒ、又はＡｌで形成された追加金属薄膜層４０は、Ｎｉを含む合金又はＮｉで形成された金属薄膜層１４よりも赤色光又は赤外光に対する透過率が低い。追加金属薄膜層４０の裏面にはエッチング保護膜３０が形成されている。エッチング保護膜３０は、ＳｉＣ、ＨｆＯ２、ＺｎＯ２、又は貴金属で形成されている。
本発明の実施の形態４に係る基板の製造方法は、金属薄膜層１４の裏面に、Ｗ、Ｃｒ、又はＡｌで追加金属薄膜層４０を形成する工程と、追加金属薄膜層４０の裏面に、ＳｉＣ、ＨｆＯ２、ＺｎＯ２、又は貴金属でエッチング保護膜３０を形成する工程を備える。これらの工程は反応工程の前に実施しても良いし、反応工程の後に実施しても良い。
追加金属薄膜層４０は金属薄膜層１４よりも赤色光又は赤外光に対する透過率が低いので、基板の有無の検知精度を高めることができる。エッチング保護膜３０は省略しても良い。なお、ここまでで説明した各実施の形態に係る基板及び基板の製造方法の特徴は適宜に組み合わせて用いてもよい。
１０ 基板、 １２ 反応層、 １４ 金属薄膜層、 １６ センサ、 ２０ 半導体層、 ２２ 絶縁膜、 ３０ エッチング保護膜、 ４０ 追加金属薄膜層

Claims (14)

  1. 基板と、
    前記基板の裏面に設けられた、赤色光又は赤外光の透過率が前記基板より低い透過防止金属と前記基板の材料とが混合した反応層と、
    前記反応層の裏面に形成された、前記透過防止金属と同じ材料の金属薄膜層と、を備えたことを特徴とする基板。
  2. 前記基板の表面に形成された半導体層と、
    前記半導体層の表面に形成された絶縁膜と、を備えたことを特徴とする請求項１に記載の基板。
  3. 前記金属薄膜層の裏面に、ＳｉＣ、ＨｆＯ２、ＺｎＯ２、又は貴金属で形成されたエッチング保護膜を備えたことを特徴とする請求項１又は２に記載の基板。
  4. 前記金属薄膜層の裏面に、Ｗ、Ｃｒ、又はＡｌで形成された追加金属薄膜層を備えたことを特徴とする請求項１又は２に記載の基板。
  5. 前記追加金属薄膜層の裏面に、ＳｉＣ、ＨｆＯ２、ＺｎＯ２、又は貴金属で形成されたエッチング保護膜を備えたことを特徴とする請求項４に記載の基板。
  6. 前記金属薄膜層はＮｉを含む合金又はＮｉで形成されたことを特徴とする請求項１〜５のいずれか１項に記載の基板。
  7. 前記基板は、ＳｉＣ又はＧａＮで形成されたことを特徴とする請求項１〜６のいずれか１項に記載の基板。
  8. 基板の裏面に、赤色光又は赤外光の透過率が前記基板より低い金属薄膜層を形成する工程と、
    前記基板と前記金属薄膜層を加熱して、前記金属薄膜層の材料を前記基板に拡散させて、前記基板の材料と前記金属薄膜層の材料が混合した反応層を形成する反応工程と、を備えたことを特徴とする基板の製造方法。
  9. 前記反応工程の前に、前記基板の表面に半導体層を形成し、前記半導体層の表面に絶縁膜を形成する工程を備えたことを特徴とする請求項８に記載の基板の製造方法。
  10. 前記金属薄膜層の裏面に、ＳｉＣ、ＨｆＯ２、ＺｎＯ２、又は貴金属でエッチング保護膜を形成する工程を備えたことを特徴とする請求項８又は９に記載の基板の製造方法。
  11. 前記金属薄膜層の裏面に、Ｗ、Ｃｒ、又はＡｌで追加金属薄膜層を形成する工程を備えたことを特徴とする請求項８又は９に記載の基板の製造方法。
  12. 前記追加金属薄膜層の裏面に、ＳｉＣ、ＨｆＯ２、ＺｎＯ２、又は貴金属でエッチング保護膜を形成する工程を備えたことを特徴とする請求項１１に記載の基板の製造方法。
  13. 前記金属薄膜層はＮｉを含む合金又はＮｉで形成されたことを特徴とする請求項８〜１２のいずれか１項に記載の基板の製造方法。
  14. 前記基板は、ＳｉＣ又はＧａＮで形成されたことを特徴とする請求項８〜１３のいずれか１項に記載の基板の製造方法。
JP2015011445A 2015-01-23 2015-01-23 半導体デバイス用基板の製造方法 Expired - Fee Related JP6398744B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015011445A JP6398744B2 (ja) 2015-01-23 2015-01-23 半導体デバイス用基板の製造方法
US14/922,403 US9966264B2 (en) 2015-01-23 2015-10-26 Substrate for semiconductor device and method of manufacturing the same
FR1562041A FR3032061A1 (fr) 2015-01-23 2015-12-09 Substrat pour dispositif a semi-conducteur et procede de fabrication associe
DE102016200883.8A DE102016200883B4 (de) 2015-01-23 2016-01-22 Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung
CN201610045414.5A CN105826167B (zh) 2015-01-23 2016-01-22 半导体设备用衬底以及其制造方法
US15/943,261 US10249500B2 (en) 2015-01-23 2018-04-02 Method for manufacturing substrate for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015011445A JP6398744B2 (ja) 2015-01-23 2015-01-23 半導体デバイス用基板の製造方法

Publications (3)

Publication Number Publication Date
JP2016136589A true JP2016136589A (ja) 2016-07-28
JP2016136589A5 JP2016136589A5 (ja) 2017-08-31
JP6398744B2 JP6398744B2 (ja) 2018-10-03

Family

ID=56364733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015011445A Expired - Fee Related JP6398744B2 (ja) 2015-01-23 2015-01-23 半導体デバイス用基板の製造方法

Country Status (5)

Country Link
US (2) US9966264B2 (ja)
JP (1) JP6398744B2 (ja)
CN (1) CN105826167B (ja)
DE (1) DE102016200883B4 (ja)
FR (1) FR3032061A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020096113A (ja) * 2018-12-14 2020-06-18 三菱電機株式会社 半導体ウエハ基板、及び半導体ウエハ基板のエッジ部の検出方法
WO2021149151A1 (ja) * 2020-01-21 2021-07-29 三菱電機株式会社 半導体ウエハおよび半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584497B (zh) * 2020-05-21 2021-07-20 长江存储科技有限责任公司 存储器制作方法及存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214118A (ja) * 1988-02-23 1989-08-28 Mitsubishi Electric Corp 半導体製造装置
JP2005328041A (ja) * 2004-04-14 2005-11-24 Mitsubishi Chemicals Corp エッチング方法及びエッチング液
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010141124A (ja) * 2008-12-11 2010-06-24 Sumitomo Electric Ind Ltd 基板および基板の製造方法
WO2012140794A1 (ja) * 2011-04-11 2012-10-18 新電元工業株式会社 炭化珪素半導体装置の製造方法
JP2013051435A (ja) * 2012-11-05 2013-03-14 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582410A (en) * 1969-07-11 1971-06-01 North American Rockwell Process for producing metal base semiconductor devices
JPS6489470A (en) * 1987-09-30 1989-04-03 Mitsubishi Electric Corp Manufacture of semiconductor device
US5389799A (en) * 1992-06-12 1995-02-14 Kabushiki Kaisha Toshiba Semiconductor device
JP2576339B2 (ja) 1992-08-10 1997-01-29 セイコーエプソン株式会社 液晶表示パネル
USRE43450E1 (en) * 1994-09-29 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
JP3191728B2 (ja) * 1997-06-23 2001-07-23 日本電気株式会社 半導体装置及びその製造方法
JP3399814B2 (ja) * 1997-11-27 2003-04-21 科学技術振興事業団 微細突起構造体の製造方法
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
KR100531514B1 (ko) * 2001-03-02 2005-11-28 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Ⅱ-ⅵ족 또는 ⅲ-ⅴ족계 단결정(單結晶) 강자성(强磁性)산화물및 그 강자성 특성의 조정방법
US7473471B2 (en) * 2005-03-21 2009-01-06 Ppg Industries Ohio, Inc. Coating composition with solar properties
JP4479577B2 (ja) * 2005-04-28 2010-06-09 株式会社日立製作所 半導体装置
JP4533815B2 (ja) * 2005-07-08 2010-09-01 株式会社東芝 スパッタリングターゲットとそれを用いた光学薄膜の製造方法
JP2007149983A (ja) * 2005-11-28 2007-06-14 Rohm Co Ltd 窒化物半導体発光素子の製造方法
US7897020B2 (en) * 2009-04-13 2011-03-01 Miasole Method for alkali doping of thin film photovoltaic materials
KR101047720B1 (ko) * 2010-04-23 2011-07-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US20130048488A1 (en) * 2011-08-29 2013-02-28 Miasole Impermeable PVD Target Coating for Porous Target Materials
JP6261155B2 (ja) * 2012-02-20 2018-01-17 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
CN104471360B (zh) * 2012-06-18 2016-04-20 松下知识产权经营株式会社 红外线检测装置
US9214546B2 (en) * 2013-05-29 2015-12-15 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide switching device with novel overvoltage detection element for overvoltage control
US20160209273A1 (en) * 2013-11-14 2016-07-21 Panasonic Intellectual Property Management Co., Ltd. Infrared radiation detection element, infrared radiation detection device, and piezoelectric element
CN104037075B (zh) 2014-06-12 2017-01-04 中国电子科技集团公司第五十五研究所 耐高温处理的碳化硅背面金属加厚方法
US20170088954A1 (en) * 2015-09-30 2017-03-30 Apple Inc. Micro alloying for function modification

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214118A (ja) * 1988-02-23 1989-08-28 Mitsubishi Electric Corp 半導体製造装置
JP2005328041A (ja) * 2004-04-14 2005-11-24 Mitsubishi Chemicals Corp エッチング方法及びエッチング液
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010141124A (ja) * 2008-12-11 2010-06-24 Sumitomo Electric Ind Ltd 基板および基板の製造方法
WO2012140794A1 (ja) * 2011-04-11 2012-10-18 新電元工業株式会社 炭化珪素半導体装置の製造方法
JP2013051435A (ja) * 2012-11-05 2013-03-14 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020096113A (ja) * 2018-12-14 2020-06-18 三菱電機株式会社 半導体ウエハ基板、及び半導体ウエハ基板のエッジ部の検出方法
JP7065759B2 (ja) 2018-12-14 2022-05-12 三菱電機株式会社 半導体ウエハ基板、及び半導体ウエハ基板のエッジ部の検出方法
WO2021149151A1 (ja) * 2020-01-21 2021-07-29 三菱電機株式会社 半導体ウエハおよび半導体装置の製造方法

Also Published As

Publication number Publication date
CN105826167A (zh) 2016-08-03
JP6398744B2 (ja) 2018-10-03
DE102016200883A1 (de) 2016-07-28
US20180226253A1 (en) 2018-08-09
DE102016200883B4 (de) 2020-01-30
FR3032061A1 (fr) 2016-07-29
CN105826167B (zh) 2020-03-13
US10249500B2 (en) 2019-04-02
US9966264B2 (en) 2018-05-08
US20160218017A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
JP6398744B2 (ja) 半導体デバイス用基板の製造方法
RU2015116912A (ru) Покрытое изделие с низкоэмиссионным покрытием, имеющим низкое пропускание в видимой области спектра
JP2017195367A5 (ja) フレキシブルデバイスの作製方法
US9835781B2 (en) Wire grid polarizer and method of fabricating the same
JP2011248284A (ja) 偏光板及び偏光板の製造方法
JP6163180B2 (ja) 偏光板の製造方法
US20110290413A1 (en) Laser Ablation of Adhesive for Integrated Circuit Fabrication
US9378953B2 (en) Method for preparing polycrystalline metal oxide pattern
US9379278B2 (en) Photoelectric conversion element, method of manufacturing photoelectric conversion element, and electronic device
TW200737382A (en) Method of manufacturing semiconductor device
WO2007021403A3 (en) Low-temperature oxide removal using fluorine
US10566489B2 (en) Photosensor
KR20200019577A (ko) 아르곤-헬륨 기반 코팅
JP2014197628A (ja) Ｅｕｖ露光用マスクおよびｅｕｖ露光用マスクの製造方法
JP2009049144A (ja) 半導体基板及び半導体基板の製造方法
TW200512946A (en) Method for producing photo-semiconductor integrated circuit device
JP6791459B1 (ja) 半導体ウエハおよび半導体装置の製造方法
US20140377899A1 (en) Light emitting diode chip manufacturing method
TW201515067A (zh) 減少形成在半導體晶圓上的磊晶膜中的裂痕擴散的方法及結構
WO2015176487A1 (zh) 柔性显示基板及其制造方法、和柔性显示装置
JP2015132781A (ja) エタロンフィルタ及びその製造方法
JP2005012078A (ja) 半導体装置および半導体装置の製造方法
JP2005159171A (ja) 太陽電池素子およびその製造方法
CN111769139A (zh) 一种显示面板及其制备方法、显示装置
US20180122717A1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180820

R150 Certificate of patent or registration of utility model

Ref document number: 6398744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees