DE102016200883B4 - Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung - Google Patents
Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung Download PDFInfo
- Publication number
- DE102016200883B4 DE102016200883B4 DE102016200883.8A DE102016200883A DE102016200883B4 DE 102016200883 B4 DE102016200883 B4 DE 102016200883B4 DE 102016200883 A DE102016200883 A DE 102016200883A DE 102016200883 B4 DE102016200883 B4 DE 102016200883B4
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- thin film
- metal thin
- film layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 114
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 239000010409 thin film Substances 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims abstract description 14
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 230000005540 biological transmission Effects 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 238000011282 treatment Methods 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims 2
- 229910000510 noble metal Inorganic materials 0.000 claims 2
- 238000002834 transmittance Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 72
- 238000000034 method Methods 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000010970 precious metal Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000004925 denaturation Methods 0.000 description 2
- 230000036425 denaturation Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910003294 NiMo Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910001000 nickel titanium Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02697—Forming conducting materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2258—Diffusion into or out of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
- H01L21/244—Alloying of electrode materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Light Receiving Elements (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung, umfassend:einen Schritt des Ausbildens einer Metalldünnfilmschicht (14) auf einer Rückseite eines Substrats (10), die eine gegenüber rotem Licht oder Infrarotlicht geringere Durchlässigkeit jene des Substrats (10) aufweist;einen Reaktionsschritt des Diffundierens eines Materials der Metalldünnfilmschicht (14) in das Substrat (10) durch Aufheizen des Substrats (10) und der Metalldünnfilmschicht (14), sodass eine Reaktionsschicht (12) ausgebildet wird, in der ein Material des Substrats (10) und das Material der Metalldünnfilmschicht (14) miteinander gemischt sind; undeinen Erfassungsschritt des Erfassens, nach dem Reaktionsschritt, des Vorhandenseins oder Fehlens des Substrats (10) gemäß dem Vorhandensein oder Fehlen des roten Lichts oder des Infrarotlichts, welche durch die Metalldünnfilmschicht (14) reflektiert werden.
Description
- Hintergrund der Erfindung
- Gebiet der Erfindung
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Substrats zur Verwendung bei der Herstellung einer Halbleitervorrichtung.
- Stand der Technik
- Halbleitersubstrate werden verschiedenen Verarbeitungsvarianten unterzogen, um auf dem Substrat einen Schaltkreis mit Komponenten, wie z. B. Transistoren, Widerständen und Kondensatoren, herzustellen. Es wird z. B. ein Metalldünnfilm oder eine Isolierschicht auf einem Substrat durch eine Halbleiter-Herstellungsvorrichtung ausgebildet und ein Abdecklack wird durch eine Belichtungseinrichtung gemustert.
- In einem Waferprozess, bei dem das Substrat verschiedenen Verarbeitungsvarianten unterzogen wird, wird das Vorhandensein/Fehlen des Substrats mit einem Substrat-Erkennungssensor in einer Halbleiter-Herstellungsvorrichtung erfasst. Zur Erfassung des Vorhandenseins/Fehlens eines Si- oder GaAs-Substrats wird die Eigenschaft des Substrats zum Absorbieren (oder Reflektieren) von rotem Licht oder Infrarotlicht verwendet. Genauer gesagt wird das Fehlen des Substrats erkannt, wenn rotes Licht oder Infrarotlicht auf den Sensor auftrifft. Zudem wird das Vorhandensein des Substrats erkannt, wenn rotes Licht oder Infrarotlicht durch das Substrat absorbiert wird und nicht auf den Sensor auftrifft.
- In den letzten Jahren wurde ein Verbindungs-Halbleitersubstrat, wie z. B. ein SiC oder GaAs-Substrat mit einer größeren Bandbreite als jener von Si, in einigen Fällen in einer Leistungsvorrichtung oder einer Funkfrequenzvorrichtung in Gebrauch genommen. Da SiC oder GaN für rotes Licht oder Infrarotlicht transparent ist, kann das Vorhandensein/Fehlen des Substrats nicht mittels roten Lichtes oder Infrarotlicht erfasst werden.
- Das japanische Dokument
JP 2010 - 141 124 A - Eine Halbleiter-Herstellungsvorrichtung, die zum Verarbeiten eines Si- oder GaAs-Substrats oder dergleichen verwendet wird, erfasst das Vorhandensein/Fehlen des Substrats mittels roten Lichtes oder Infrarotlicht. Wenn ein neues Erfassungssystem zum Erfassen eines Substrats konstruiert wird, das für rotes Licht oder Infrarotlicht transparent ist, erhöhen sich die Kosten. Es ist daher vorteilhaft, ein für rotes Licht oder Infrarotlicht transparentes Substrat mit einer bestehenden Halbleiter-Herstellungsvorrichtung zu verarbeiten, die in der Lage ist, das Vorhandensein/Fehlen eines für rotes Licht oder Infrarotlicht transparenten Substrats zu erfassen. Die im offenbarte japanischen Dokument
JP 2010 - 141 124 A - Ein Verfahren zum Ermöglichen einer Erfassung eines für rotes Licht oder Infrarotlicht transparenten Substrats durch Ausbilden einer Metalldünnfilmschicht, wie z. B. Cr, W oder Al, mit einer geringen Lichtdurchlässigkeit gegenüber rotem Licht oder Infrarotlicht auf der Rückseite des Substrats ist denkbar. Es besteht jedoch eine Möglichkeit, dass die Metalldünnfilmschicht in einem Prozess getrennt bzw. separiert oder geätzt wird, bei dem Behandlungen, wie z. B. eine Wärmebehandlung, ein Trockenätzen, ein Nassätzen und eine Behandlung mit einer chemischen Lösung, wiederholt durchgeführt werden.
- Zusammenfassung der Erfindung
- Die vorliegende Erfindung wurde zum Lösen der oben beschriebenen Probleme konzipiert und es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung bereitzustellen.
- Die Lösung dieser Aufgabe erfolgt durch die Merkmale des Anspruchs 1. Die Unteransprüche offenbaren bevorzugte Weiterbildungen der Erfindung.
- Figurenliste
- Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus nachfolgender Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Darin zeigt:
-
1 eine Vorderansicht eines Substrats für eine Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel; -
2 eine Ansicht, die ein Verfahren zum Erfassen des Vorhandenseins/Fehlens des Substrats veranschaulicht; -
3 eine Vorderansicht eines Substrats für eine Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel; -
4 eine Vorderansicht eines Substrats für eine Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel; und -
5 eine Vorderansicht eines Substrats für eine Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel. - Detaillierte Beschreibung der bevorzugten Ausführungsbeispiele
- Ein Substrat für eine Halbleitervorrichtung und ein Verfahren zu dessen Herstellung werden gemäß einem Ausführungsbeispiel der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben. Gleiche oder einander entsprechende Bauteile sind durch die gleichen Bezugszeichen gekennzeichnet und deren wiederholte Beschreibung wird in einigen Fällen weggelassen.
- Erstes Ausführungsbeispiel
-
1 zeigt eine Vorderansicht eines Substrats für eine Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung. Das Substrat für eine Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel umfasst ein Substrat10 . Das Substrat10 ist aus einem Material, wie zum Beispiel SiC oder GaN ausgebildet, das gegenüber rotem Licht oder Infrarotlicht transparent ist. Eine Reaktionsschicht12 ist auf einer Rückseite des Substrats10 vorgesehen. Die Reaktionsschicht12 ist eine Schicht, in der ein eine Transmission verhinderndes Metall mit einer geringeren Durchlässigkeit gegenüber rotem Licht oder Infrarotlicht als jene des Substrats10 und ein Material des Substrats10 miteinander gemischt sind. - Eine Metalldünnfilmschicht
14 ist auf einer Rückseite der Reaktionsschicht12 ausgebildet. Die Metalldünnfilmschicht14 ist aus dem gleichen Material wie das vorgenannte eine Transmission verhindernde Metall ausgebildet. Die Metalldünnfilmschicht14 ist z. B. aus einer Legierung, die Ni enthält, oder aus Ni ausgebildet. Die Legierung, die Ni enthält, ist z. B. NiCr, NiFe, NiMo, NiTi oder NiW. - Ein Verfahren zum Herstellen des Substrats für eine Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung wird beschrieben. Die Metalldünnfilmschicht
14 , die eine geringere Durchlässigkeit gegenüber rotem Licht oder Infrarotlicht als jene des Substrats10 aufweist, wird zuerst auf der Rückseite des Substrats10 ausgebildet. Die Metalldünnfilmschicht14 wird z. B. durch Aufdampfen oder Sputtern ausgebildet. - Anschließend wird ein Reaktionsschritt ausgeführt. Im Reaktionsschritt werden das Substrat
10 und die Metalldünnfilmschicht14 aufgeheizt, um das Material der Metalldünnfilmschicht14 in das Substrat10 zu diffundieren, wodurch die Reaktionsschicht12 ausgebildet wird, in der das Material des Substrats10 und das Material der Metalldünnfilmschicht14 miteinander gemischt sind. Es ist vorteilhaft, das Substrat10 und die Metalldünnfilmschicht14 auf eine gleichhohe oder höhere Temperatur als 850 °C durch schnelles thermisches Glühen oder dergleichen aufzuheizen. - Auf dem so fertig gestellten Substrat werden Behandlungen, wie z. B. eine Wärmebehandlung, ein Trockenätzen, Nassätzen und eine Behandlung mit einer chemischen Lösung, zum Ausbilden von Halbleiterelementen auf dem Substrat wiederholt durchgeführt. Wenn z. B. ein Handling (Transport) oder eine Ausrichtung des Substrats durchgeführt wird, wird ein Ort, an dem das Substrat vorhanden ist, oder ein Ort, an dem das Substrat fehlt, mit rotem Licht oder Infrarotlicht bestrahlt, um das Vorhandensein/Fehlen des Substrats zu erfassen.
2 zeigt eine Ansicht, die ein Verfahren zum Erfassen des Vorhandenseins/Fehlens des Substrats veranschaulicht. Strahlen15 aus rotem Licht oder Infrarotlicht fallen auf das Substrat ein und werden durch die Metalldünnfilmschicht14 reflektiert. In diesem Fall treffen die Strahlen15 nicht auf einen Sensor16 auf und es wird somit erkannt, dass das Substrat in der Halbleiter-Herstellungsvorrichtung vorhanden ist. Wenn die Strahlen15 hingegen auf den Sensor16 auftreffen, wird erkannt, dass das Substrat in der Halbleiter-Herstellungsvorrichtung nicht vorhanden ist bzw. fehlt. - In dem Fall, bei dem nur eine Metalldünnfilmschicht (z. B. Cr, W, oder Al) durch Aufdampfen, Sputtern oder eine chemische Dampfabscheidung durchgeführt wird, ist die Adhäsionskraft der Metalldünnfilmschicht am Substrat gering. Wenn die Metalldünnfilmschicht in einem Waferprozess getrennt oder geätzt wird, wird es unmöglich, das Vorhandensein/Fehlen des Substrats zu erfassen und ein Substrat-Erkennungsfehler tritt auf. Um dies zu verhindern, wird im ersten Ausführungsbeispiel der vorliegenden Erfindung eine Komponente der Metalldünnfilmschicht
14 in das Substrat10 diffundiert, um die Reaktionsschicht12 auszubilden. Die Reaktionsschicht12 erhöht die Adhäsionskraft zwischen dem Substrat10 und der Metalldünnfilmschicht14 . Das Abtrennen bzw. Separieren und Ätzen der Metalldünnfilmschicht kann mit der Reaktionsschicht12 verhindert werden. Anschließend kann das Substrat ohne irgendeine schädliche Auswirkung durch eine Halbleiter-Herstellungsvorrichtung, die rotes Licht oder Infrarotlicht zur Erfassung des Vorhandenseins/Fehlens des Substrats verwendet, verarbeitet werden. - Da das Substrat für eine Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung die Reaktionsschicht
12 und die Metalldünnfilmschicht14 aufweist, die auf der gesamten Rückseite des Substrats10 ausgebildet sind, kann rotes Licht oder Infrarotlicht entweder auf einem Endbereich oder einem mittigen Bereich des Substrats auftreffen. - Das Substrat für eine Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung ist dadurch gekennzeichnet, dass eine Separation oder dergleichen der Metalldünnfilmschicht
14 mit der Reaktionsschicht12 verhindert wird. Diverse Modifikationen können erfolgen, ohne dieses Merkmal zu verlieren. Zum Beispiel kann ein (transparentes) Substrat oder eine Halbleiterschicht auf dem Substrat10 ausgebildet werden. Substrate für eine Halbleitervorrichtung und Verfahren zu deren Herstellung gemäß den nachfolgend beschriebenen Ausführungsbeispielen weisen eine Reihe von Gemeinsamkeiten mit dem ersten Ausführungsbeispiel auf und werden daher hauptsächlich in Bezug auf Unterschiede gegenüber dem ersten Ausführungsbeispiel beschrieben. - Zweites Ausführungsbeispiel
-
3 zeigt eine Vorderansicht eines Substrats für eine Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Dieses Substrat umfasst eine Halbleiterschicht20 , die auf der Vorderseite des Substrats10 ausgebildet ist, und eine Isolierschicht22 , die auf der Vorderseite der Halbleiterschicht20 ausgebildet ist. Die Isolierschicht22 ist z. B. eine SiN-Schicht oder eine SiO-Schicht. - Ein Verfahren zum Herstellen des Substrats für eine Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel wird beschrieben. Vor dem Reaktionsschritt wird die Halbleiterschicht
20 auf der Vorderseite des Substrats10 ausgebildet und die Isolierschicht22 wird auf der Vorderseite der Halbleiterschicht20 ausgebildet. Die Isolierschicht22 wird durch eine chemische Dampfabscheidung oder durch Sputtern ausgebildet. Der Reaktionsschritt wird danach ausgeführt. Da das Substrat im Reaktionsschritt auf eine höhere Temperatur aufgeheizt wird, besteht die Gefahr einer Denaturierung der Halbleiterschicht20 . Die Denaturierung der Halbleiterschicht20 kann jedoch durch die Isolierschicht22 verhindert werden. Somit kann selbst in einem Fall, bei dem die Halbleiterschicht20 auf dem Substrat10 vor dem Reaktionsschritt ausgebildet wird, die Denaturierung der Halbleiterschicht20 durch das Vorsehen der Isolierschicht22 verhindert werden. - Drittes Ausführungsbeispiel
-
4 zeigt eine Vorderansicht eines Substrats für eine Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung. Dieses Substrat umfasst eine Ätzschutzschicht30 auf der Rückseite der Metalldünnfilmschicht14 . Die Ätzschutzschicht30 ist aus SiC, HfO2, ZnO2 oder einem Edelmetall ausgebildet. Das Edelmetall ist z. B. Au, Pt oder Pd. Die Ätzschutzschicht30 ist in irgendeinem Ätzschritt eines Waferprozesses kaum zu ätzen. - Die Ätzschutzschicht
30 wird auf der Rückseite der Metalldünnfilmschicht14 durch eine Vakuumabscheidung, Sputtern, eine chemische Dampfabscheidung oder eine Atomschichtabscheidung (ALD) ausgebildet. Die Schutzschicht30 kann entweder vor oder nach dem Reaktionsschritt ausgebildet werden. - Das Ätzen wird in einem Waverprozess einige Male durchgeführt und es besteht die Möglichkeit, dass die Metalldünnfilmschicht
14 durch das Ätzen reduziert wird. Im dritten Ausführungsbeispiel der vorliegenden Erfindung ist daher die Ätzschutzschicht30 auf der Rückseite der Metalldünnfilmschicht14 vorgesehen. Die Reduzierung der Metalldünnfilmschicht14 durch das Ätzen kann durch die Ätzschutzschicht30 begrenzt werden. - Viertes Ausführungsbeispiel
-
5 zeigt eine Vorderansicht eines Substrats für eine Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung. Eine zusätzliche Metalldünnfilmschicht40 ist auf der Rückseite der Metalldünnfilmschicht14 ausgebildet. Die zusätzliche Metalldünnfilmschicht40 ist z. B. aus W, Cr oder Al ausgebildet. Die aus W, Cr oder Al ausgebildete zusätzliche Metalldünnfilmschicht40 weist eine geringere Durchlässigkeit gegenüber rotem Licht oder Infrarotlicht als jene der Metalldünnfilmschicht14 auf, die aus einer Legierung, die Ni enthält, oder aus Ni ausgebildet ist. Die Ätzschutzschicht30 ist auf der Rückseite der zusätzlichen Metalldünnfilmschicht40 ausgebildet. Die Ätzschutzschicht30 ist aus SiC, HfO2, ZnO2 oder einem Edelmetall ausgebildet. - Ein Verfahren zum Herstellen des Substrats für eine Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung umfasst einen Schritt des Ausbildens der zusätzlichen Metalldünnfilmschicht
40 aus W, Cr oder Al auf der Rückseite der Metalldünnfilmschicht14 , und einen Schritt des Ausbildens der Ätzschutzschicht30 aus SiC, HfO2, ZnO2 oder einem Edelmetall auf der Rückseite der zusätzlichen Metalldünnfilmschicht40 . Diese Schritte können entweder vor oder nach dem Reaktionsschritt durchgeführt werden. - Da die zusätzliche Metalldünnfilmschicht
40 eine geringere Durchlässigkeit gegenüber rotem Licht oder Infrarotlicht als jene der Metalldünnfilmschicht14 aufweist, kann die Präzision der Erfassung des Vorhandenseins/Fehlens des Substrats verbessert werden. Die Ätzschutzschicht30 kann entfernt werden. Eine geeignete Kombination der Merkmale der Substrate für eine Halbleitervorrichtung und der Verfahren zu deren Herstellung kann gemäß den oben beschriebenen Ausführungsbeispielen erfolgen und wie gewünscht verwendet werden. - Erfindungsgemäß kann das Separieren und Ätzen der Metalldünnfilmschicht durch Diffundieren einer Komponente der Metalldünnfilmschicht in das Substrat verhindert werden.
- Offensichtlich sind viele Modifikationen und Variationen der vorliegenden Erfindung im Lichte der obigen Lehren möglich. Es ist daher selbstverständlich, dass die Erfindung im Schutzumfang der anliegenden Ansprüche, ansonsten wie speziell beschrieben, ausgeführt werden kann.
- Zusammenfassend ist festzustellen:
- Ein Substrat für eine Halbleitervorrichtung umfasst ein Substrat, eine Reaktionsschicht, die auf einer Rückseite des Substrats vorgesehen ist, wobei ein eine Transmission verhinderndes Metall, das eine geringere Durchlässigkeit gegenüber rotem Licht oder Infrarotlicht als jene des Substrats aufweist, und ein Material des Substrats in die Reaktionsschicht gemischt sind, und eine Metalldünnfilmschicht, die auf einer Rückseite der Reaktionsschicht ausgebildet ist und aus dem gleichen Material wie das eine Transmission verhindernde Metall ausgebildet ist.
- Neben der vorstehenden schriftlichen Beschreibung der Erfindung wird zu deren ergänzender Offenbarung hiermit explizit auf die zeichnerische Darstellung der Erfindung in den
1 bis5 verwiesen.
Claims (8)
- Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung, umfassend: einen Schritt des Ausbildens einer Metalldünnfilmschicht (14) auf einer Rückseite eines Substrats (10), die eine gegenüber rotem Licht oder Infrarotlicht geringere Durchlässigkeit jene des Substrats (10) aufweist; einen Reaktionsschritt des Diffundierens eines Materials der Metalldünnfilmschicht (14) in das Substrat (10) durch Aufheizen des Substrats (10) und der Metalldünnfilmschicht (14), sodass eine Reaktionsschicht (12) ausgebildet wird, in der ein Material des Substrats (10) und das Material der Metalldünnfilmschicht (14) miteinander gemischt sind; und einen Erfassungsschritt des Erfassens, nach dem Reaktionsschritt, des Vorhandenseins oder Fehlens des Substrats (10) gemäß dem Vorhandensein oder Fehlen des roten Lichts oder des Infrarotlichts, welche durch die Metalldünnfilmschicht (14) reflektiert werden.
- Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung nach
Anspruch 1 , ferner umfassend einen Schritt des Ausbildens einer Halbleiterschicht (20) auf einer Vorderseite des Substrats (10) und des Ausbildens einer Isolierschicht (22) auf einer Vorderseite der Halbleiterschicht (20) vor dem Reaktionsschritt. - Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung nach
Anspruch 1 oder2 , ferner umfassend einen Schritt des Ausbildens einer Ätzschutzschicht (30) aus SiC, HfO2, ZnO2 oder einem Edelmetall auf einer Rückseite der Metalldünnfilmschicht (14). - Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung nach
Anspruch 1 oder2 , ferner umfassend einen Schritt des Ausbildens einer zusätzlichen Metalldünnfilmschicht (40) aus W, Cr oder AI auf einer Rückseite der Metalldünnfilmschicht (14). - Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung nach
Anspruch 4 , ferner umfassend einen Schritt des Ausbildens einer Ätzschutzschicht (30) aus SiC, HfO2, ZnO2 oder einem Edelmetall auf einer Rückseite der zusätzlichen Metalldünnfilmschicht (40). - Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung nach einem der
Ansprüche 1 bis5 , wobei die Metalldünnfilmschicht (14) aus einer Legierung, die Ni enthält, oder aus Ni ausgebildet ist. - Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung nach einem der
Ansprüche 1 bis6 , wobei das Substrat (10) aus SiC oder GaN ausgebildet ist. - Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung nach einem der
Ansprüche 1 bis7 , wobei der Erfassungsschritt während Behandlungen zum Ausbilden von Halbleiterelementen auf dem Substrat (10) durchgeführt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015011445A JP6398744B2 (ja) | 2015-01-23 | 2015-01-23 | 半導体デバイス用基板の製造方法 |
JP2015-011445 | 2015-01-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102016200883A1 DE102016200883A1 (de) | 2016-07-28 |
DE102016200883B4 true DE102016200883B4 (de) | 2020-01-30 |
Family
ID=56364733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102016200883.8A Expired - Fee Related DE102016200883B4 (de) | 2015-01-23 | 2016-01-22 | Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung |
Country Status (5)
Country | Link |
---|---|
US (2) | US9966264B2 (de) |
JP (1) | JP6398744B2 (de) |
CN (1) | CN105826167B (de) |
DE (1) | DE102016200883B4 (de) |
FR (1) | FR3032061A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7065759B2 (ja) * | 2018-12-14 | 2022-05-12 | 三菱電機株式会社 | 半導体ウエハ基板、及び半導体ウエハ基板のエッジ部の検出方法 |
CN114930498A (zh) * | 2020-01-21 | 2022-08-19 | 三菱电机株式会社 | 半导体晶圆以及半导体装置的制造方法 |
CN111584497B (zh) * | 2020-05-21 | 2021-07-20 | 长江存储科技有限责任公司 | 存储器制作方法及存储器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104037075A (zh) * | 2014-06-12 | 2014-09-10 | 中国电子科技集团公司第五十五研究所 | 耐高温处理的碳化硅背面金属加厚方法 |
WO2014192198A1 (ja) * | 2013-05-29 | 2014-12-04 | パナソニックIpマネジメント株式会社 | 半導体装置 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3582410A (en) * | 1969-07-11 | 1971-06-01 | North American Rockwell | Process for producing metal base semiconductor devices |
JPS6489470A (en) * | 1987-09-30 | 1989-04-03 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPH01214118A (ja) * | 1988-02-23 | 1989-08-28 | Mitsubishi Electric Corp | 半導体製造装置 |
US5389799A (en) * | 1992-06-12 | 1995-02-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2576339B2 (ja) | 1992-08-10 | 1997-01-29 | セイコーエプソン株式会社 | 液晶表示パネル |
USRE43450E1 (en) * | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
JP3191728B2 (ja) * | 1997-06-23 | 2001-07-23 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP3399814B2 (ja) * | 1997-11-27 | 2003-04-21 | 科学技術振興事業団 | 微細突起構造体の製造方法 |
US6599644B1 (en) * | 2000-10-06 | 2003-07-29 | Foundation For Research & Technology-Hellas | Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide |
US20040112278A1 (en) * | 2001-03-02 | 2004-06-17 | Hiroshi Yoshida | II-IV group or III-V compound based single crystal ferromagnetic compound and method for adjusting its ferromagnetic characteristics |
JP4774789B2 (ja) * | 2004-04-14 | 2011-09-14 | 三菱化学株式会社 | エッチング方法及びエッチング液 |
JP2006024880A (ja) * | 2004-06-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7473471B2 (en) * | 2005-03-21 | 2009-01-06 | Ppg Industries Ohio, Inc. | Coating composition with solar properties |
JP4479577B2 (ja) * | 2005-04-28 | 2010-06-09 | 株式会社日立製作所 | 半導体装置 |
JP4533815B2 (ja) * | 2005-07-08 | 2010-09-01 | 株式会社東芝 | スパッタリングターゲットとそれを用いた光学薄膜の製造方法 |
JP2007149983A (ja) * | 2005-11-28 | 2007-06-14 | Rohm Co Ltd | 窒化物半導体発光素子の製造方法 |
JP2010141124A (ja) * | 2008-12-11 | 2010-06-24 | Sumitomo Electric Ind Ltd | 基板および基板の製造方法 |
US7897020B2 (en) * | 2009-04-13 | 2011-03-01 | Miasole | Method for alkali doping of thin film photovoltaic materials |
KR101047720B1 (ko) * | 2010-04-23 | 2011-07-08 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
US9005462B2 (en) | 2011-04-11 | 2015-04-14 | Shindengen Electric Manufacturing Co., Ltd. | Method for manufacturing silicon carbide semiconductor device |
US20130048488A1 (en) * | 2011-08-29 | 2013-02-28 | Miasole | Impermeable PVD Target Coating for Porous Target Materials |
JP6261155B2 (ja) * | 2012-02-20 | 2018-01-17 | 富士電機株式会社 | SiC半導体デバイスの製造方法 |
WO2013190793A1 (ja) * | 2012-06-18 | 2013-12-27 | パナソニック株式会社 | 赤外線検出装置 |
JP5561343B2 (ja) * | 2012-11-05 | 2014-07-30 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
US20160209273A1 (en) * | 2013-11-14 | 2016-07-21 | Panasonic Intellectual Property Management Co., Ltd. | Infrared radiation detection element, infrared radiation detection device, and piezoelectric element |
US20170088954A1 (en) * | 2015-09-30 | 2017-03-30 | Apple Inc. | Micro alloying for function modification |
-
2015
- 2015-01-23 JP JP2015011445A patent/JP6398744B2/ja not_active Expired - Fee Related
- 2015-10-26 US US14/922,403 patent/US9966264B2/en active Active
- 2015-12-09 FR FR1562041A patent/FR3032061A1/fr not_active Withdrawn
-
2016
- 2016-01-22 DE DE102016200883.8A patent/DE102016200883B4/de not_active Expired - Fee Related
- 2016-01-22 CN CN201610045414.5A patent/CN105826167B/zh not_active Expired - Fee Related
-
2018
- 2018-04-02 US US15/943,261 patent/US10249500B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014192198A1 (ja) * | 2013-05-29 | 2014-12-04 | パナソニックIpマネジメント株式会社 | 半導体装置 |
CN104037075A (zh) * | 2014-06-12 | 2014-09-10 | 中国电子科技集团公司第五十五研究所 | 耐高温处理的碳化硅背面金属加厚方法 |
Also Published As
Publication number | Publication date |
---|---|
US20180226253A1 (en) | 2018-08-09 |
US20160218017A1 (en) | 2016-07-28 |
JP6398744B2 (ja) | 2018-10-03 |
US9966264B2 (en) | 2018-05-08 |
US10249500B2 (en) | 2019-04-02 |
FR3032061A1 (fr) | 2016-07-29 |
CN105826167A (zh) | 2016-08-03 |
JP2016136589A (ja) | 2016-07-28 |
CN105826167B (zh) | 2020-03-13 |
DE102016200883A1 (de) | 2016-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102016200883B4 (de) | Verfahren zum Herstellen eines Substrats für eine Halbleitervorrichtung | |
DE2720893B2 (de) | ||
DE102011004408A1 (de) | Halbleitervorrichtungsherstellungsverfahren | |
DE102015115298B4 (de) | Herstellungsverfahren für einen Separator einer Brennstoffzelle | |
DE112014006368T5 (de) | Halbleitervorrichtungsfertigungsverfahren | |
DE112009000788T5 (de) | Herstellungsverfahren für Solarzellen, Herstellungsvorrichtung für Solarzellen sowie Solarzelle | |
DE1929084C3 (de) | Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE102013219560A1 (de) | Photovoltaische Solarzelle und Verfahren zum Herstellen einer metallischen Kontaktierung einer photovoltaischen Solarzelle | |
DE102009009499A1 (de) | Markierungsverfahren | |
DE112020001854T5 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102014221633B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE2121834B2 (de) | Verfahren zum formgebenden aetzen eines halbleiterkoerpers | |
DE112019007079B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung | |
DE2706418A1 (de) | Verfahren zur herstellung eines temperaturmesswiderstandes fuer ein widerstandsthermometer | |
DE1947026B2 (de) | Verfahren zum Herstellen von Metallkontakten an Halbleiterbauelementen | |
DE112016007368B4 (de) | Verfahren zur Herstellung einer Verbindungshalbleitervorrichtung | |
DE112014006683B4 (de) | Halbleitervorrichtungsfertigungsverfahren | |
DE102015104820B4 (de) | Herstellung eines opto-elektronischen Halbleiterbauelements | |
DE2431647B2 (de) | Verfahren zum entfernen von vorspruengen an der oberflaeche einer epitaktischen halbleiterschicht | |
DE1285625C2 (de) | Verfahren zur herstellung eines halbleiterbauelements | |
DE102021108756A1 (de) | Verfahren zum testen eines wafers und wafer | |
DE102015104649A1 (de) | Solarzellenherstellungsverfahren | |
DE102013108218B4 (de) | Verfahren zur Herstellung eines transparenten IR-reflektierenden Schichtsystems | |
DE2041872C3 (de) | Verfahren zum Abgleich vorzugsweise in Dünnschichttechnik hergestellter Widerstandsnetzwerke | |
DE2058554C3 (de) | Verfahren zur Herstellung von Chrom-Halbleiterkontakten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R084 | Declaration of willingness to licence | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |