FR3032061A1 - Substrat pour dispositif a semi-conducteur et procede de fabrication associe - Google Patents
Substrat pour dispositif a semi-conducteur et procede de fabrication associe Download PDFInfo
- Publication number
- FR3032061A1 FR3032061A1 FR1562041A FR1562041A FR3032061A1 FR 3032061 A1 FR3032061 A1 FR 3032061A1 FR 1562041 A FR1562041 A FR 1562041A FR 1562041 A FR1562041 A FR 1562041A FR 3032061 A1 FR3032061 A1 FR 3032061A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- thin film
- layer
- metal thin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 135
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000002184 metal Substances 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000010409 thin film Substances 0.000 claims abstract description 64
- 239000000463 material Substances 0.000 claims abstract description 18
- 230000005540 biological transmission Effects 0.000 claims abstract description 17
- 239000010408 film Substances 0.000 claims description 38
- 230000001681 protective effect Effects 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 17
- 239000010970 precious metal Substances 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 229910052804 chromium Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 2
- 238000002834 transmittance Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 238000004925 denaturation Methods 0.000 description 2
- 230000036425 denaturation Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910003294 NiMo Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 229910001000 nickel titanium Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02697—Forming conducting materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2258—Diffusion into or out of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
- H01L21/244—Alloying of electrode materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Light Receiving Elements (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Un substrat (10) pour dispositif à semi-conducteur inclut un substrat (10), une couche de réaction (12) prévue sur une surface arrière du substrat (10), un métal de prévention de transmission possédant un facteur de transmission, par rapport à de la lumière rouge ou de la lumière infrarouge, inférieur à celui du substrat (10) et un matériau du substrat (10) étant mélangés dans la couche de réaction (12), et une couche de film mince de métal (14) formée sur une surface arrière de la couche de réaction (12) et formée du même matériau que le métal de prévention de transmission.
Description
1 SUBSTRAT POUR DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION ASSOCIÉ La présente invention concerne, par exemple, un substrat pour l'utilisation dans la fabrication d'un dispositif à semi-conducteur et un procédé de fabrication du substrat. Divers types de traitement sont réalisés sur un substrat à semi-conducteur pour fabriquer, sur le substrat, un circuit comportant des composants tels que des transistors, des résistances et des condensateurs. Par exemple, un film mince de métal ou un film isolant est formé sur un substrat par un appareil de fabrication de semiconducteur et une couche de réserve est mise en configuration par un appareil d' exposition.
Dans un procédé de tranche dans lequel divers types de traitement sont réalisés sur un substrat, la présence/l'absence du substrat est détectée avec un capteur de reconnaissance de substrat dans un appareil de fabrication de semi-conducteur. Pour la détection de la présence/de l'absence d'un substrat de Si ou de GaAs, la propriété du substrat à absorber (ou réfléchir) de la lumière rouge ou de la lumière infrarouge est utilisée. Plus spécifiquement, l'absence du substrat est reconnue lorsque de la lumière rouge ou de la lumière infrarouge est incidente sur le capteur. Aussi, la présence du substrat est reconnue lorsque de la lumière rouge ou de la lumière infrarouge est absorbée par le substrat et n'est pas incidente sur le capteur. Ces dernières années, un substrat à semi-conducteur composé tel qu'un substrat de SiC ou de GaN, possédant une bande interdite plus large que celle de Si, a été utilisé dans un dispositif à énergie électrique ou un dispositif à radiofréquence dans certains cas. Comme le SiC ou le GaN est transparent à la lumière rouge ou à la lumière infrarouge, la présence/l'absence du substrat ne peut pas être détectée au moyen de lumière rouge ou de lumière infrarouge.
Le brevet japonais mis à l'inspection publique n° 2010-141124 divulgue un agencement dans lequel une surface réfléchissante totale prévue sur une portion d'extrémité d'un substrat réfléchit de la lumière rouge ou analogue. Un appareil de fabrication de semi-conducteur utilisé pour traiter un substrat de Si ou de GaAs ou analogue détecte la présence/l'absence du substrat au moyen de lumière rouge ou de lumière infrarouge. Si un nouveau système de détection est 3032061 2 construit pour détecter un substrat transparent à la lumière rouge ou à la lumière infrarouge, le coût de fabrication est augmenté. Il est, donc, préférable de traiter un substrat transparent à la lumière rouge ou à la lumière infrarouge avec un appareil de fabrication de semi-conducteur existant capable de détecter la présence/l'absence 5 d'un substrat transparent à la lumière rouge ou à la lumière infrarouge. La technique divulguée dans le brevet japonais mis à l'inspection publique n° 2010-141124, cependant, utilise une surface réfléchissante totale prévue sur une portion d'extrémité d'un substrat et donc présente un problème car elle est incapable de détecter la présence/l'absence du substrat dans une portion centrale du substrat.
10 Un procédé pour permettre la détection d'un substrat transparent à la lumière rouge ou à la lumière infrarouge par la formation d'une couche de film mince de métal, telle que du Cr, du W ou de l'Al, possédant un faible facteur de transmission par rapport à la lumière rouge ou à la lumière infrarouge, sur la surface arrière du substrat, est concevable. Cependant, il est possible que la couche de film mince de 15 métal soit séparée ou gravée dans un procédé dans lequel des traitements, tels qu'un traitement de chaleur, une gravure sèche, une gravure humide et un traitement avec une solution chimique, sont réalisés à plusieurs reprises. La présente invention a été réalisée pour résoudre les problèmes décrits ci- dessus, et un objet de la présente invention est de proposer un substrat pour dispositif 20 à semi-conducteur capable d'être traité, sans aucun effet négatif, par un appareil de fabrication de semi-conducteur en utilisant de la lumière rouge ou de la lumière infrarouge pour la détection de la présence/de l'absence d'un substrat, et un procédé de fabrication du substrat pour dispositif à semi-conducteur. Les caractéristiques et avantages de la présente invention peuvent être 25 résumés comme suit. Selon un aspect de la présente invention, un substrat pour dispositif à semiconducteur inclut un substrat, une couche de réaction prévue sur une surface arrière du substrat, un métal de prévention de transmission, possédant un facteur de transmission par rapport à de la lumière rouge ou de la lumière infrarouge inférieur à 30 celui du substrat et d'un matériau du substrat étant mélangé dans la couche de réaction, et une couche de film mince de métal formée sur une surface arrière de la couche de réaction et formée du même matériau que le métal de prévention de transmission.
3032061 3 Selon une variante, le substrat pour dispositif à semi-conducteur comprend en outre une couche de semi-conducteur formée sur une surface avant du substrat; et un film isolant formé sur une surface avant de la couche de semi-conducteur. Selon une variante, le substrat pour dispositif à semi-conducteur comprend en 5 outre un film protecteur de gravure prévu sur une surface arrière de la couche de film mince de métal, le film protecteur de gravure étant formé de SiC, de Hf02, de ZnO2 ou d'un métal précieux. Selon une variante, le substrat pour dispositif à semi-conducteur comprend en outre une couche supplémentaire de film mince de métal prévue sur une surface 10 arrière de la couche de film mince de métal, la couche supplémentaire de film mince de métal étant formée de W, de Cr ou d'Al. Selon une variante, le substrat pour dispositif à semi-conducteur comprend en outre un film protecteur de gravure prévu sur une surface arrière de la couche supplémentaire de film mince de métal, le film protecteur de gravure étant formé de 15 SiC, de Hf02, de ZnO2 ou d'un métal précieux. Selon une variante, la couche de film mince de métal est formée d'un alliage contenant du Ni ou de Ni. Selon une variante, le substrat est formé de SiC ou de GaN. Selon un autre aspect de la présente invention, un procédé de fabrication d'un 20 substrat pour dispositif à semi-conducteur inclut une étape de formation, sur une surface arrière d'un substrat, d'une couche de film mince de métal possédant un facteur de transmission, par rapport à de la lumière rouge ou de la lumière infrarouge, inférieur à celui du substrat, et une étape de réaction de la diffusion d'un matériau de la couche de film mince de métal dans le substrat en chauffant le substrat et la 25 couche de film mince de métal pour qu'une couche de réaction soit formée, dans laquelle un matériau du substrat et le matériau de la couche de film mince de métal sont mélangés l'un avec l'autre. Selon une variante, le procédé de fabrication comprend en outre une étape de formation d'une couche de semi-conducteur sur une surface avant du substrat et de la 30 formation d'un film isolant sur une surface avant de la couche de semi-conducteur avant l'étape de réaction.
3032061 4 Selon une variante, le procédé de fabrication comprend en outre une étape de formation d'un film protecteur de gravure de SiC, de Hf02, de ZnO2 ou d'un métal précieux sur une surface arrière de la couche de film mince de métal. Selon une variante, le procédé de fabrication comprend en outre une étape de 5 formation d'une couche supplémentaire de film mince de métal de W, de Cr ou d'Al sur une surface arrière de la couche de film mince de métal. Selon une variante, le procédé de fabrication comprend en outre une étape de formation d'un film protecteur de gravure de SiC, de Hf02, de ZnO2 ou d'un métal précieux sur une surface arrière de la couche supplémentaire de film mince de métal.
10 Selon une variante, le procédé de fabrication, la couche de film mince de métal est formée d'un alliage contenant du Ni ou de Ni. Selon une variante, le procédé de fabrication, le substrat est formé de SiC ou de GaN. Des objets, des caractéristiques et des avantages autres et supplémentaires de 15 l'invention apparaîtront plus complètement à partir de la description suivante. La figure 1 est une vue avant d'un substrat pour dispositif à semi-conducteur selon un premier mode de réalisation ; la figure 2 est un schéma représentant un procédé de détection de la présence/de l'absence du substrat ; 20 la figure 3 est une vue avant d'un substrat pour dispositif à semi-conducteur selon le deuxième mode de réalisation ; la figure 4 est une vue avant d'un substrat pour dispositif à semi-conducteur selon le troisième mode de réalisation ; et la figure 5 est une vue avant d'un substrat pour dispositif à semi-conducteur 25 selon le quatrième mode de réalisation. Un substrat pour dispositif à semi-conducteur et un procédé de fabrication associé selon un mode de réalisation de la présente invention vont être décrits en faisant référence aux dessins. Des composants identiques ou correspondants les uns aux autres sont indiqués par les mêmes caractères de référence et la description 30 répétée de ceux-ci est omise dans certains cas.
3 03 2 06 1 5 Premier mode de réalisation La figure 1 est une vue avant d'un substrat pour dispositif à semi-conducteur selon un premier mode de réalisation de la présente invention. Le substrat pour dispositif à semi-conducteur selon le premier mode de réalisation inclut un 5 substrat 10. Le substrat 10 est formé d'un matériau tel que du SiC ou du GaN transparent à la lumière rouge ou à la lumière infrarouge. Une couche de réaction 12 est prévue sur une surface arrière du substrat 10. La couche de réaction 12 est une couche dans laquelle un métal de prévention de transmission, possédant un facteur de transmission, par rapport à de la lumière rouge ou de la lumière infrarouge, inférieur 10 à celui du substrat 10, et le matériau du substrat 10 sont mélangés l'un avec l'autre. Une couche de film mince de métal 14 est formée sur une surface arrière de la couche de réaction 12. La couche de film mince de métal 14 est formée du même matériau que le métal de prévention de transmission susmentionné. La couche de film mince de métal 14 est formée, par exemple, d'un alliage contenant du Ni ou de 15 Ni. L'alliage contenant du Ni est, par exemple, NiCr, NiFe, NiMo, NiTi ou NiW. Un procédé de fabrication du substrat pour dispositif à semi-conducteur selon le premier mode de réalisation de la présente invention va être décrit. La couche de film mince de métal 14, possédant un facteur de transmission, par rapport à de la lumière rouge ou de la lumière infrarouge, inférieur à celui du substrat 10, est 20 d'abord formée sur la surface arrière du substrat 10. La couche de film mince de métal 14 est formée, par exemple, par dépôt par évaporation ou par pulvérisation. Ensuite, une étape de réaction est exécutée. Dans l'étape de réaction, le substrat 10 et la couche de film mince de métal 14 sont chauffés pour diffuser le matériau de la couche de film mince de métal 14 dans le substrat 10, formant ainsi la 25 couche de réaction 12 dans laquelle le matériau du substrat 10 et le matériau de la couche de film mince de métal 14 sont mélangés l'un avec l'autre. Il est préférable de chauffer le substrat 10 et la couche de film mince de métal 14 jusqu'à une température égale ou supérieure à 850°C par recuit thermique rapide ou analogue. Sur le substrat ainsi complété, des traitements tels qu'un traitement de chaleur, 30 une gravure sèche, une gravure humide et un traitement avec une solution chimique pour former des éléments à semi-conducteur sur le substrat sont réalisés à plusieurs reprises. Lorsque la manipulation (le transport) ou l'alignement du substrat, par exemple, est réalisé, une place où le substrat est présent ou une place où le substrat 3032061 6 est absent est irradiée avec de la lumière rouge ou de la lumière infrarouge pour détecter la présence/l'absence du substrat. La figure 2 est un schéma représentant un procédé de détection de la présence/de l'absence du substrat. Des rayons 15 qui sont de la lumière rouge ou de la lumière infrarouge sont incidents sur le substrat et sont 5 réfléchis par la couche de film mince de métal 14. Dans ce cas, les rayons 15 ne sont pas incidents sur un capteur 16 et il est, donc, reconnu que le substrat est présent dans l'appareil de fabrication de semi-conducteur. D'autre part, lorsque les rayons 15 sont incidents sur le capteur 16, il est reconnu que le substrat est absent dans l'appareil de fabrication de semi-conducteur.
10 Au cas où seulement la formation d'une couche de film mince de métal (Cr, W ou Ar par exemple) par dépôt par évaporation, par pulvérisation ou par dépôt chimique par évaporation est réalisée, la force d'adhérence de la couche de film mince de métal au substrat est faible. Si la couche de film mince de métal est séparée ou gravée dans un procédé de tranche, il devient impossible de détecter la 15 présence/l'absence du substrat et une erreur de reconnaissance de substrat se produit. Pour empêcher ceci, dans le premier mode de réalisation de la présente invention, un composant de la couche de film mince de métal 14 est diffusé dans le substrat 10 pour former la couche de réaction 12. La couche de réaction 12 augmente la force d'adhérence entre le substrat 10 et la couche de film mince de métal 14. La 20 séparation et la gravure de la couche de film mince de métal 14 peuvent être empêchées avec la couche de réaction 12. Par conséquent, le substrat peut être traité sans effet négatif par un appareil de fabrication de semi-conducteur en utilisant de la lumière rouge ou de la lumière infrarouge pour la détection de la présence/de l'absence du substrat.
25 Comme le substrat pour dispositif à semi-conducteur selon le premier mode de réalisation de la présente invention comporte la couche de réaction 12 et la couche de film mince de métal 14 formées sur la surface arrière entière du substrat 10, de la lumière rouge ou de la lumière infrarouge peut être rendue incidente sur une portion d'extrémité ou sur une portion centrale du substrat.
30 Le substrat pour dispositif à semi-conducteur selon le premier mode de réalisation de la présente invention est caractérisé par la prévention de la séparation ou analogue de la couche de film mince de métal 14 avec la couche de réaction 12. Diverses modifications peuvent être apportées sans perdre cette caractéristique. Par 3032061 7 exemple, un substrat ou une couche à semi-conducteur (transparent) peut être formé sur le substrat 10. Des substrats pour dispositif à semi-conducteur et des procédés de fabrication associés selon des modes de réalisation décrits ci-dessous présentent un nombre de points communs avec le premier mode de réalisation et seront donc 5 décrits principalement par rapport à des points de différence par rapport au premier mode de réalisation. Deuxième mode de réalisation La figure 3 est une vue avant d'un substrat pour dispositif à semi-conducteur 10 selon le deuxième mode de réalisation de la présente invention. Ce substrat inclut une couche de semi-conducteur 20 formée sur la surface avant du substrat 10 et un film isolant 22 formé sur la surface avant de la couche de semi-conducteur 20. Le film isolant 22 est, par exemple, un film de SiN ou un film de SiO. Un procédé de fabrication du substrat pour dispositif à semi-conducteur selon 15 le deuxième mode de réalisation va être décrit. Avant l'étape de réaction, la couche de semi-conducteur 20 est formée sur la surface avant du substrat 10 et le film isolant 22 est formé sur la surface avant de la couche de semi-conducteur 20. Le film isolant 22 est formé par dépôt chimique par évaporation ou par pulvérisation. L'étape de réaction est exécutée après cela. Comme le substrat est chauffé jusqu'à une 20 température plus élevée dans l'étape de réaction, il existe une appréhension de dénaturation de la couche de semi-conducteur 20. La dénaturation de la couche de semi-conducteur 20, cependant, peut être empêchée avec le film isolant 22. Ainsi, même au cas où la couche de semi-conducteur 20 est formée sur le substrat 10 avant l'étape de réaction, la dénaturation de la couche de semi-conducteur 20 peut être 25 empêchée en fournissant le film isolant 22. Troisième mode de réalisation La figure 4 est une vue avant d'un substrat pour dispositif à semi-conducteur selon le troisième mode de réalisation de la présente invention. Ce substrat inclut un 30 film protecteur de gravure 30 sur la surface arrière de la couche de film mince de métal 14. Le film protecteur de gravure 30 est formé de SiC, de Hf02, de ZnO2 ou d'un métal précieux. Le métal précieux est, par exemple, Au, Pt ou Pd. Le film 3032061 8 protecteur de gravure 30 est difficile à graver dans une quelconque étape de gravure dans un procédé de tranche. Le film protecteur de gravure 30 est formé sur la surface arrière de la couche de film mince de métal 14 par dépôt sous vide, par pulvérisation, par dépôt chimique 5 par évaporation ou par dépôt de couche atomique (ALD). Le film protecteur 30 peut être formé avant ou après l'étape de réaction. La gravure est réalisée un nombre de fois dans un procédé de tranche et il est possible que la couche de film mince de métal 14 soit réduite par la gravure. Dans le troisième mode de réalisation de la présente invention, donc, le film protecteur de 10 gravure 30 est prévu sur la surface arrière de la couche de film mince de métal 14. La réduction de la couche de film mince de métal 14 par la gravure peut être limitée avec le film protecteur de gravure 30. Quatrième mode de réalisation 15 La figure 5 est une vue avant d'un substrat pour dispositif à semi-conducteur selon le quatrième mode de réalisation de la présente invention. Une couche supplémentaire de film mince de métal 40 est formée sur la surface arrière de la couche de film mince de métal 14. La couche supplémentaire de film mince de métal 40 est formée, par exemple, de W, de Cr ou d'Al. La couche supplémentaire de 20 film mince de métal 40 formée de W, de Cr ou d'Al possède un facteur de transmission, par rapport à de la lumière rouge ou de la lumière infrarouge, inférieur à celui de la couche de film mince de métal 14 formée d'un alliage contenant du Ni ou de Ni. Le film protecteur de gravure 30 est formé sur la surface arrière de la couche supplémentaire de film mince de métal 40. Le film protecteur de gravure 30 25 est formé de SiC, de Hf02, de ZnO2 ou d'un métal précieux. Un procédé de fabrication du substrat pour dispositif à semi-conducteur selon le quatrième mode de réalisation de la présente invention inclut une étape de formation de la couche supplémentaire de film mince de métal 40 de W, de Cr ou d'Al sur la surface arrière de la couche de film mince de métal 14, et une étape de 30 formation du film protecteur de gravure 30 de SiC, de Hf02, de ZnO2 ou d'un métal précieux sur la surface arrière de la couche supplémentaire de film mince de métal 40. Ces étapes peuvent être réalisées avant ou après l'étape de réaction.
3032061 9 Comme la couche supplémentaire de film mince de métal 40 possède un facteur de transmission, par rapport à de la lumière rouge ou de la lumière infrarouge, inférieur à celui de la couche de film mince de métal 14, la précision de détection de la présence/de l'absence du substrat peut être améliorée. Le film protecteur de 5 gravure 30 peut être éliminé. Une combinaison appropriée des caractéristiques des substrats pour dispositif à semi-conducteur et des procédés de fabrication associés, selon les modes de réalisation décrits ci-dessus, peut être réalisée et utilisée comme souhaité. Selon la présente invention, la séparation et la gravure de la couche de film 10 mince de métal peuvent être empêchées en diffusant un composant de la couche de film mince de métal dans le substrat. Naturellement, de nombreuses modifications et variations de la présente invention sont possibles au vu des enseignements ci-dessus. Il faut donc entendre que, à l'intérieur de la portée des revendications jointes, l'invention peut être pratiquée 15 autrement que ce qui est spécifiquement décrit.
Claims (10)
- REVENDICATIONS1. Substrat pour dispositif à semi-conducteur, comprenant : un substrat (10) ; une couche de réaction (12) prévue sur une surface arrière du substrat (10), un métal de prévention de transmission possédant un facteur de transmission par rapport à de la lumière rouge ou de la lumière infrarouge inférieur à celui du substrat (10) et un matériau du substrat (10) étant mélangés dans la couche de réaction (12) ; et une couche de film mince de métal (14) formée sur une surface arrière de la couche de réaction (12) et formée du même matériau que le métal de prévention de transmission.
- 2. Substrat pour dispositif à semi-conducteur selon la revendication 1, comprenant en outre : une couche de semi-conducteur (20) formée sur une surface avant du substrat (10) ; et un film isolant (22) formé sur une surface avant de la couche de semi- conducteur (20).
- 3. Substrat pour dispositif à semi-conducteur selon la revendication 1 ou 2, comprenant en outre un film protecteur de gravure (30) prévu sur une surface arrière de la couche de film mince de métal (14), le film protecteur de gravure (30) étant formé de SiC, de Hf02, de ZnO2 ou d'un métal précieux.
- 4. Substrat pour dispositif à semi-conducteur selon la revendication 1 ou 2, comprenant en outre une couche supplémentaire de film mince de métal (40) prévue sur une surface arrière de la couche de film mince de métal (14), la couche supplémentaire de film mince de métal (40) étant formée de W, de Cr ou d'Al.
- 5. Substrat pour dispositif à semi-conducteur selon la revendication 4, comprenant en outre un film protecteur de gravure (30) prévu sur une surface arrière de la couche supplémentaire de film mince de métal (40), le film protecteur de gravure (30) étant formé de SiC, de Hf02, de ZnO2 ou d'un métal précieux. 3032061 11
- 6. Substrat pour dispositif à semi-conducteur selon l'une quelconque des revendications 1 à 5, dans lequel la couche de film mince de métal (14) est formée d'un alliage contenant du Ni ou de Ni. 5
- 7. Substrat pour dispositif à semi-conducteur selon l'une quelconque des revendications 1 à 6, dans lequel le substrat (10) est formé de SiC ou de GaN.
- 8. Procédé de fabrication d'un substrat pour dispositif à semi-conducteur, 10 comprenant : une étape de formation, sur une surface arrière d'un substrat (10), d'une couche de film mince de métal (14) possédant un facteur de transmission, par rapport à de la lumière rouge ou de la lumière infrarouge, inférieur à celui du substrat (10) ; et une étape de réaction de la diffusion d'un matériau de la couche de film mince de 15 métal (14) dans le substrat (10) en chauffant le substrat (10) et la couche de film mince de métal (14) pour qu'une couche de réaction (12) soit formée, dans laquelle un matériau du substrat (10) et le matériau de la couche de film mince de métal (14) sont mélangés l'un avec l'autre. 20
- 9. Procédé de fabrication d'un substrat pour dispositif à semi-conducteur selon la revendication 8, comprenant en outre une étape de formation d'une couche de semiconducteur (20) sur une surface avant du substrat (10) et de la formation d'un film isolant (22) sur une surface avant de la couche de semi-conducteur (20) avant l'étape de réaction. 25
- 10. Procédé de fabrication d'un substrat pour dispositif à semi-conducteur selon la revendication 8 ou 9, comprenant en outre une étape de formation d'un film protecteur de gravure (30) de SiC, de Hf02, de ZnO2 ou d'un métal précieux sur une surface arrière de la couche de film mince de métal (14). 30
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015011445A JP6398744B2 (ja) | 2015-01-23 | 2015-01-23 | 半導体デバイス用基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
FR3032061A1 true FR3032061A1 (fr) | 2016-07-29 |
Family
ID=56364733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1562041A Withdrawn FR3032061A1 (fr) | 2015-01-23 | 2015-12-09 | Substrat pour dispositif a semi-conducteur et procede de fabrication associe |
Country Status (5)
Country | Link |
---|---|
US (2) | US9966264B2 (fr) |
JP (1) | JP6398744B2 (fr) |
CN (1) | CN105826167B (fr) |
DE (1) | DE102016200883B4 (fr) |
FR (1) | FR3032061A1 (fr) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7065759B2 (ja) * | 2018-12-14 | 2022-05-12 | 三菱電機株式会社 | 半導体ウエハ基板、及び半導体ウエハ基板のエッジ部の検出方法 |
CN114930498A (zh) * | 2020-01-21 | 2022-08-19 | 三菱电机株式会社 | 半导体晶圆以及半导体装置的制造方法 |
CN111584497B (zh) * | 2020-05-21 | 2021-07-20 | 长江存储科技有限责任公司 | 存储器制作方法及存储器 |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3582410A (en) * | 1969-07-11 | 1971-06-01 | North American Rockwell | Process for producing metal base semiconductor devices |
JPS6489470A (en) * | 1987-09-30 | 1989-04-03 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
JPH01214118A (ja) * | 1988-02-23 | 1989-08-28 | Mitsubishi Electric Corp | 半導体製造装置 |
US5389799A (en) * | 1992-06-12 | 1995-02-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2576339B2 (ja) | 1992-08-10 | 1997-01-29 | セイコーエプソン株式会社 | 液晶表示パネル |
USRE43450E1 (en) * | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
JP3191728B2 (ja) * | 1997-06-23 | 2001-07-23 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP3399814B2 (ja) * | 1997-11-27 | 2003-04-21 | 科学技術振興事業団 | 微細突起構造体の製造方法 |
US6599644B1 (en) * | 2000-10-06 | 2003-07-29 | Foundation For Research & Technology-Hellas | Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide |
KR100531514B1 (ko) * | 2001-03-02 | 2005-11-28 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | Ⅱ-ⅵ족 또는 ⅲ-ⅴ족계 단결정(單結晶) 강자성(强磁性)산화물및 그 강자성 특성의 조정방법 |
JP4774789B2 (ja) * | 2004-04-14 | 2011-09-14 | 三菱化学株式会社 | エッチング方法及びエッチング液 |
JP2006024880A (ja) * | 2004-06-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7473471B2 (en) * | 2005-03-21 | 2009-01-06 | Ppg Industries Ohio, Inc. | Coating composition with solar properties |
JP4479577B2 (ja) * | 2005-04-28 | 2010-06-09 | 株式会社日立製作所 | 半導体装置 |
JP4533815B2 (ja) * | 2005-07-08 | 2010-09-01 | 株式会社東芝 | スパッタリングターゲットとそれを用いた光学薄膜の製造方法 |
JP2007149983A (ja) * | 2005-11-28 | 2007-06-14 | Rohm Co Ltd | 窒化物半導体発光素子の製造方法 |
JP2010141124A (ja) | 2008-12-11 | 2010-06-24 | Sumitomo Electric Ind Ltd | 基板および基板の製造方法 |
US7897020B2 (en) * | 2009-04-13 | 2011-03-01 | Miasole | Method for alkali doping of thin film photovoltaic materials |
KR101047720B1 (ko) * | 2010-04-23 | 2011-07-08 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
CN103229275B (zh) | 2011-04-11 | 2015-10-07 | 新电元工业株式会社 | 碳化硅半导体装置及其制造方法 |
US20130048488A1 (en) * | 2011-08-29 | 2013-02-28 | Miasole | Impermeable PVD Target Coating for Porous Target Materials |
JP6261155B2 (ja) * | 2012-02-20 | 2018-01-17 | 富士電機株式会社 | SiC半導体デバイスの製造方法 |
CN104471360B (zh) * | 2012-06-18 | 2016-04-20 | 松下知识产权经营株式会社 | 红外线检测装置 |
JP5561343B2 (ja) * | 2012-11-05 | 2014-07-30 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
US9214546B2 (en) * | 2013-05-29 | 2015-12-15 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide switching device with novel overvoltage detection element for overvoltage control |
US20160209273A1 (en) * | 2013-11-14 | 2016-07-21 | Panasonic Intellectual Property Management Co., Ltd. | Infrared radiation detection element, infrared radiation detection device, and piezoelectric element |
CN104037075B (zh) | 2014-06-12 | 2017-01-04 | 中国电子科技集团公司第五十五研究所 | 耐高温处理的碳化硅背面金属加厚方法 |
US20170088954A1 (en) * | 2015-09-30 | 2017-03-30 | Apple Inc. | Micro alloying for function modification |
-
2015
- 2015-01-23 JP JP2015011445A patent/JP6398744B2/ja not_active Expired - Fee Related
- 2015-10-26 US US14/922,403 patent/US9966264B2/en active Active
- 2015-12-09 FR FR1562041A patent/FR3032061A1/fr not_active Withdrawn
-
2016
- 2016-01-22 CN CN201610045414.5A patent/CN105826167B/zh not_active Expired - Fee Related
- 2016-01-22 DE DE102016200883.8A patent/DE102016200883B4/de not_active Expired - Fee Related
-
2018
- 2018-04-02 US US15/943,261 patent/US10249500B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN105826167A (zh) | 2016-08-03 |
JP6398744B2 (ja) | 2018-10-03 |
DE102016200883A1 (de) | 2016-07-28 |
US20180226253A1 (en) | 2018-08-09 |
JP2016136589A (ja) | 2016-07-28 |
DE102016200883B4 (de) | 2020-01-30 |
CN105826167B (zh) | 2020-03-13 |
US10249500B2 (en) | 2019-04-02 |
US9966264B2 (en) | 2018-05-08 |
US20160218017A1 (en) | 2016-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR3032061A1 (fr) | Substrat pour dispositif a semi-conducteur et procede de fabrication associe | |
US20170236861A1 (en) | Optical filter array | |
FR2933234A1 (fr) | Substrat bon marche a structure double et procede de fabrication associe | |
EP2091086A2 (fr) | Dispositif semi-conducteur a heterojonctions | |
FR2830983A1 (fr) | Procede de fabrication de couches minces contenant des microcomposants | |
FR2681189A1 (fr) | Pile solaire en silicium amorphe et procede pour sa fabrication. | |
EP0441450B1 (fr) | Procédé de réalisation par autoalignement, d'un dispositif semiconducteur intégré, comprenant au moins la formation d'un premier contact d'électrode encapsulé et muni d'espaceurs et d'un second contact d'électrode autoaligné sur celui-ci | |
JP2005322919A (ja) | ビーム放射および/またはビーム受信半導体素子および半導体基体にコンタクトを構造化してデポジットする方法 | |
FR2632775A1 (fr) | Transistor a effet de champ et procede de fabrication | |
WO2007021403A3 (fr) | Elimination d'oxyde a faible temperature a l'aide de fluorine | |
US8628988B2 (en) | Conformal metallization process for the fabrication of semiconductor laser devices | |
EP0904599B1 (fr) | PROCEDE DE GRAVURE DE LA GRILLE EN TECHNOLOGIE MOS UTILISANT UN MASQUE DUR A BASE DE SiON | |
WO2021149151A1 (fr) | Semi-conducteur étagé et procédé de production de dispositif à semi-conducteur | |
EP3072148B1 (fr) | Procédé de protection d'une couche de siliciure | |
JP2006228929A (ja) | 紫外線検出素子 | |
JP2005159171A (ja) | 太陽電池素子およびその製造方法 | |
KR101064962B1 (ko) | 적외선 센서의 제조 방법 | |
FR3003687A1 (fr) | Procede de dopage de plaques de silicium | |
BE901350A (fr) | Methode pour preparer un dispositif semiconducteur avant d'y deposer un metal. | |
FR2951016A1 (fr) | Procede de protection d'une puce de circuit integre contre des attaques laser | |
FR3044163A1 (fr) | Procede de gravure selective d’un materiau semi-conducteur en solution. | |
TW515108B (en) | Structure of GaN metal-semiconductor-metal-type UV sensor and method for producing the same | |
JP2024015884A (ja) | 接合型発光素子ウェーハの製造方法 | |
FR3131980A1 (fr) | Procédé de fabrication d’un substrat donneur pour le transfert d’une couche piézoélectrique et procédé de transfert d’une couche piézoélectrique sur un substrat support | |
TW451320B (en) | Method of integrating anti-reflection layer and salicide block |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PLFP | Fee payment |
Year of fee payment: 2 |
|
PLFP | Fee payment |
Year of fee payment: 3 |
|
PLSC | Publication of the preliminary search report |
Effective date: 20171117 |
|
ST | Notification of lapse |
Effective date: 20190906 |