JP3399814B2 - 微細突起構造体の製造方法 - Google Patents
微細突起構造体の製造方法Info
- Publication number
- JP3399814B2 JP3399814B2 JP32682197A JP32682197A JP3399814B2 JP 3399814 B2 JP3399814 B2 JP 3399814B2 JP 32682197 A JP32682197 A JP 32682197A JP 32682197 A JP32682197 A JP 32682197A JP 3399814 B2 JP3399814 B2 JP 3399814B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- fine particles
- solid solution
- metal
- metal fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 100
- 239000004065 semiconductor Substances 0.000 claims description 83
- 229910052751 metal Inorganic materials 0.000 claims description 77
- 239000002184 metal Substances 0.000 claims description 77
- 239000010419 fine particle Substances 0.000 claims description 64
- 239000006104 solid solution Substances 0.000 claims description 44
- 238000010438 heat treatment Methods 0.000 claims description 23
- 239000000470 constituent Substances 0.000 claims description 21
- 239000010410 layer Substances 0.000 claims description 21
- 239000011247 coating layer Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000013078 crystal Substances 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000011882 ultra-fine particle Substances 0.000 description 5
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- ABEXEQSGABRUHS-UHFFFAOYSA-N 16-methylheptadecyl 16-methylheptadecanoate Chemical compound CC(C)CCCCCCCCCCCCCCCOC(=O)CCCCCCCCCCCCCCC(C)C ABEXEQSGABRUHS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000764238 Isis Species 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 1
- 238000005417 image-selected in vivo spectroscopy Methods 0.000 description 1
- 238000012739 integrated shape imaging system Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ナノスケールの半
導体−金属固溶体からなる微細突起を有する微細突起構
造体の製造方法に関する。
導体−金属固溶体からなる微細突起を有する微細突起構
造体の製造方法に関する。
【０００２】
【従来の技術】ＤＲＡＭに代表される半導体デバイスの
集積度は年々増加しており、例えば16Mbitから256Mbit-
ＤＲＡＭ、さらにはGbit以上の集積度を有する半導体デ
バイスの開発が進められている。このような半導体デバ
イスの高集積化は、単位素子サイズをサブミクロンオー
ダーまで減少させることにより達成されたものであり、
単位素子サイズの微細化にはリソグラフィ技術の進歩が
大きく貢献している。また、リソグラフィ技術の向上に
加えて、素子構造の改良も進められている。
集積度は年々増加しており、例えば16Mbitから256Mbit-
ＤＲＡＭ、さらにはGbit以上の集積度を有する半導体デ
バイスの開発が進められている。このような半導体デバ
イスの高集積化は、単位素子サイズをサブミクロンオー
ダーまで減少させることにより達成されたものであり、
単位素子サイズの微細化にはリソグラフィ技術の進歩が
大きく貢献している。また、リソグラフィ技術の向上に
加えて、素子構造の改良も進められている。
【０００３】例えば、リソグラフィ技術に関しては、0.
25μm ルール対応のＫｒＦエキシマレーザーを用いた露
光技術が開発され、 64Mbit-ＤＲＡＭが量産化されつつ
あると共に、256Mbit-ＤＲＡＭの実用化が進められてい
る。さらに、ＫｒＦエキシマレーザーを用いた露光技術
の改良による0.15μm ルールへの対応やＳＯＲ光などを
用いた露光技術の開発などが進められている。しかしな
がら、現状のリソグラフィ技術では 0.1μm ルール程度
が限界とされており、さらなら高集積化を達成するため
に、将来的にはナノメートルオーダーの単位素子サイズ
を実現することが望まれている。
25μm ルール対応のＫｒＦエキシマレーザーを用いた露
光技術が開発され、 64Mbit-ＤＲＡＭが量産化されつつ
あると共に、256Mbit-ＤＲＡＭの実用化が進められてい
る。さらに、ＫｒＦエキシマレーザーを用いた露光技術
の改良による0.15μm ルールへの対応やＳＯＲ光などを
用いた露光技術の開発などが進められている。しかしな
がら、現状のリソグラフィ技術では 0.1μm ルール程度
が限界とされており、さらなら高集積化を達成するため
に、将来的にはナノメートルオーダーの単位素子サイズ
を実現することが望まれている。
【０００４】また、量子サイズデバイスは、将来のＬＳ
Ｉ技術の候補として期待を集めている。例えば、断面寸
法が電子の量子力学的波長と同程度の細線や箱構造を利
用した量子細線デバイスや量子箱デバイス、また量子井
戸を利用した共鳴トンネル効果デバイスや共鳴トンネル
素子など、量子的なサイズ効果やトンネル効果などを利
用して、新しいデバイスを実現する試みがなされてい
る。
Ｉ技術の候補として期待を集めている。例えば、断面寸
法が電子の量子力学的波長と同程度の細線や箱構造を利
用した量子細線デバイスや量子箱デバイス、また量子井
戸を利用した共鳴トンネル効果デバイスや共鳴トンネル
素子など、量子的なサイズ効果やトンネル効果などを利
用して、新しいデバイスを実現する試みがなされてい
る。
【０００５】上記したような量子効果を積極的に利用し
て、新たなデバイスを開発するためには、素子の特性寸
法を位相波長(0.1〜 1μm)のオーダー、つまりメソスコ
ピック領域にとどまらせずに、電子波長（10〜100nm)の
オーダー、すなわちミクロスコピック領域にまで持ち込
むことが重要となる。さらに、このような量子効果デバ
イスをより有効に利用するためには、単位素子サイズ自
体を例えば10〜 100nm、さらには10nm以下というように
超微細化する必要があるが、現状のリソグラフィ技術で
はそのような素子サイズを安定して実現することはでき
ない。
て、新たなデバイスを開発するためには、素子の特性寸
法を位相波長(0.1〜 1μm)のオーダー、つまりメソスコ
ピック領域にとどまらせずに、電子波長（10〜100nm)の
オーダー、すなわちミクロスコピック領域にまで持ち込
むことが重要となる。さらに、このような量子効果デバ
イスをより有効に利用するためには、単位素子サイズ自
体を例えば10〜 100nm、さらには10nm以下というように
超微細化する必要があるが、現状のリソグラフィ技術で
はそのような素子サイズを安定して実現することはでき
ない。
【０００６】さらに、現実的な素子構造を考慮した場
合、上記したようなナノメートルオーダーの単位素子サ
イズを実現した上で、素子部で各種機能層として用いら
れる導電層と半導体基板との接合状態の安定化などを図
る必要がある。例えば、ナノメートルオーダーの導電層
を電極層などとして機能させる場合、電極層と半導体基
板との良好な接合状態を実現する必要があるが、単にそ
のような大きさの導電層を半導体基板上に配置しただけ
では、良好な接合状態さらには良好な接続状態を得るこ
とは非常に困難である。
合、上記したようなナノメートルオーダーの単位素子サ
イズを実現した上で、素子部で各種機能層として用いら
れる導電層と半導体基板との接合状態の安定化などを図
る必要がある。例えば、ナノメートルオーダーの導電層
を電極層などとして機能させる場合、電極層と半導体基
板との良好な接合状態を実現する必要があるが、単にそ
のような大きさの導電層を半導体基板上に配置しただけ
では、良好な接合状態さらには良好な接続状態を得るこ
とは非常に困難である。
【０００７】
【発明が解決しようとする課題】上述したように、超高
集積半導体デバイスや将来のＬＳＩ技術の候補として期
待されている量子サイズデバイスなどに関する研究・開
発が進められているが、そのような超微細デバイスを実
現するためには、ナノメートルオーダーの単位素子サイ
ズを安定に達成することが必要となる。
集積半導体デバイスや将来のＬＳＩ技術の候補として期
待されている量子サイズデバイスなどに関する研究・開
発が進められているが、そのような超微細デバイスを実
現するためには、ナノメートルオーダーの単位素子サイ
ズを安定に達成することが必要となる。
【０００８】このように、超高集積半導体デバイスや量
子サイズデバイスなどを実現する上で、ナノメートルオ
ーダーの単位素子サイズの達成を可能にする超微細化技
術が望まれている。さらに、現実的な素子構造を考慮し
た場合、そのような単位素子サイズを実現した上で、素
子部で各種機能層として用いられる導電層と半導体基板
との接合状態や接続状態の安定化などを図ることが必要
となる。
子サイズデバイスなどを実現する上で、ナノメートルオ
ーダーの単位素子サイズの達成を可能にする超微細化技
術が望まれている。さらに、現実的な素子構造を考慮し
た場合、そのような単位素子サイズを実現した上で、素
子部で各種機能層として用いられる導電層と半導体基板
との接合状態や接続状態の安定化などを図ることが必要
となる。
【０００９】本発明はこのような課題に対処するために
なされたもので、例えば超高集積半導体デバイスや量子
サイズデバイスなどに求められる単位素子サイズを実現
可能にすると共に、そのような素子サイズでの導電層と
半導体基板との接合状態や接続状態の安定化などを図る
ことを可能にした微細突起構造体およびその製造方法を
提供することを目的としている。
なされたもので、例えば超高集積半導体デバイスや量子
サイズデバイスなどに求められる単位素子サイズを実現
可能にすると共に、そのような素子サイズでの導電層と
半導体基板との接合状態や接続状態の安定化などを図る
ことを可能にした微細突起構造体およびその製造方法を
提供することを目的としている。
【００１０】
【００１１】
【００１２】
【００１３】
【課題を解決するための手段】
本発明の微細突起構造体
の製造方法は、請求項１に記載したように、半導体基板
の表面に、前記半導体基板の構成原子を高温で固溶する
金属の微粒子を配置する工程と、前記金属微粒子が配置
された前記半導体基板の表面に、前記金属微粒子の配置
位置を除いて被覆層を形成する工程と、前記半導体基板
を真空雰囲気中にて前記半導体基板の構成原子と前記金
属微粒子の構成原子とが界面で相互拡散により固溶する
温度以上に加熱し、前記半導体基板と前記金属微粒子と
の固溶体からなる微細突起を形成する工程とを有するこ
とを特徴としている。
の製造方法は、請求項１に記載したように、半導体基板
の表面に、前記半導体基板の構成原子を高温で固溶する
金属の微粒子を配置する工程と、前記金属微粒子が配置
された前記半導体基板の表面に、前記金属微粒子の配置
位置を除いて被覆層を形成する工程と、前記半導体基板
を真空雰囲気中にて前記半導体基板の構成原子と前記金
属微粒子の構成原子とが界面で相互拡散により固溶する
温度以上に加熱し、前記半導体基板と前記金属微粒子と
の固溶体からなる微細突起を形成する工程とを有するこ
とを特徴としている。
【００１４】本発明の微細突起状構造体の製造方法にお
いて、前記被覆層は請求項２に記載したように、例えば
前記半導体基板の表面酸化層である。また、本発明の微
細突起構造体の製造方法は、さらに請求項３に記載した
ように、前記金属微粒子の最大直径を1μm以下に制御す
ること、また請求項４に記載したように、前記固溶体か
らなる微細突起を、その一部が前記半導体基板に食い込
んだ状態で形成することを特徴としている。
いて、前記被覆層は請求項２に記載したように、例えば
前記半導体基板の表面酸化層である。また、本発明の微
細突起構造体の製造方法は、さらに請求項３に記載した
ように、前記金属微粒子の最大直径を1μm以下に制御す
ること、また請求項４に記載したように、前記固溶体か
らなる微細突起を、その一部が前記半導体基板に食い込
んだ状態で形成することを特徴としている。
【００１５】本発明においては、例えば金属微粒子の配
置位置を除いて被覆層で覆った半導体基板に対して、半
導体基板の構成原子と金属微粒子の構成原子とが固溶す
る温度以上で熱処理を施している。この熱処理時におい
て、半導体基板と金属微粒子とは、その界面のみを介し
た相互拡散に基づいて固溶体を形成する。
置位置を除いて被覆層で覆った半導体基板に対して、半
導体基板の構成原子と金属微粒子の構成原子とが固溶す
る温度以上で熱処理を施している。この熱処理時におい
て、半導体基板と金属微粒子とは、その界面のみを介し
た相互拡散に基づいて固溶体を形成する。
【００１６】熱処理時においては、半導体基板と金属微
粒子との一次固溶限が大きく、かつ半導体／金属界面以
外からの半導体原子の拡散が防止されているため、金属
原子が半導体基板側に拡散して、金属微粒子が半導体基
板に一部食い込む形で固溶体が形成される。この状態か
ら室温域まで冷却することによって、室温域での固溶限
に基づく半導体と金属との固溶体からなる微細突起が得
られる。さらに、半導体−金属固溶体からなる微細突起
は、熱処理時の状態に基づいて、その一部が半導体基板
に食い込んだ形状で得ることができる。本発明における
微細突起は、自己組織化機構により形成されるものであ
る。
粒子との一次固溶限が大きく、かつ半導体／金属界面以
外からの半導体原子の拡散が防止されているため、金属
原子が半導体基板側に拡散して、金属微粒子が半導体基
板に一部食い込む形で固溶体が形成される。この状態か
ら室温域まで冷却することによって、室温域での固溶限
に基づく半導体と金属との固溶体からなる微細突起が得
られる。さらに、半導体−金属固溶体からなる微細突起
は、熱処理時の状態に基づいて、その一部が半導体基板
に食い込んだ形状で得ることができる。本発明における
微細突起は、自己組織化機構により形成されるものであ
る。
【００１７】さらに、本発明における微細突起は、当初
の金属微粒子の大きさや配置位置に応じて形成すること
ができる。このような微細突起によれば、当初の金属微
粒子の大きさに応じてナノメートルオーダーの単位素子
サイズ（例えば単一電子素子）を実現することが可能と
なる。さらに、そのような素子サイズにおいて、導電層
としての微細突起と半導体基板との接合状態や接続状態
の安定化などを図ることができる。
の金属微粒子の大きさや配置位置に応じて形成すること
ができる。このような微細突起によれば、当初の金属微
粒子の大きさに応じてナノメートルオーダーの単位素子
サイズ（例えば単一電子素子）を実現することが可能と
なる。さらに、そのような素子サイズにおいて、導電層
としての微細突起と半導体基板との接合状態や接続状態
の安定化などを図ることができる。
【００１８】
【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
態について説明する。
【００１９】図１は本発明の微細突起構造体の作製工程
の一実施形態を模式的に示す図である。本発明の微細突
起構造体を作製するにあたっては、まず図１（ａ）に示
すように、半導体基板１上に金属微粒子２を配置する。
半導体基板１としてはＳｉ基板、Ｇｅ基板、ＧａＡｓ基
板、あるいはこれらの複層基板などが用いられる。
の一実施形態を模式的に示す図である。本発明の微細突
起構造体を作製するにあたっては、まず図１（ａ）に示
すように、半導体基板１上に金属微粒子２を配置する。
半導体基板１としてはＳｉ基板、Ｇｅ基板、ＧａＡｓ基
板、あるいはこれらの複層基板などが用いられる。
【００２０】ここで、半導体基板１および金属微粒子２
としては、熱力学的に吸熱型、すなわち高温域では固溶
限が大きいものの、室温域では固溶限が大きく減少する
半導体と金属との組合せが用いられる。例えば、半導体
基板１としてＳｉ基板を用いる場合、金属微粒子２の構
成材料としてはＡｕ、Ａｇ、Ｃｕ、Ａｌなどが挙げられ
る。これらのうち、特にＳｉに対する拡散係数が大きい
Ａｕ、Ａｇ、Ｃｕが好ましく用いられる。これらの金属
を用いることによって、後に詳述する半導体基板１にそ
の一部が食い込んだ微細突起４を容易に得ることができ
る。また、半導体基板１としてＧｅ基板を用いる場合、
金属微粒子２の構成材料としてはＺｎ、Ｃｄ、Ａｕ、Ａ
ｇ、Ａｌなどを使用することができる。
としては、熱力学的に吸熱型、すなわち高温域では固溶
限が大きいものの、室温域では固溶限が大きく減少する
半導体と金属との組合せが用いられる。例えば、半導体
基板１としてＳｉ基板を用いる場合、金属微粒子２の構
成材料としてはＡｕ、Ａｇ、Ｃｕ、Ａｌなどが挙げられ
る。これらのうち、特にＳｉに対する拡散係数が大きい
Ａｕ、Ａｇ、Ｃｕが好ましく用いられる。これらの金属
を用いることによって、後に詳述する半導体基板１にそ
の一部が食い込んだ微細突起４を容易に得ることができ
る。また、半導体基板１としてＧｅ基板を用いる場合、
金属微粒子２の構成材料としてはＺｎ、Ｃｄ、Ａｕ、Ａ
ｇ、Ａｌなどを使用することができる。
【００２１】なお、後述する被覆層３として半導体基板
１の表面酸化層を適用する場合には、表面酸化層の形成
時に金属微粒子２の酸化を防止するために、金属微粒子
２の構成材料としてはＡｕやＡｇなどの酸化しにくい金
属を用いることが好ましい。
１の表面酸化層を適用する場合には、表面酸化層の形成
時に金属微粒子２の酸化を防止するために、金属微粒子
２の構成材料としてはＡｕやＡｇなどの酸化しにくい金
属を用いることが好ましい。
【００２２】金属微粒子２の形成にあたって、半導体基
板１の表面は十分清浄な状態とする。このような半導体
基板１の表面に、例えば減圧下もしくは真空下で金属微
粒子２を形成する。金属微粒子２の形成方法は特に限定
されるものではないが、常温状態の半導体基板１上に金
属微粒子２を形成することが可能な方法を適用する。加
熱状態の半導体基板１上に金属微粒子２を形成すると、
半導体基板１と金属微粒子２との界面に反応層などが形
成され、その後の工程に悪影響を及ぼすおそれがある。
具体的な金属微粒子２の形成方法としては、例えば金属
のガス中蒸発法(gas-phase condensation method) 、分
子線エピタキシー法（molecular beamepitaxy method:M
BE）などが挙げられる。
板１の表面は十分清浄な状態とする。このような半導体
基板１の表面に、例えば減圧下もしくは真空下で金属微
粒子２を形成する。金属微粒子２の形成方法は特に限定
されるものではないが、常温状態の半導体基板１上に金
属微粒子２を形成することが可能な方法を適用する。加
熱状態の半導体基板１上に金属微粒子２を形成すると、
半導体基板１と金属微粒子２との界面に反応層などが形
成され、その後の工程に悪影響を及ぼすおそれがある。
具体的な金属微粒子２の形成方法としては、例えば金属
のガス中蒸発法(gas-phase condensation method) 、分
子線エピタキシー法（molecular beamepitaxy method:M
BE）などが挙げられる。
【００２３】また、金属微粒子２の大きさは後述するよ
うに、熱処理時に半導体基板１の構成元素と（例えばＳ
ｉ原子）と金属微粒子２の構成元素とが、半導体基板１
と金属微粒子２との界面を介して相互に拡散して、半導
体−金属の固溶相を形成し得る程度の大きさであればよ
い。具体的には、金属微粒子２の最大直径は 1μm 以下
とすることが好ましく、さらには 100nm以下（より望ま
しくは10nm程度）とすることが望ましい。当初の金属微
粒子２の大きさがあまり大きいと、その形成過程や熱処
理過程で半導体基板１と金属微粒子２との界面に反応層
などが形成され、その後の工程に悪影響を及ぼしたり、
また電子の閉じ込めが可能なドットを得ることができな
い。
うに、熱処理時に半導体基板１の構成元素と（例えばＳ
ｉ原子）と金属微粒子２の構成元素とが、半導体基板１
と金属微粒子２との界面を介して相互に拡散して、半導
体−金属の固溶相を形成し得る程度の大きさであればよ
い。具体的には、金属微粒子２の最大直径は 1μm 以下
とすることが好ましく、さらには 100nm以下（より望ま
しくは10nm程度）とすることが望ましい。当初の金属微
粒子２の大きさがあまり大きいと、その形成過程や熱処
理過程で半導体基板１と金属微粒子２との界面に反応層
などが形成され、その後の工程に悪影響を及ぼしたり、
また電子の閉じ込めが可能なドットを得ることができな
い。
【００２４】次に、図１（ｂ）に示すように、金属微粒
子２が配置された半導体基板１の表面に、金属微粒子２
の配置位置を除いて被覆層３を形成する。この被覆層３
は次工程の熱処理工程において、処理温度までの昇温過
程や処理温度での保持過程で半導体基板１の表面をその
構成原子が拡散することを防止するためのものである。
このように、半導体基板１の表面拡散を防止することに
よって、金属微粒子２への半導体原子の供給が制限さ
れ、熱処理工程で半導体基板１の構成原子と金属微粒子
２の構成原子とがそれらの界面のみを介して相互拡散す
る。
子２が配置された半導体基板１の表面に、金属微粒子２
の配置位置を除いて被覆層３を形成する。この被覆層３
は次工程の熱処理工程において、処理温度までの昇温過
程や処理温度での保持過程で半導体基板１の表面をその
構成原子が拡散することを防止するためのものである。
このように、半導体基板１の表面拡散を防止することに
よって、金属微粒子２への半導体原子の供給が制限さ
れ、熱処理工程で半導体基板１の構成原子と金属微粒子
２の構成原子とがそれらの界面のみを介して相互拡散す
る。
【００２５】被覆層３には、半導体基板１の表面拡散を
防止することが可能であれば種々の材料を使用すること
ができる。例えば、半導体基板１の表面酸化層は、その
形成が容易であると共に、表面拡散を有効に防ぐことが
できるため、被覆層３として好ましく用いられる。被覆
層３としての半導体基板１の表面酸化層は、真空中で半
導体基板１上に金属微粒子２を配置した後、その半導体
基板１を一旦大気開放することにより容易に形成するこ
とができる。被覆層３としての表面酸化層は、半導体基
板１の表面拡散を防止し得る程度の厚さを有すればよ
く、例えば10nm以下程度で十分である。
防止することが可能であれば種々の材料を使用すること
ができる。例えば、半導体基板１の表面酸化層は、その
形成が容易であると共に、表面拡散を有効に防ぐことが
できるため、被覆層３として好ましく用いられる。被覆
層３としての半導体基板１の表面酸化層は、真空中で半
導体基板１上に金属微粒子２を配置した後、その半導体
基板１を一旦大気開放することにより容易に形成するこ
とができる。被覆層３としての表面酸化層は、半導体基
板１の表面拡散を防止し得る程度の厚さを有すればよ
く、例えば10nm以下程度で十分である。
【００２６】次いで、金属微粒子２が配置された半導体
基板１に対して、真空雰囲気中において半導体基板１の
構成原子と金属微粒子２の構成原子とが相互拡散し、こ
れらの固溶体が形成され得る温度以上で加熱処理を施
す。このような半導体基板１の構成原子と金属微粒子２
の構成原子とが相互拡散により固溶する温度で熱処理す
ることによって、熱処理温度下では高温域での一次固溶
限に基づく半導体−金属固溶体が形成される。
基板１に対して、真空雰囲気中において半導体基板１の
構成原子と金属微粒子２の構成原子とが相互拡散し、こ
れらの固溶体が形成され得る温度以上で加熱処理を施
す。このような半導体基板１の構成原子と金属微粒子２
の構成原子とが相互拡散により固溶する温度で熱処理す
ることによって、熱処理温度下では高温域での一次固溶
限に基づく半導体−金属固溶体が形成される。
【００２７】この際、金属微粒子２の配置位置を除い
て、半導体基板１の表面は被覆層３で覆われているた
め、表面拡散が制限され、半導体基板１の構成原子と金
属微粒子２の構成原子とはそれらの界面のみを介して相
互拡散する。このように、半導体原子の表面拡散を抑え
た状態で半導体−金属固溶体を形成することによって、
高温保持過程および冷却過程で金属原子が半導体基板１
側に拡散し、金属微粒子２が半導体基板１側に一部食い
込んだ形で固溶体が形成される。従って、図１（ｃ）に
示すように、熱処理時の固溶体形状に応じて、室温域で
の固溶限に基づく半導体−金属固溶体からなる微細突起
４が得られる。
て、半導体基板１の表面は被覆層３で覆われているた
め、表面拡散が制限され、半導体基板１の構成原子と金
属微粒子２の構成原子とはそれらの界面のみを介して相
互拡散する。このように、半導体原子の表面拡散を抑え
た状態で半導体−金属固溶体を形成することによって、
高温保持過程および冷却過程で金属原子が半導体基板１
側に拡散し、金属微粒子２が半導体基板１側に一部食い
込んだ形で固溶体が形成される。従って、図１（ｃ）に
示すように、熱処理時の固溶体形状に応じて、室温域で
の固溶限に基づく半導体−金属固溶体からなる微細突起
４が得られる。
【００２８】そして、半導体基板１と金属微粒子２との
界面のみを介した相互拡散に基づいて、半導体−金属固
溶体を形成することによって、図１（ｃ）に示したよう
に、半導体−金属固溶体からなる微細突起４をその一部
が半導体基板１に食い込んだ状態で形成することが可能
となる。
界面のみを介した相互拡散に基づいて、半導体−金属固
溶体を形成することによって、図１（ｃ）に示したよう
に、半導体−金属固溶体からなる微細突起４をその一部
が半導体基板１に食い込んだ状態で形成することが可能
となる。
【００２９】半導体−金属固溶体からなる微細突起４
は、当初の金属微粒子２に基づいて形成されるため、当
初の金属微粒子２の大きさなどに応じて、最大直径を例
えば1μm 以下、さらには 100nm以下というように微細
化することができる。さらに、金属微粒子２を最大直径
が例えば10nm程度というような超微粒子とすることによ
って、最大直径が10nm以下程度の超微細突起を得ること
も可能である。
は、当初の金属微粒子２に基づいて形成されるため、当
初の金属微粒子２の大きさなどに応じて、最大直径を例
えば1μm 以下、さらには 100nm以下というように微細
化することができる。さらに、金属微粒子２を最大直径
が例えば10nm程度というような超微粒子とすることによ
って、最大直径が10nm以下程度の超微細突起を得ること
も可能である。
【００３０】上述したように、本発明の製造方法を適用
することによって、半導体基板１表面の任意の位置に半
導体−金属固溶体からなる微細突起４を得ることができ
る。この微細突起４の大きさは、当初の金属微粒子２の
大きさや加熱処理温度などにより制御することができる
ため、例えばナノメートルオーダーのドットなどとして
微細突起４を得ることができ、さらに当初の金属微粒子
２の配置位置を制御することによって、半導体基板１上
における微細突起４の形成位置を任意に設定することが
できる。
することによって、半導体基板１表面の任意の位置に半
導体−金属固溶体からなる微細突起４を得ることができ
る。この微細突起４の大きさは、当初の金属微粒子２の
大きさや加熱処理温度などにより制御することができる
ため、例えばナノメートルオーダーのドットなどとして
微細突起４を得ることができ、さらに当初の金属微粒子
２の配置位置を制御することによって、半導体基板１上
における微細突起４の形成位置を任意に設定することが
できる。
【００３１】このような微細突起４を例えば各種素子の
導体層、さらには各種機能層として使用することによっ
て、例えば分離されたナノメートルオーダーの単一電子
素子などを実現することができる。これは超高集積半導
体デバイスや量子サイズデバイスなどを実現する上で極
めて有効である。また、これら以外にも各種超微細デバ
イスを実現することが可能となる。
導体層、さらには各種機能層として使用することによっ
て、例えば分離されたナノメートルオーダーの単一電子
素子などを実現することができる。これは超高集積半導
体デバイスや量子サイズデバイスなどを実現する上で極
めて有効である。また、これら以外にも各種超微細デバ
イスを実現することが可能となる。
【００３２】さらに、本発明による半導体−金属固溶体
からなる微細突起４は、一部が半導体基板１に食い込ん
だ状態で形成されるため、例えば導体層としての微細突
起４と半導体基板１との良好な接合状態や接続状態を実
現することができる。これはナノメートルオーダーの単
一電子素子などの現実的な素子構造を作製する場合に大
きな効果をもたらすものである。
からなる微細突起４は、一部が半導体基板１に食い込ん
だ状態で形成されるため、例えば導体層としての微細突
起４と半導体基板１との良好な接合状態や接続状態を実
現することができる。これはナノメートルオーダーの単
一電子素子などの現実的な素子構造を作製する場合に大
きな効果をもたらすものである。
【００３３】
【実施例】実施例１
まず、Ｓｉ(111) 単結晶基板（ノンドープ，ａ0 ＝0.54
31nm）を用意し、このＳｉ(111) 単結晶基板を化学洗浄
した後、自然酸化膜を除去すると共に水素終端Ｓｉ表面
を得るために、希ＨＦ溶液(2重量%)に30秒浸漬した。こ
のような前処理を施したＳｉ(111) 単結晶基板を、背圧
が10-6Torr以下の真空チャンバ内に配置した。
31nm）を用意し、このＳｉ(111) 単結晶基板を化学洗浄
した後、自然酸化膜を除去すると共に水素終端Ｓｉ表面
を得るために、希ＨＦ溶液(2重量%)に30秒浸漬した。こ
のような前処理を施したＳｉ(111) 単結晶基板を、背圧
が10-6Torr以下の真空チャンバ内に配置した。
【００３４】次に、Ｓｉ(111) 単結晶基板の表面に、直
径 200nm程度のＡｕ微粒子を分子線エピタキシー法で形
成した。次いで、Ａｕ微粒子を形成したＳｉ基板を一旦
大気中に取り出し、これを再度真空チャンバ内に配置し
て、 1×10-8Torr以下の高真空雰囲気下で熱処理した。
この熱処理は 800℃で実施した。
径 200nm程度のＡｕ微粒子を分子線エピタキシー法で形
成した。次いで、Ａｕ微粒子を形成したＳｉ基板を一旦
大気中に取り出し、これを再度真空チャンバ内に配置し
て、 1×10-8Torr以下の高真空雰囲気下で熱処理した。
この熱処理は 800℃で実施した。
【００３５】上記した熱処理後の試料の構造および組成
を、高解像度透過型電子顕微鏡（ＨＲＴＥＭ，JEOL-201
0)および分散Ｘ線分光器（ＥＤＸ，オックスフォードリ
ンクISIS)で評価した。その結果として、図２に熱処理
試料の断面ＴＥＭ像を模式化した図を示す。なお、分子
線エピタキシー法で形成したＡｕ微粒子のＴＥＭ観察か
ら、当初Ｓｉ(111) 単結晶基板上に形成したＡｕ微粒子
は、その直径が約 200nm程度であることを確認した。
を、高解像度透過型電子顕微鏡（ＨＲＴＥＭ，JEOL-201
0)および分散Ｘ線分光器（ＥＤＸ，オックスフォードリ
ンクISIS)で評価した。その結果として、図２に熱処理
試料の断面ＴＥＭ像を模式化した図を示す。なお、分子
線エピタキシー法で形成したＡｕ微粒子のＴＥＭ観察か
ら、当初Ｓｉ(111) 単結晶基板上に形成したＡｕ微粒子
は、その直径が約 200nm程度であることを確認した。
【００３６】図２に示すように、熱処理後の試料におい
ては、Ｓｉ(111) 単結晶基板１１の表面に微細突起（微
細ドット）１２が形成されていると共に、この微細ドッ
ト１２はその一部がＳｉ(111) 単結晶基板１１に食い込
んでいることが分かる。
ては、Ｓｉ(111) 単結晶基板１１の表面に微細突起（微
細ドット）１２が形成されていると共に、この微細ドッ
ト１２はその一部がＳｉ(111) 単結晶基板１１に食い込
んでいることが分かる。
【００３７】この微細ドット１２の組成を評価するため
に、ＥＤＸ分析を実施した。ＥＤＸ分析はビーム径が 5
nm以下の電子ビームを用いて行った。ＥＤＸ分析の結果
から、微細ドット１２の下方にあたるＳｉ基板１１の部
分からはＳｉのピークのみが出現し、熱処理後において
もＳｉ(111) 単結晶基板１１はその状態を維持している
ことが確認された。
に、ＥＤＸ分析を実施した。ＥＤＸ分析はビーム径が 5
nm以下の電子ビームを用いて行った。ＥＤＸ分析の結果
から、微細ドット１２の下方にあたるＳｉ基板１１の部
分からはＳｉのピークのみが出現し、熱処理後において
もＳｉ(111) 単結晶基板１１はその状態を維持している
ことが確認された。
【００３８】一方、微細ドット１２部分の測定結果から
はＳｉとＡｕのピークが検出され、微細ドット１２はＳ
ｉとＡｕの固溶体からなることが確認された。さらに、
微細ドット１２の形成部分を除くＳｉ(111) 単結晶基板
１１の表面には、酸化層が形成されていることが確認さ
れた。
はＳｉとＡｕのピークが検出され、微細ドット１２はＳ
ｉとＡｕの固溶体からなることが確認された。さらに、
微細ドット１２の形成部分を除くＳｉ(111) 単結晶基板
１１の表面には、酸化層が形成されていることが確認さ
れた。
【００３９】このように、微細ドット１２はＡｕ中にＳ
ｉがその固溶限に基づいて固溶した固溶体からなり、そ
の形状はおおよそ当初のＡｕ微粒子の形状を維持してい
るものの、一部はＳｉ(111) 単結晶基板１１に食い込ん
だ形で形成されたものである。なお、ＳｉとＡｕとの固
溶状態は、例えば熱処理温度により均一な状態、あるい
は濃度勾配を有する状態などに制御することができる。
ｉがその固溶限に基づいて固溶した固溶体からなり、そ
の形状はおおよそ当初のＡｕ微粒子の形状を維持してい
るものの、一部はＳｉ(111) 単結晶基板１１に食い込ん
だ形で形成されたものである。なお、ＳｉとＡｕとの固
溶状態は、例えば熱処理温度により均一な状態、あるい
は濃度勾配を有する状態などに制御することができる。
【００４０】上記したＳｉ−Ａｕ固溶体ドットは、例え
ば以下のようにして形成されたものと推測される。
ば以下のようにして形成されたものと推測される。
【００４１】まず、Ａｕ微粒子を形成したＳｉ基板を一
旦大気中に取り出すことによって、Ａｕ微粒子の配置部
分を除くＳｉ(111) 単結晶基板の表面が酸化される。Ａ
ｕ微粒子を除くＳｉ(111) 単結晶基板の表面を酸化層
（被覆層）で被覆した後、高真空下で熱処理を施すこと
により、Ｓｉ基板表面のＳｉ原子の拡散は阻止される。
このため、Ａｕ微粒子とＳｉ(111) 単結晶基板との界面
のみを介してＡｕとＳｉとが相互拡散し、この相互拡散
に基づいてＳｉ−Ａｕの固溶体が形成される。これを冷
却することによって、一部がＳｉ基板に食い込んで形成
されたＳｉ−Ａｕ固溶体ドットが得られる。
旦大気中に取り出すことによって、Ａｕ微粒子の配置部
分を除くＳｉ(111) 単結晶基板の表面が酸化される。Ａ
ｕ微粒子を除くＳｉ(111) 単結晶基板の表面を酸化層
（被覆層）で被覆した後、高真空下で熱処理を施すこと
により、Ｓｉ基板表面のＳｉ原子の拡散は阻止される。
このため、Ａｕ微粒子とＳｉ(111) 単結晶基板との界面
のみを介してＡｕとＳｉとが相互拡散し、この相互拡散
に基づいてＳｉ−Ａｕの固溶体が形成される。これを冷
却することによって、一部がＳｉ基板に食い込んで形成
されたＳｉ−Ａｕ固溶体ドットが得られる。
【００４２】この実施例による結果は、一部がＳｉ基板
に食い込んだＳｉ−Ａｕ固溶体ドット、すなわち良好な
接合状態および接続状態を有する微細ドットをナノスケ
ールで形成できることを示している。Ｓｉ−Ａｕ固溶体
ドットの大きさは、Ａｕサイズと熱処理温度を調整する
ことにより制御することができるため、各種微細デバイ
スの作製に応用することができる。
に食い込んだＳｉ−Ａｕ固溶体ドット、すなわち良好な
接合状態および接続状態を有する微細ドットをナノスケ
ールで形成できることを示している。Ｓｉ−Ａｕ固溶体
ドットの大きさは、Ａｕサイズと熱処理温度を調整する
ことにより制御することができるため、各種微細デバイ
スの作製に応用することができる。
【００４３】実施例２
実施例１と同様に前処理したＳｉ(111) 単結晶基板の表
面に、直径10nm程度のＡｕ超微粒子を蒸着した。このＡ
ｕ超微粒子はガス中蒸発法で形成した。すなわち、Ａｒ
ガス雰囲気中で純度99.99%のＡｕを蒸発させ、Ｓｉ(11
1) 単結晶基板上に超微粒子として蒸着させた。Ａｕ超
微粒子は常温下でＳｉ(111) 単結晶基板上に蒸着した。
面に、直径10nm程度のＡｕ超微粒子を蒸着した。このＡ
ｕ超微粒子はガス中蒸発法で形成した。すなわち、Ａｒ
ガス雰囲気中で純度99.99%のＡｕを蒸発させ、Ｓｉ(11
1) 単結晶基板上に超微粒子として蒸着させた。Ａｕ超
微粒子は常温下でＳｉ(111) 単結晶基板上に蒸着した。
【００４４】Ａｕ超微粒子を蒸着したＳｉ基板を一旦大
気中に取り出し、これを再度真空チャンバ内に配置し
て、 1×10-8Torr以下の高真空雰囲気下で熱処理した。
熱処理条件は実施例１と同様とした。
気中に取り出し、これを再度真空チャンバ内に配置し
て、 1×10-8Torr以下の高真空雰囲気下で熱処理した。
熱処理条件は実施例１と同様とした。
【００４５】熱処理後の試料の状態を実施例１と同様に
して測定、評価したところ、実施例１と同様に、Ａｕ中
にＳｉがその固溶限に基づいて固溶した固溶体からな
り、その形状はおおよそ当初のＡｕ超微粒子の形状を維
持しているものの、一部はＳｉ(111) 単結晶基板に食い
込んだ微細突起（Ｓｉ−Ａｕ固溶体ドット）が形成され
ていることを確認した。
して測定、評価したところ、実施例１と同様に、Ａｕ中
にＳｉがその固溶限に基づいて固溶した固溶体からな
り、その形状はおおよそ当初のＡｕ超微粒子の形状を維
持しているものの、一部はＳｉ(111) 単結晶基板に食い
込んだ微細突起（Ｓｉ−Ａｕ固溶体ドット）が形成され
ていることを確認した。
【００４６】
【発明の効果】以上説明したように、本発明によれば半
導体基板に対して良好な接合状態および接続状態を示す
微細ドットを得ることができる。これは超高集積半導体
デバイスや量子サイズデバイスなどの実現に大きく貢献
するものである。
導体基板に対して良好な接合状態および接続状態を示す
微細ドットを得ることができる。これは超高集積半導体
デバイスや量子サイズデバイスなどの実現に大きく貢献
するものである。
【図１】 本発明の微細突起構造体の製造工程およびそ
れにより得られる微細突起構造体の一実施形態を模式的
に示す図である。
れにより得られる微細突起構造体の一実施形態を模式的
に示す図である。
【図２】 本発明の実施例で作製した微細突起構造体の
ＴＥＭ観察結果を模式的に示す図である。
ＴＥＭ観察結果を模式的に示す図である。
１………半導体基板
２………金属微粒子
３………被覆層
４………固溶体微細突起
１１……Ｓｉ(111) 単結晶基板
１２……Ｓｉ−Ａｕ固溶体ドット
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/28
H01L 29/06
H01L 21/24
Claims (4)
- 【請求項１】 半導体基板の表面に、前記半導体基板の
構成原子を高温で固溶する金属の微粒子を配置する工程
と、 前記金属微粒子が配置された前記半導体基板の表面に、
前記金属微粒子の配置位置を除いて被覆層を形成する工
程と、 前記半導体基板を、真空雰囲気中にて前記半導体基板の
構成原子と前記金属微粒子の構成原子とが界面で相互拡
散により固溶する温度以上に加熱し、前記半導体基板と
前記金属微粒子との固溶体からなる微細突起を形成する
工程とを有することを特徴とする微細突起状構造体の製
造方法。 - 【請求項２】 請求項１記載の微細突起構造体の製造方
法において、 前記被覆層は前記半導体基板の表面酸化層であることを
特徴とする微細突起構造体の製造方法。 - 【請求項３】 請求項１記載の微細突起構造体の製造方
法において、 前記金属微粒子の最大直径を1μm以下に制御することを
特徴とする微細突起構造体の製造方法。 - 【請求項４】 請求項１記載の微細突起構造体の製造方
法において、 前記固溶体からなる微細突起を、その一部が前記半導体
基板に食い込んだ状態で形成することを特徴とする微細
突起構造体の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32682197A JP3399814B2 (ja) | 1997-11-27 | 1997-11-27 | 微細突起構造体の製造方法 |
| KR10-2000-7005607A KR100368298B1 (ko) | 1997-11-27 | 1998-11-27 | 미세 돌기 구조체 및 그 제조방법 |
| EP98955948A EP1041611B1 (en) | 1997-11-27 | 1998-11-27 | Method of production of fine protuberance structure |
| US09/555,106 US6577005B1 (en) | 1997-11-27 | 1998-11-27 | Fine protuberance structure and method of production thereof |
| PCT/JP1998/005333 WO1999028959A1 (en) | 1997-11-27 | 1998-11-27 | Fine protuberance structure and method of production thereof |
| CA002311902A CA2311902C (en) | 1997-11-27 | 1998-11-27 | Fine protuberance structure and method of production thereof |
| DE69836829T DE69836829T2 (de) | 1997-11-27 | 1998-11-27 | Verfahren zur herstellung einer feinen höckerstruktur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32682197A JP3399814B2 (ja) | 1997-11-27 | 1997-11-27 | 微細突起構造体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11162862A JPH11162862A (ja) | 1999-06-18 |
| JP3399814B2 true JP3399814B2 (ja) | 2003-04-21 |
Family
ID=18192095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32682197A Expired - Fee Related JP3399814B2 (ja) | 1997-11-27 | 1997-11-27 | 微細突起構造体の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6577005B1 (ja) |
| EP (1) | EP1041611B1 (ja) |
| JP (1) | JP3399814B2 (ja) |
| KR (1) | KR100368298B1 (ja) |
| CA (1) | CA2311902C (ja) |
| DE (1) | DE69836829T2 (ja) |
| WO (1) | WO1999028959A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100746743B1 (ko) * | 2006-01-06 | 2007-08-06 | 삼성전자주식회사 | 2ｄ 나노 구조물 제작 방법 및 그 방법으로 제작된 2ｄ나노 구조물 |
| JP6398744B2 (ja) * | 2015-01-23 | 2018-10-03 | 三菱電機株式会社 | 半導体デバイス用基板の製造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3649882A (en) * | 1970-05-13 | 1972-03-14 | Albert Louis Hoffman | Diffused alloyed emitter and the like and a method of manufacture thereof |
| US3881971A (en) | 1972-11-29 | 1975-05-06 | Ibm | Method for fabricating aluminum interconnection metallurgy system for silicon devices |
| JPS49115275A (ja) * | 1973-02-28 | 1974-11-02 | ||
| JPS5928073B2 (ja) * | 1978-12-27 | 1984-07-10 | 松下電子工業株式会社 | 半導体装置用電極の形成方法 |
| JPS5654047A (en) * | 1979-10-08 | 1981-05-13 | Nec Corp | Compound semiconductor device |
| JPS5673453A (en) * | 1979-11-20 | 1981-06-18 | Seiko Epson Corp | Semiconductor device |
| JPS59163864A (ja) * | 1983-03-09 | 1984-09-14 | Fujitsu Ltd | 半導体装置 |
| JPS59186379A (ja) * | 1983-04-07 | 1984-10-23 | Nec Corp | 化合物半導体装置の製造方法 |
| JPH05167086A (ja) | 1991-12-12 | 1993-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 共鳴トンネル障壁構造とその製作方法 |
| JP3048749B2 (ja) | 1992-04-28 | 2000-06-05 | キヤノン株式会社 | 薄膜形成方法 |
| JP2547935B2 (ja) * | 1992-04-30 | 1996-10-30 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体集積回路の相互接続構造の形成方法 |
| US5262352A (en) * | 1992-08-31 | 1993-11-16 | Motorola, Inc. | Method for forming an interconnection structure for conductive layers |
| JPH07335584A (ja) * | 1994-06-09 | 1995-12-22 | Hitachi Ltd | シリコン基板へのアルミニウム拡散方法 |
| US5949097A (en) * | 1995-03-17 | 1999-09-07 | Hitachi, Ltd. | Semiconductor device, method for manufacturing same, communication system and electric circuit system |
| US5644166A (en) * | 1995-07-17 | 1997-07-01 | Micron Technology, Inc. | Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts |
| JP2848333B2 (ja) * | 1995-07-28 | 1999-01-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
| JPH0997835A (ja) | 1995-09-29 | 1997-04-08 | Sony Corp | 接続孔の製造方法 |
| JPH09252000A (ja) | 1996-03-15 | 1997-09-22 | Sanyo Electric Co Ltd | 微細パターンの形成方法および半導体装置 |
| TW381411B (en) * | 1997-01-20 | 2000-02-01 | Oki Electric Ind Co Ltd | Assembly unit for optical semiconductor components and the supporting substrate and the method for embedding optical semiconductor components on the supporting substrate |
| US5994775A (en) * | 1997-09-17 | 1999-11-30 | Lsi Logic Corporation | Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same |
-
1997
- 1997-11-27 JP JP32682197A patent/JP3399814B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-27 WO PCT/JP1998/005333 patent/WO1999028959A1/ja active IP Right Grant
- 1998-11-27 DE DE69836829T patent/DE69836829T2/de not_active Expired - Lifetime
- 1998-11-27 KR KR10-2000-7005607A patent/KR100368298B1/ko not_active IP Right Cessation
- 1998-11-27 CA CA002311902A patent/CA2311902C/en not_active Expired - Fee Related
- 1998-11-27 EP EP98955948A patent/EP1041611B1/en not_active Expired - Lifetime
- 1998-11-27 US US09/555,106 patent/US6577005B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2311902A1 (en) | 1999-06-10 |
| EP1041611B1 (en) | 2007-01-03 |
| US6577005B1 (en) | 2003-06-10 |
| CA2311902C (en) | 2004-06-08 |
| WO1999028959A1 (en) | 1999-06-10 |
| DE69836829T2 (de) | 2007-10-11 |
| KR20010032371A (ko) | 2001-04-16 |
| EP1041611A4 (en) | 2001-02-07 |
| KR100368298B1 (ko) | 2003-01-24 |
| EP1041611A1 (en) | 2000-10-04 |
| DE69836829D1 (de) | 2007-02-15 |
| JPH11162862A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3000360B2 (ja) | 半導体素子の量子点形成方法 | |
| JPH09510828A (ja) | 薄膜電子デバイスとその製造方法 | |
| JPS62126627A (ja) | 三次元エピタキシヤル構造体の製造方法 | |
| KR100545898B1 (ko) | 반도체 소자의 양자점 형성방법 | |
| JP3399814B2 (ja) | 微細突起構造体の製造方法 | |
| JP3015883B1 (ja) | 超微粒子構造の作製方法 | |
| US6444256B1 (en) | Formation of nanometer-size wires using infiltration into latent nuclear tracks | |
| JP3452764B2 (ja) | 超微細突起構造体の製造方法 | |
| JP3532431B2 (ja) | 微細半導体素子用構造体の製造方法 | |
| Partridge et al. | Formation of electrically conducting mesoscale wires through self-assembly of atomic clusters | |
| Kohmoto et al. | InAs-Dot/GaAs structures site-controlled by in situ electron-beam lithography and self-organizing molecular beam epitaxy growth | |
| WO1998025308A1 (fr) | Structure composite de type film et procede de fabrication | |
| JP4073197B2 (ja) | 金属層を有する量子構造を備えたＳｉ系半導体デバイスおよびその製造方法 | |
| TWI324392B (en) | Light scattering layer for electronic device comprising nano-particles, junction structure for thin film transistor comprising light scattering layer, and methods of forming the same | |
| US7678707B1 (en) | Method of carbon nanotube modification | |
| JP3525137B2 (ja) | 半導体微粒子集合体の製造方法 | |
| US6331238B1 (en) | Method of patterning a substrate with an atomic mask | |
| JP2914314B2 (ja) | 微細パターン形成方法 | |
| JP2958442B2 (ja) | 半導体量子箱の形成方法 | |
| Calahorra et al. | Reduction of nanowire diameter beyond lithography limits by controlled catalyst dewetting | |
| JP4854180B2 (ja) | ＩｎＳｂナノ細線構造の作製方法 | |
| Itoua et al. | Fabrication and AFM characterization of gold wires of less than 50 nm width buried in a SiO2 substrate | |
| EP2233615A2 (fr) | Nano-objets metalliques, formes sur des surfaces de semiconducteurs, et procede de fabrication de ces nano-objets | |
| JP2920216B1 (ja) | 半導体装置及び該装置内部の配線方法 | |
| Ragan et al. | Platinum and gold nanostructures on silicon via a self-assembled template |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030204 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140221 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |