JPH09252000A - 微細パターンの形成方法および半導体装置 - Google Patents
微細パターンの形成方法および半導体装置Info
- Publication number
- JPH09252000A JPH09252000A JP5867196A JP5867196A JPH09252000A JP H09252000 A JPH09252000 A JP H09252000A JP 5867196 A JP5867196 A JP 5867196A JP 5867196 A JP5867196 A JP 5867196A JP H09252000 A JPH09252000 A JP H09252000A
- Authority
- JP
- Japan
- Prior art keywords
- sio
- fine pattern
- film
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 光線や電子ビームを用いたリソグラフィ法よ
りもさらに微細なパターンの形成が可能な微細パターン
の形成方法を提供する。 【解決手段】 ＳｉＯ2 膜２の表面に微小なスポット径
を有する電子ビーム３を照射し、組成変化を生じさせて
Ｓｉからなる組成変化領域４を形成する。その後、蒸着
法を用いてＡｕを蒸着すると、Ｓｉからなる組成変化領
域４上に選択的にＡｕが付着し、数十Å程度の微細なＡ
ｕドット５が形成される。
りもさらに微細なパターンの形成が可能な微細パターン
の形成方法を提供する。 【解決手段】 ＳｉＯ2 膜２の表面に微小なスポット径
を有する電子ビーム３を照射し、組成変化を生じさせて
Ｓｉからなる組成変化領域４を形成する。その後、蒸着
法を用いてＡｕを蒸着すると、Ｓｉからなる組成変化領
域４上に選択的にＡｕが付着し、数十Å程度の微細なＡ
ｕドット５が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば２００Å以
下の微細なパターンを形成するための微細パターンの形
成方法および微細なパターンを用いた半導体装置に関す
る。
下の微細なパターンを形成するための微細パターンの形
成方法および微細なパターンを用いた半導体装置に関す
る。
【０００２】
【従来の技術】半導体装置の分野において、微細なパタ
ーンを形成する技術は、素子構造を微細化して集積度を
向上させるための重要な技術の一つである。また、半導
体装置の特性を向上させるためにも不可欠な技術であ
る。例えば、化合物半導体を用いたトランジスタでは、
超高速動作を行わせるために、微細パターンの形成プロ
セスを用いてゲート長を短縮化することが行われてい
る。
ーンを形成する技術は、素子構造を微細化して集積度を
向上させるための重要な技術の一つである。また、半導
体装置の特性を向上させるためにも不可欠な技術であ
る。例えば、化合物半導体を用いたトランジスタでは、
超高速動作を行わせるために、微細パターンの形成プロ
セスを用いてゲート長を短縮化することが行われてい
る。
【０００３】従来より、基板上に所定の層を微細なパタ
ーン形状に形成する方法として、リソグラフィ法が用い
られている。この方法は、所定の層上に塗布したレジス
トを露光し、現像することによって微細なレジストのパ
ターンを形成し、これをマスクとして所定の層をエッチ
ングすることにより所定の層の微細パターンを形成する
ものである。
ーン形状に形成する方法として、リソグラフィ法が用い
られている。この方法は、所定の層上に塗布したレジス
トを露光し、現像することによって微細なレジストのパ
ターンを形成し、これをマスクとして所定の層をエッチ
ングすることにより所定の層の微細パターンを形成する
ものである。
【０００４】このリソグラフィ法では、レジストの露光
処理に光線を用いるフォトリソグラフィ法、あるいは電
子ビームを用いる電子ビームリソグラフィ法が知られて
いる。
処理に光線を用いるフォトリソグラフィ法、あるいは電
子ビームを用いる電子ビームリソグラフィ法が知られて
いる。
【０００５】フォトリソグラフィ法は、露光光線として
紫外線等を用いてレジストを露光する方法であり、微細
パターンの線幅の限界が露光光線の波長に依存する。こ
のために、より微細なパターンを形成するためには、短
波長の光線を用いることが必要となる。しかしながら、
露光光線が短波長化すると、焦点深度が浅くなる。この
ために、レジストを平坦にかつ薄く形成することが要求
される等、レジスト形成上困難が生じる。したがって、
主にサブミクロン以上の線幅のパターン形成に使用され
ている。
紫外線等を用いてレジストを露光する方法であり、微細
パターンの線幅の限界が露光光線の波長に依存する。こ
のために、より微細なパターンを形成するためには、短
波長の光線を用いることが必要となる。しかしながら、
露光光線が短波長化すると、焦点深度が浅くなる。この
ために、レジストを平坦にかつ薄く形成することが要求
される等、レジスト形成上困難が生じる。したがって、
主にサブミクロン以上の線幅のパターン形成に使用され
ている。
【０００６】一方、電子ビームリソグラフィ法では、露
光用のマスクを使用せず、直接レジスト表面に電子ビー
ムを照射して露光処理が行われる。電子ビームは、ビー
ムのスポット径を数Åから数十Å程度に絞ることができ
る。このため、フォトリソグラフィ法に比べてより微細
なパターンを形成することができる。
光用のマスクを使用せず、直接レジスト表面に電子ビー
ムを照射して露光処理が行われる。電子ビームは、ビー
ムのスポット径を数Åから数十Å程度に絞ることができ
る。このため、フォトリソグラフィ法に比べてより微細
なパターンを形成することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、電子ビ
ームリソグラフィ法では、実際に形成されるパターンの
寸法精度は、電子ビームのスポット径のみならず、レジ
ストの材料特性やレジストプロセスの加工精度に依存す
る。すなわち、レジストの感度特性や、所定の層におけ
る電子ビームの散乱等により、電子ビームのスポット径
に対してパターンの線幅が増加する。したがって、電子
ビームリソグラフィ法では、実際上１０００Å程度の線
幅が限界とされており、さらに微細なパターン形成を行
うことが困難である。
ームリソグラフィ法では、実際に形成されるパターンの
寸法精度は、電子ビームのスポット径のみならず、レジ
ストの材料特性やレジストプロセスの加工精度に依存す
る。すなわち、レジストの感度特性や、所定の層におけ
る電子ビームの散乱等により、電子ビームのスポット径
に対してパターンの線幅が増加する。したがって、電子
ビームリソグラフィ法では、実際上１０００Å程度の線
幅が限界とされており、さらに微細なパターン形成を行
うことが困難である。
【０００８】本発明の目的は、光線や電子ビームを用い
たリソグラフィ法よりもさらに微細なパターンを形成す
ることができる微細パターンの形成方法および微細なパ
ターンを有する半導体装置を提供することである。
たリソグラフィ法よりもさらに微細なパターンを形成す
ることができる微細パターンの形成方法および微細なパ
ターンを有する半導体装置を提供することである。
【０００９】
【課題を解決するための手段および発明の効果】第１の
発明に係る微細パターンの形成方法は、所定の材料体の
表面にエネルギービームを照射して所定の材料体と組成
比の異なる組成変化領域を形成し、所定の材料体に対し
て低い堆積性を有しかつ組成変化領域に対して高い堆積
性を有する元素を所定の材料体に堆積させることにより
組成変化領域上に微細パターンを選択的に形成するもの
である。
発明に係る微細パターンの形成方法は、所定の材料体の
表面にエネルギービームを照射して所定の材料体と組成
比の異なる組成変化領域を形成し、所定の材料体に対し
て低い堆積性を有しかつ組成変化領域に対して高い堆積
性を有する元素を所定の材料体に堆積させることにより
組成変化領域上に微細パターンを選択的に形成するもの
である。
【００１０】なお、材料体とは、層または基板を含むも
のである。第２の発明に係る微細パターンの形成方法
は、第１の発明に係る微細パターンの形成方法の構成に
おいて、所定の材料体がＳｉＯ2 膜からなり、ＳｉＯ2
膜の表面にエネルギービームを照射してＳｉＯX （０≦
Ｘ＜２）を形成し、ＳｉＯ2膜に対して堆積性の低い所
定の元素からなる微細パターンを選択的に形成するもの
である。
のである。第２の発明に係る微細パターンの形成方法
は、第１の発明に係る微細パターンの形成方法の構成に
おいて、所定の材料体がＳｉＯ2 膜からなり、ＳｉＯ2
膜の表面にエネルギービームを照射してＳｉＯX （０≦
Ｘ＜２）を形成し、ＳｉＯ2膜に対して堆積性の低い所
定の元素からなる微細パターンを選択的に形成するもの
である。
【００１１】第３の発明に係る微細パターンの形成方法
は、第１または第２の発明に係る微細パターンの形成方
法に対し、蒸着法を用いてＳｉＯX 領域上にＡｕからな
る微細パターンを選択的に形成するものである。
は、第１または第２の発明に係る微細パターンの形成方
法に対し、蒸着法を用いてＳｉＯX 領域上にＡｕからな
る微細パターンを選択的に形成するものである。
【００１２】第４の発明に係る微細パターンの形成方法
は、第１または第２の発明に係る微細パターンの形成方
法に対し、固相成長法を用いてＳｉＯX 領域上にＳｉか
らなる微細パターンを選択的に形成するものである。
は、第１または第２の発明に係る微細パターンの形成方
法に対し、固相成長法を用いてＳｉＯX 領域上にＳｉか
らなる微細パターンを選択的に形成するものである。
【００１３】第５の発明に係る微細パターンの形成方法
は、第１〜第４のいずれかの発明に係る微細パターンの
形成方法に対し、ＳｉＯ2 膜の表面にエネルギービーム
を走査してＳｉＯX 領域を点状に形成し、ＳｉＯX 領域
上に所定の元素からなる微粒子を形成するものである。
は、第１〜第４のいずれかの発明に係る微細パターンの
形成方法に対し、ＳｉＯ2 膜の表面にエネルギービーム
を走査してＳｉＯX 領域を点状に形成し、ＳｉＯX 領域
上に所定の元素からなる微粒子を形成するものである。
【００１４】第６の発明に係る微細パターンの形成方法
は、第１〜第４のいずれかの発明に係る微細パターンの
形成方法に対し、ＳｉＯ2 膜の表面にエネルギービーム
を走査してＳｉＯX 領域を線状に形成し、ＳｉＯX 領域
上に所定の元素からなる線状の微細パターンを形成する
ものである。
は、第１〜第４のいずれかの発明に係る微細パターンの
形成方法に対し、ＳｉＯ2 膜の表面にエネルギービーム
を走査してＳｉＯX 領域を線状に形成し、ＳｉＯX 領域
上に所定の元素からなる線状の微細パターンを形成する
ものである。
【００１５】第７の発明に係る半導体装置は、ＳｉＯ2
膜の表面にエネルギービームの照射によりＳｉＯX 領域
（０≦Ｘ＜２）が形成され、ＳｉＯ2 膜上に対して堆積
性の低い所定の元素からなる微細パターンがＳｉＯ2 膜
上に選択的に形成されたものである。
膜の表面にエネルギービームの照射によりＳｉＯX 領域
（０≦Ｘ＜２）が形成され、ＳｉＯ2 膜上に対して堆積
性の低い所定の元素からなる微細パターンがＳｉＯ2 膜
上に選択的に形成されたものである。
【００１６】第１の発明に係る微細パターンの形成方法
においては、エネルギービームを照射することによって
所定の材料体に微細な組成変化領域を形成することがで
きる。そして、所定の材料体に対して堆積性が低くかつ
組成変化領域に対して堆積性が高いような元素からなる
層を形成すると、組成変化領域の上にのみ微細パターン
が形成される。このため、エネルギービームのスポット
径に対応した微細なパターンを形成することができる。
においては、エネルギービームを照射することによって
所定の材料体に微細な組成変化領域を形成することがで
きる。そして、所定の材料体に対して堆積性が低くかつ
組成変化領域に対して堆積性が高いような元素からなる
層を形成すると、組成変化領域の上にのみ微細パターン
が形成される。このため、エネルギービームのスポット
径に対応した微細なパターンを形成することができる。
【００１７】特に、第２の発明に係る微細パターンの形
成方法においては、ＳｉＯ2 膜の表面にＳｉＯX 領域を
微小に形成することができる。そして、ＳｉＯ2 膜への
堆積性の低い所定の元素からなる層を堆積させると、Ｓ
ｉＯX 領域上にのみ微細パターンを形成することができ
る。
成方法においては、ＳｉＯ2 膜の表面にＳｉＯX 領域を
微小に形成することができる。そして、ＳｉＯ2 膜への
堆積性の低い所定の元素からなる層を堆積させると、Ｓ
ｉＯX 領域上にのみ微細パターンを形成することができ
る。
【００１８】特に、第３の発明に係る微細パターンの形
成方法においては、ＡｕがＳｉＯ2膜に対して堆積性が
低く、ＳｉＯX 膜に対しては堆積性が高い性質を有する
ことを利用している。したがって、蒸着法を用いてＡｕ
を堆積すると、ＳｉＯX 領域上にのみＡｕからなる微細
パターンを形成することができる。
成方法においては、ＡｕがＳｉＯ2膜に対して堆積性が
低く、ＳｉＯX 膜に対しては堆積性が高い性質を有する
ことを利用している。したがって、蒸着法を用いてＡｕ
を堆積すると、ＳｉＯX 領域上にのみＡｕからなる微細
パターンを形成することができる。
【００１９】特に、第４の発明に係る微細パターンの形
成方法においては、ＳｉがＳｉＯ2膜上には固相成長せ
ず、ＳｉＯX 領域上にのみ固相成長する性質を利用して
いる。これにより、微小なＳｉＯX 領域上にＳｉからな
る微細パターンを選択的に形成することができる。
成方法においては、ＳｉがＳｉＯ2膜上には固相成長せ
ず、ＳｉＯX 領域上にのみ固相成長する性質を利用して
いる。これにより、微小なＳｉＯX 領域上にＳｉからな
る微細パターンを選択的に形成することができる。
【００２０】特に、第５の発明に係る微細パターンの形
成方法においては、エネルギービームを点状に照射する
ことによりＳｉＯX 領域を点状に形成することができ
る。そして、この点状のＳｉＯX 領域上に選択的に所定
の元素からなる微粒子を形成することができる。
成方法においては、エネルギービームを点状に照射する
ことによりＳｉＯX 領域を点状に形成することができ
る。そして、この点状のＳｉＯX 領域上に選択的に所定
の元素からなる微粒子を形成することができる。
【００２１】第６の発明に係る微細パターンの形成方法
においては、エネルギービームを線状に走査することに
より線状の微細パターンを容易に形成することができ
る。特に、第７の発明に係る半導体装置においては、Ｓ
ｉＯ2 膜上に所定の元素からなる微細パターンを形成す
ることができる。そして、この微細パターンを利用し
て、単一電子型メモリや量子細線トランジスタあるいは
量子ドット型発光素子等を形成することができる。
においては、エネルギービームを線状に走査することに
より線状の微細パターンを容易に形成することができ
る。特に、第７の発明に係る半導体装置においては、Ｓ
ｉＯ2 膜上に所定の元素からなる微細パターンを形成す
ることができる。そして、この微細パターンを利用し
て、単一電子型メモリや量子細線トランジスタあるいは
量子ドット型発光素子等を形成することができる。
【００２２】
【発明の実施の形態】図１は、本発明の第１の実施例に
よる微細パターンの形成方法を示す工程図である。図１
では、ＳｉＯ2 膜２上にＡｕの微粒子（以下、Ａｕドッ
トと称する）を形成する方法を示している。
よる微細パターンの形成方法を示す工程図である。図１
では、ＳｉＯ2 膜２上にＡｕの微粒子（以下、Ａｕドッ
トと称する）を形成する方法を示している。
【００２３】まず、図１（ａ）に示すように、基板１上
にＳｉＯ2 膜２を形成する。このＳｉＯ2 膜２の形成方
法は、ＣＶＤ（化学気相成長）法、あるいは熱酸化法等
ＳｉＯ2 膜２を形成しうる方法であれば種々の方法を適
用することができる。また、その膜厚はＳｉＯ2 膜２が
用いられる用途に応じて定められ、本発明による微細パ
ターン形成の点から制限を受けるものではない。
にＳｉＯ2 膜２を形成する。このＳｉＯ2 膜２の形成方
法は、ＣＶＤ（化学気相成長）法、あるいは熱酸化法等
ＳｉＯ2 膜２を形成しうる方法であれば種々の方法を適
用することができる。また、その膜厚はＳｉＯ2 膜２が
用いられる用途に応じて定められ、本発明による微細パ
ターン形成の点から制限を受けるものではない。
【００２４】次に、図１（ｂ）に示すように、ＳｉＯ2
膜２の表面に電子ビーム３を照射する。電子ビーム３の
スポット径は、形成すべきＡｕドットの径に応じて選択
される。例えば、スポット径は８〜２０ｎｍ程度に設定
される。電子ビーム３から照射されたＳｉＯ2 膜２の表
面では、酸素が放出され、組成変化が生じる。図２は、
電子ビーム３のドーズ量とＳｉＯ2 膜２中の酸素量との
関係を示す図である。
膜２の表面に電子ビーム３を照射する。電子ビーム３の
スポット径は、形成すべきＡｕドットの径に応じて選択
される。例えば、スポット径は８〜２０ｎｍ程度に設定
される。電子ビーム３から照射されたＳｉＯ2 膜２の表
面では、酸素が放出され、組成変化が生じる。図２は、
電子ビーム３のドーズ量とＳｉＯ2 膜２中の酸素量との
関係を示す図である。
【００２５】図２に示されるように、ＳｉＯ2 膜２の表
面に照射される電子ビーム３のドーズ量が増加するに伴
い、ＳｉＯ2 膜２中の酸素の組成比が減少し、ドーズ量
が１０9 Ｃ／ｍ2 を超える領域では膜成分がＳｉＯ2 か
らＳｉに組成変化している。なお、図２に示す値は、電
子ビーム３の照射エネルギーが１００ＫｅＶの場合であ
り、照射エネルギーが変化すればＳｉＯ2 膜２の組成変
化が生じるドーズ量も異なるものとなる。
面に照射される電子ビーム３のドーズ量が増加するに伴
い、ＳｉＯ2 膜２中の酸素の組成比が減少し、ドーズ量
が１０9 Ｃ／ｍ2 を超える領域では膜成分がＳｉＯ2 か
らＳｉに組成変化している。なお、図２に示す値は、電
子ビーム３の照射エネルギーが１００ＫｅＶの場合であ
り、照射エネルギーが変化すればＳｉＯ2 膜２の組成変
化が生じるドーズ量も異なるものとなる。
【００２６】また、組成変化領域４は、ＳｉＯ2 膜２の
表面に形成できればよい。さらに、図１（ｃ）に示すよ
うに、ＳｉＯ2 膜２上に蒸着法を用いてＡｕを成長させ
る。この工程において、Ａｕは組成変化領域４の表面上
にのみ付着し、ＳｉＯ2 膜２の表面上には付着しない。
このため、蒸着工程を終了した時点では、Ａｕは組成変
化領域４の表面上にのみ微粒子状に形成されており、こ
れにより組成変化領域４の径、すなわち電子ビーム３の
スポット径に略対応した大きさのＡｕドット５が形成さ
れる。
表面に形成できればよい。さらに、図１（ｃ）に示すよ
うに、ＳｉＯ2 膜２上に蒸着法を用いてＡｕを成長させ
る。この工程において、Ａｕは組成変化領域４の表面上
にのみ付着し、ＳｉＯ2 膜２の表面上には付着しない。
このため、蒸着工程を終了した時点では、Ａｕは組成変
化領域４の表面上にのみ微粒子状に形成されており、こ
れにより組成変化領域４の径、すなわち電子ビーム３の
スポット径に略対応した大きさのＡｕドット５が形成さ
れる。
【００２７】上記の方法においては、２つの特徴的な現
象を認識し、これを組み合わせることにより微細パター
ンの形成を可能としている。その１つは、電子ビームの
照射によりＳｉＯ2 膜２が組成変化を生じ、ＳｉＯ X に
変化した領域が形成されることである。しかも、電子ビ
ームはスポット径を微小に絞ることができるため、この
ＳｉＯX 領域を微細に形成することができる。なお、こ
のＳｉＯX 領域はＸ＝０、すなわちＳｉ領域であること
が好ましい。
象を認識し、これを組み合わせることにより微細パター
ンの形成を可能としている。その１つは、電子ビームの
照射によりＳｉＯ2 膜２が組成変化を生じ、ＳｉＯ X に
変化した領域が形成されることである。しかも、電子ビ
ームはスポット径を微小に絞ることができるため、この
ＳｉＯX 領域を微細に形成することができる。なお、こ
のＳｉＯX 領域はＸ＝０、すなわちＳｉ領域であること
が好ましい。
【００２８】また、ＳｉＯ2 膜２中に組成変化を生じさ
せる手段として、高出力レーザを用いることも可能であ
る。さらに、２つ目として、ＡｕがＳｉＯ2 には付着せ
ず、Ｓｉには付着することに着目したものである。この
ことにより、ＳｉＯ2 膜２中に微小なＳｉ（ＳｉＯ X ）
領域を形成することにより、ＡｕがＳｉ（ＳｉＯX ）領
域上にのみ選択的に形成できるものである。
せる手段として、高出力レーザを用いることも可能であ
る。さらに、２つ目として、ＡｕがＳｉＯ2 には付着せ
ず、Ｓｉには付着することに着目したものである。この
ことにより、ＳｉＯ2 膜２中に微小なＳｉ（ＳｉＯ X ）
領域を形成することにより、ＡｕがＳｉ（ＳｉＯX ）領
域上にのみ選択的に形成できるものである。
【００２９】すなわち、ＳｉＯ2 膜２上に選択的に形成
することができる材料であればＡｕ以外の材料を微小な
パターンに形成することができる。このような選択形成
が可能な他の材料としてＳｉがある。例えば、図１
（ｂ）に示す工程に引き続き、ＳｉＯ2 膜２上に非晶質
のＳｉ膜を形成し、これを加熱して固相成長を行わせ
る。この場合、Ｓｉからなる組成変化領域４に接した部
分から固相成長が始まり、組成変化領域４の上にのみＳ
ｉの結晶層が形成される。また、ＳｉＯ2 に接した領域
では固相成長が生じない。したがって、図１（ｃ）に示
すＡｕドット５と同様に組成変化領域４の上にのみ結晶
系Ｓｉドットが形成される。
することができる材料であればＡｕ以外の材料を微小な
パターンに形成することができる。このような選択形成
が可能な他の材料としてＳｉがある。例えば、図１
（ｂ）に示す工程に引き続き、ＳｉＯ2 膜２上に非晶質
のＳｉ膜を形成し、これを加熱して固相成長を行わせ
る。この場合、Ｓｉからなる組成変化領域４に接した部
分から固相成長が始まり、組成変化領域４の上にのみＳ
ｉの結晶層が形成される。また、ＳｉＯ2 に接した領域
では固相成長が生じない。したがって、図１（ｃ）に示
すＡｕドット５と同様に組成変化領域４の上にのみ結晶
系Ｓｉドットが形成される。
【００３０】図３は、組成変化領域４を形成するための
電子ビームのドーズ量とＳｉドットの大きさ（サイズ）
との関係を示す図である。ここで図２と図３とを対比す
ると、組成変化領域４がほとんど酸素を含まないＳｉの
みの状態に近づくと、Ｓｉドットの形成が始まる。そし
て、Ｓｉドットのサイズは、電子ビームのドーズ量に比
例して増加し、電子ビームのスポット径に近づく。
電子ビームのドーズ量とＳｉドットの大きさ（サイズ）
との関係を示す図である。ここで図２と図３とを対比す
ると、組成変化領域４がほとんど酸素を含まないＳｉの
みの状態に近づくと、Ｓｉドットの形成が始まる。そし
て、Ｓｉドットのサイズは、電子ビームのドーズ量に比
例して増加し、電子ビームのスポット径に近づく。
【００３１】図４は、本発明の第２の実施例による微細
パターンの形成方法を示す工程図である。この形成方法
は、線状の微細パターンを形成する方法であり、電子ビ
ームの走査方法のみ異なるものである。
パターンの形成方法を示す工程図である。この形成方法
は、線状の微細パターンを形成する方法であり、電子ビ
ームの走査方法のみ異なるものである。
【００３２】すなわち、図４（ａ）に示すように、Ｓｉ
Ｏ2 膜２の表面上に電子ビーム３を照射しながら線状に
走査する。これにより、ＳｉＯ2 膜２上には線状の組成
変化領域７が形成される。この組成変化領域７の形成過
程は、図１（ｂ）に示す工程で説明したのと同様であ
る。
Ｏ2 膜２の表面上に電子ビーム３を照射しながら線状に
走査する。これにより、ＳｉＯ2 膜２上には線状の組成
変化領域７が形成される。この組成変化領域７の形成過
程は、図１（ｂ）に示す工程で説明したのと同様であ
る。
【００３３】さらに、図４（ｂ）に示すように、蒸着法
を用いて線状の組成変化領域７の表面上に選択的にＡｕ
の線状パターン８を形成する。あるいは、固相成長法を
用いて、Ｓｉの線状パターン８を形成する。
を用いて線状の組成変化領域７の表面上に選択的にＡｕ
の線状パターン８を形成する。あるいは、固相成長法を
用いて、Ｓｉの線状パターン８を形成する。
【００３４】このようにして形成された線状パターン８
の線幅は電子ビーム３のスポット径に略対応するように
形成される。なお、電子ビーム３の走査方向を任意に制
御することにより、直線状のみならず、任意経路の線状
パターンを形成することができる。
の線幅は電子ビーム３のスポット径に略対応するように
形成される。なお、電子ビーム３の走査方向を任意に制
御することにより、直線状のみならず、任意経路の線状
パターンを形成することができる。
【００３５】次に、上記の微細パターンの形成方法を応
用した半導体装置の例について説明する。図５は、本発
明の第３の実施例によるＭＯＳ型半導体装置の構造を示
す断面図である。
用した半導体装置の例について説明する。図５は、本発
明の第３の実施例によるＭＯＳ型半導体装置の構造を示
す断面図である。
【００３６】図５において、ｐ型Ｓｉ基板１１の表面上
に所定の間隔をあけてｎ+ 領域１２，１３が形成されて
いる。ｎ+ 領域１２，１３の間の領域上に第１ＳｉＯ2
膜１６および第２ＳｉＯ2 膜１８が積層されている。第
１ＳｉＯ2 膜１６は膜厚１０ｎｍに、第２ＳｉＯ2 膜１
８は膜厚５０ｎｍに形成されている。
に所定の間隔をあけてｎ+ 領域１２，１３が形成されて
いる。ｎ+ 領域１２，１３の間の領域上に第１ＳｉＯ2
膜１６および第２ＳｉＯ2 膜１８が積層されている。第
１ＳｉＯ2 膜１６は膜厚１０ｎｍに、第２ＳｉＯ2 膜１
８は膜厚５０ｎｍに形成されている。
【００３７】また、第２ＳｉＯ2 膜１６および第２Ｓｉ
Ｏ2 膜の間には量子箱を構成するＡｕドット１７が形成
されている。このＡｕドット１７は、上記の第１の実施
例による方法により数十Å程度の微粒子に形成されてい
る。
Ｏ2 膜の間には量子箱を構成するＡｕドット１７が形成
されている。このＡｕドット１７は、上記の第１の実施
例による方法により数十Å程度の微粒子に形成されてい
る。
【００３８】ｎ+ 領域１２，１３上には、それぞれＡｌ
（アルミニウム）からなるソース電極１４およびドレイ
ン電極１５が形成されている。さらに、第２ＳｉＯ2 膜
１８上には多結晶Ｓｉからなるゲート電極１９が形成さ
れている。
（アルミニウム）からなるソース電極１４およびドレイ
ン電極１５が形成されている。さらに、第２ＳｉＯ2 膜
１８上には多結晶Ｓｉからなるゲート電極１９が形成さ
れている。
【００３９】ソース電極１４を接地電位に設定し、ドレ
イン電極１５に所定のドレイン電圧を印加すると、ｎ+
領域１２，１３間にチャネルが形成される。ここで、ド
レイン電極１５またはゲート電極１９に正の定電圧を印
加することにより、ｎ+ 領域１２，１３間のチャネルか
らＡｕドット１７からなる量子箱に電子を蓄積すること
ができる。
イン電極１５に所定のドレイン電圧を印加すると、ｎ+
領域１２，１３間にチャネルが形成される。ここで、ド
レイン電極１５またはゲート電極１９に正の定電圧を印
加することにより、ｎ+ 領域１２，１３間のチャネルか
らＡｕドット１７からなる量子箱に電子を蓄積すること
ができる。
【００４０】Ａｕドットの量子箱に電子が蓄積される
と、ソース電極１４とドレイン電極１５との間にドレイ
ン電圧を印加しても、ドレイン電流がほとんど流れず、
書き込み状態になる。
と、ソース電極１４とドレイン電極１５との間にドレイ
ン電圧を印加しても、ドレイン電流がほとんど流れず、
書き込み状態になる。
【００４１】また、第１ＳｉＯ2 膜１６および第２Ｓｉ
Ｏ2 膜１８に光を照射するか、またはゲート電極１９に
負の低電圧を印加すると、Ａｕドット１７の量子箱内の
電子がｎ+ 領域１２，１３間のチャネルに放出され、消
去状態になる。
Ｏ2 膜１８に光を照射するか、またはゲート電極１９に
負の低電圧を印加すると、Ａｕドット１７の量子箱内の
電子がｎ+ 領域１２，１３間のチャネルに放出され、消
去状態になる。
【００４２】このように、第１ＳｉＯ2 膜１６および第
２ＳｉＯ2 膜１８中にフローティング状態のＡｕドット
１７の量子箱を形成し、この量子箱に対して電子の出し
入れを行うことにより、単一電子型のメモリを構成する
ことができる。
２ＳｉＯ2 膜１８中にフローティング状態のＡｕドット
１７の量子箱を形成し、この量子箱に対して電子の出し
入れを行うことにより、単一電子型のメモリを構成する
ことができる。
【００４３】図６は、第４の実施例によるＭＯＳ型半導
体装置の断面図である。図６に示すＭＯＳ型半導体装置
は、図５のＭＯＳ型半導体装置と同等のものであり、Ａ
ｕドット１７に代えてＳｉドット２０を用いたものであ
る。このＳｉドット２０は、上記の第１の実施例による
形成方法により形成される。
体装置の断面図である。図６に示すＭＯＳ型半導体装置
は、図５のＭＯＳ型半導体装置と同等のものであり、Ａ
ｕドット１７に代えてＳｉドット２０を用いたものであ
る。このＳｉドット２０は、上記の第１の実施例による
形成方法により形成される。
【００４４】なお、図６において図５と同一符号が付さ
れた部分は、図５に示すＭＯＳ型半導体装置の構成と同
一の構成を示している。さらに、図７は、本発明の第５
の実施例による量子細線トランジスタの断面図である。
れた部分は、図５に示すＭＯＳ型半導体装置の構成と同
一の構成を示している。さらに、図７は、本発明の第５
の実施例による量子細線トランジスタの断面図である。
【００４５】この量子細線トランジスタは、半導体基板
として、ＧａＡｓ基板２１上にＧａＡｓ層２２およびＡ
ｌＧａＡｓ層２３が積層されてなるヘテロ接合基板２４
を用いている。ＡｌＧａＡｓ層２３上には、ゲート電極
２７が形成されており、その両側には、所定間隔を隔て
てソース電極２６およびドレイン電極２８が形成されて
いる。また、ＧａＡｓ層２２内には、ＡｌＧａＡｓ層２
３の下部に量子細線２９が形成されている。
として、ＧａＡｓ基板２１上にＧａＡｓ層２２およびＡ
ｌＧａＡｓ層２３が積層されてなるヘテロ接合基板２４
を用いている。ＡｌＧａＡｓ層２３上には、ゲート電極
２７が形成されており、その両側には、所定間隔を隔て
てソース電極２６およびドレイン電極２８が形成されて
いる。また、ＧａＡｓ層２２内には、ＡｌＧａＡｓ層２
３の下部に量子細線２９が形成されている。
【００４６】この量子細線トランジスタでは、第２の実
施例による線状の微細パターンの形成方法を用いて微小
な線幅を有するＡｌＧａＡｓ層２３が形成されている。
すなわち、ＡｌＧａＡｓ膜をヘテロ接合基板２４のＧａ
Ａｓ層２２上に形成した後、さらにその表面上にＳｉＯ
2 膜を形成する。そして、第２の実施例における微細パ
ターンの形成方法を用いて、このＳｉＯ2 膜上に微小な
線幅のＡｕの線状パターンを形成する。さらに、Ａｕパ
ターンをマスクとしてＳｉＯ2 膜をエッチングし、これ
らをマスクとしてＡｌＧａＡｓ膜をエッチングする。こ
れにより、微細な線幅のＡｕパターンに対応したＡｌＧ
ａＡｓ層２３を形成することができる。
施例による線状の微細パターンの形成方法を用いて微小
な線幅を有するＡｌＧａＡｓ層２３が形成されている。
すなわち、ＡｌＧａＡｓ膜をヘテロ接合基板２４のＧａ
Ａｓ層２２上に形成した後、さらにその表面上にＳｉＯ
2 膜を形成する。そして、第２の実施例における微細パ
ターンの形成方法を用いて、このＳｉＯ2 膜上に微小な
線幅のＡｕの線状パターンを形成する。さらに、Ａｕパ
ターンをマスクとしてＳｉＯ2 膜をエッチングし、これ
らをマスクとしてＡｌＧａＡｓ膜をエッチングする。こ
れにより、微細な線幅のＡｕパターンに対応したＡｌＧ
ａＡｓ層２３を形成することができる。
【００４７】なお、本発明による微細パターンは、量子
ドット型発光素子等にも適用することが可能である。ま
た、本発明による微細パターンの形成方法は、上記のよ
うに微小な組成変化領域の形成が可能でかつ他の領域と
の間で選択的に成膜材料の形成が可能である限り、Ｓｉ
Ｏ2 膜上のみならず、基板上にも微細パターンを形成す
ることができる。
ドット型発光素子等にも適用することが可能である。ま
た、本発明による微細パターンの形成方法は、上記のよ
うに微小な組成変化領域の形成が可能でかつ他の領域と
の間で選択的に成膜材料の形成が可能である限り、Ｓｉ
Ｏ2 膜上のみならず、基板上にも微細パターンを形成す
ることができる。
【図１】本発明の第１の実施例による微細パターンの形
成方法を示す工程図である。
成方法を示す工程図である。
【図２】電子ビームにおける電子のドーズ量とＳｉＯX
膜中の酸素量との関係を示す図である。
膜中の酸素量との関係を示す図である。
【図３】電子ビームにおける電子のドーズ量とＳｉドッ
トのサイズとの関係を示す図である。
トのサイズとの関係を示す図である。
【図４】本発明の第２の実施例による線状の微細パター
ンの形成方法を示す工程図である。
ンの形成方法を示す工程図である。
【図５】本発明の第３の実施例によるＭＯＳ型半導体装
置の断面図である。
置の断面図である。
【図６】本発明の第４の実施例によるＭＯＳ型半導体装
置の断面図である。
置の断面図である。
【図７】本発明の第５の実施例による量子細線トランジ
スタの断面図である。
スタの断面図である。
１ 基板 ２ ＳｉＯ2 膜 ３ 電子ビーム ４，７ 組成変化領域 ５ Ａｕドット ８ 線状パターン
Claims (7)
- 【請求項１】 所定の材料体の表面にエネルギービーム
を照射して前記所定の材料体と組成比の異なる組成変化
領域を形成し、前記所定の材料体に対して低い堆積性を
有しかつ前記組成変化領域に対して高い堆積性を有する
元素を前記所定の材料体上に堆積させることにより前記
組成変化領域上に微細パターンを選択的に形成すること
を特徴とする微細パターンの形成方法。 - 【請求項２】 前記の所定の材料体はＳｉＯ2 膜からな
り、前記ＳｉＯ2 膜の表面にエネルギービームを照射し
てＳｉＯX （０≦Ｘ＜２）領域を形成し、前記ＳｉＯX
領域上に前記ＳｉＯ2 膜に対して堆積性の低い所定の元
素からなる微細パターンを選択的に形成することを特徴
とする請求項１記載の微細パターンの形成方法。 - 【請求項３】 蒸着法を用いて前記ＳｉＯX 領域上にＡ
ｕからなる微細パターンを選択的に形成することを特徴
とする請求項１または２記載の微細パターンの形成方
法。 - 【請求項４】 固相成長法を用いて前記ＳｉＯX 領域上
にＳｉからなる微細パターンを選択的に形成することを
特徴とする請求項１または２記載の微細パターンの形成
方法。 - 【請求項５】 前記ＳｉＯ2 膜の表面に前記エネルギー
ビームを走査して前記ＳｉＯX 領域を点状に形成し、前
記ＳｉＯX 領域上に前記所定の元素からなる微粒子を形
成することを特徴とする請求項１〜４のいずれかに記載
の微細パターンの形成方法。 - 【請求項６】 前記ＳｉＯ2 膜の表面に前記エネルギー
ビームを走査して前記ＳｉＯX 領域を線状に形成し、前
記ＳｉＯX 領域上に前記所定の元素からなる線状の微細
パターンを形成することを特徴とする請求項１〜４のい
ずれかに記載の微細パターンの形成方法。 - 【請求項７】 ＳｉＯ2 膜の表面にエネルギービームの
照射によりＳｉＯX（０≦Ｘ＜２）領域が形成され、前
記ＳｉＯ2 膜に対して堆積性の低い所定の元素からなる
微細パターンが前記ＳｉＯ2 膜上に選択的に形成された
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5867196A JPH09252000A (ja) | 1996-03-15 | 1996-03-15 | 微細パターンの形成方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5867196A JPH09252000A (ja) | 1996-03-15 | 1996-03-15 | 微細パターンの形成方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09252000A true JPH09252000A (ja) | 1997-09-22 |
Family
ID=13091056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5867196A Pending JPH09252000A (ja) | 1996-03-15 | 1996-03-15 | 微細パターンの形成方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09252000A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999028959A1 (en) * | 1997-11-27 | 1999-06-10 | Japan Science And Technology Corporation | Fine protuberance structure and method of production thereof |
-
1996
- 1996-03-15 JP JP5867196A patent/JPH09252000A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999028959A1 (en) * | 1997-11-27 | 1999-06-10 | Japan Science And Technology Corporation | Fine protuberance structure and method of production thereof |
| US6577005B1 (en) | 1997-11-27 | 2003-06-10 | Kabushiki Kaishia Toshiba | Fine protuberance structure and method of production thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1597605A (en) | Semiconductor device fabrication | |
| JP2002511980A (ja) | フォトリソグラフィによるプログラム可能パターンの転写 | |
| JPS62140485A (ja) | 半導体構造体およびその製造方法 | |
| US5352330A (en) | Process for producing nanometer-size structures on surfaces using electron beam induced chemistry through electron stimulated desorption | |
| JPWO2006114886A1 (ja) | マスク形成方法、及び三次元微細加工方法 | |
| KR20020058151A (ko) | 집속이온빔을 이용하는 상온동작 단전자 터널링트랜지스터 제조방법 | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| US6376132B1 (en) | Mask for electron beam exposure, manufacturing method for the same, and manufacturing method for semiconductor device | |
| JPH09252000A (ja) | 微細パターンの形成方法および半導体装置 | |
| JP2001320041A (ja) | Ｓｅｔ素子の製作方法 | |
| US20050139819A1 (en) | Process for fabricating nanoelectronic device by intermittent exposure | |
| US6048668A (en) | Method for patterning film and method for exposing resist film | |
| JP2922149B2 (ja) | 微細加工方法 | |
| Wada et al. | The use of a Si-based resist system and Ti electrode for the fabrication of sub-10 nm metal-insulator-metal tunnel junctions | |
| WO2003015145A1 (fr) | Procede de micro-usinage utilisant un faisceau ionique | |
| JP2924699B2 (ja) | 単一電子素子およびその製造方法 | |
| JPS622709B2 (ja) | ||
| US6350547B1 (en) | Oxide structure having a finely calibrated thickness | |
| JPH06209018A (ja) | 微細ゲート電極の形成方法 | |
| JP3271185B2 (ja) | 反射防止膜の製造方法 | |
| JPH0410221B2 (ja) | ||
| Ghanbari | Physics and fabrication of quasi-one-dimensional conductors | |
| JP2676746B2 (ja) | 微細パターンの形成方法 | |
| Hao | The study of silicon nanowires produced by solid phase crystallization | |
| Rensch et al. | Submicrometer FET gate fabrication using resistless and focused ion beam techniques |